KR19990055374A

KR19990055374A - 비동기 카운터의 글리치 제거회로

Info

Publication number: KR19990055374A
Application number: KR1019970075307A
Authority: KR
Inventors: 김낙중
Original assignee: 구본준; 엘지반도체 주식회사
Priority date: 1997-12-27
Filing date: 1997-12-27
Publication date: 1999-07-15

Abstract

본 발명은 비동기 카운터의 글리치 제거회로에 관한 것으로, 종래의 카운터에 있어서는 최하위 비트의 출력이 최상위 비트의 출력보다 지연이 커서 늦게 천이되기 때문에 최상위 비트 출력의 폴링에지에서 글리치가 생겨 오동작을 유발시키게 되는 문제점이 있었다. 따라서, 본 발명은 각 티플립플롭의 출력을 노아 조합한 신호와 상기 신호를 디플립플롭을 통하여 반클럭 지연시킨 신호를 앤드조합하여 글리치를 제거 시킴으로써 글리치로 인해 발생하는 오동작을 방지하는 효과가 있다.

Description

비동기 카운터의 글리치 제거회로

본 발명은 비동기 카운터의 글리치 제거회로에 관한 것으로, 특히 카운터 내부에서 각 플립플롭의 연결에 의한 지연으로 생기는 글리치를 제거하여 원하는 시점에서 정확히 펄스를 발생하게 하는 비동기 카운터의 글리치 제거회로에 관한 것이다.

일반적으로 카운터란 입력펄스의 수를 계수하는 것으로, 플립플롭이 구성요소로서 사용되며 필요한 비트수만큼 종속 접속하여 클럭펄스에 동기하여 시프트 시킴으로써 카운트된다.

이러한 카운터를 구성하는 방법에는 두 가지가 있는데, 하나는 어떤 단에서 얻어진 신호를 다음단에 가하는 방법으로 이것을 비동기형 카운터라고 하는데 구성이 간단한 반면 전달시간의 지연이 생기고, 이에 반하여 게이트회로와 플립플롭을 조합하여 전체 자리를 동시에 동작시키는 방법으로 동기형 카운터라고 하는데 구성은 다소 복잡하지만 전체 자리가 동시에 동작하므로 시간지연이 없는 깨끗한 출력파형이 얻어진다.

도1은 종래 티플립플롭을 이용하여 구성한 다운카운터의 회로도로서, 이에 도시된 바와 같이 공통으로 인가되는 클럭펄스(CP)에 동기하여 티단자(T)에 신호가 입력될때마다 출력(Q,/Q)상태가 반전하는 제1,2,3티플립플롭(T/F1,T/F2,T/F3)과; 상기 제1티플립플롭(T/F1)의 출력단자(/Q)의 출력신호(CNT0)와 인에이블 신호(EN)를 앤드조합하여 상기 제2티플립플롭(T/F2)의 티단자(T)에 출력하는 제1앤드게이트(AND1)와; 상기 제2티플립플롭(T/F2)의 출력단자(/Q)의 출력신호(CNT1)와 상기 제1앤드게이트(AND1)의 출력신호를 앤드조합하여 상기 제3티플립플롭(T/F3)의 티단자(T)에 출력하는 제2앤드게이트(AND2)와; 상기 각 티플립플롭(T/F1,T/F2,T/F3)의 출력단자(/Q)의 출력신호(CNT0,CNT1,CNT2)를 노아조합하는 노아게이트(NOR1)로 구성된 종래의 카운터 회로의 동작을 도3을 참조하여 설명한다.

제1티플립플롭(T/F1)은 인에이블 신호(EN)를 티단자(T)에 입력받고, 클럭단자(CLK)에 도3의 (a)에 도시된 바와 같은 클럭펄스(CP)를 입력받아 그 폴링에지(Falling Edge)에서 출력단자(/Q)의 출력이 반전되어 (b)에 도시된 바와 같은 파형이 출력되고, 이는 3비트 바이너리(Binary) 카운터에서 최하위 비트(CNT0)가 된다.

제1앤드 게이트(AND1)에서는 상기 제1티플립플롭(T/F1)의 출력(CNT0)을 인에이블 신호(EN)와 앤드조합하여 제2티플립플롭(T/F2)의 티단자(T)에 출력하고, 상기 제2티플립플롭(T/F2)은 클럭펄스(CP)의 폴링에지에 동기하여 반전 출력단자(/Q)의 출력이 반전되어 (c)에 도시된 바와 같은 파형이 출력되며 이는 3비트 바이너리 카운터의 두 번째 비트(CNT1)가 된다.

제2앤드 게이트(AND2)에서는 상기 제2티플립플롭(T/F2)의 출력(CNT1)을 상기 제1앤드 게이트(AND1)의 출력과 앤드조합하여 제3티플립플롭(T/F3)의 티단자(T)에 출력하고, 상기 제3티플립플롭(T/F3)은 클럭펄스(CP)의 폴링에지에 동기하여 출력단자(/Q)의 출력이 반전되어 (d)에 도시된 바와 같은 파형이 파형이 출력되며 이는 최상위 비트(CNT2)가 된다.

다운(Down)카운터로 동작하는 상기 각 티플립플롭(T/F1, T/F2, T/F3)의 출력(CNT0, CNT1, CNT2)은 노아게이트(NOR1)에서 노아 조합하여 상기 출력(CNT0,CNT1,CNT2)이 모두 '로우'레벨이 되는 동안에만 (e)에 도시된 바와 같은 파형이 출력되고, 최상위 비트(CNT2) 출력의 폴링에지에서 최하위 비트(CNT0)의 지연 출력으로 천이(Transiton)가 늦게 이루어져 글리치가 발생된다.

그러나, 상기 종래의 카운터에 있어서는 최하위 비트의 출력이 최상위 비트의 출력보다 지연이 커서 늦게 천이되기 때문에 최상위 비트 출력의 폴링에지에서 글리치가 생겨 오동작을 유발시키게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 각 티플립플롭의 출력을 노아 조합한 신호를 디플립플롭을 거쳐 반클럭 지연시킨 신호와 앤드조합하여 글리치를 제거 시키는 비동기 카운터의 글리치 제거회로를 제공 하는데 그 목적이 있다.

도1은 종래 티플립플롭을 이용하여 구성한 다운 카운터의 회로도.

도2는 본 발명 비동기 카운터의 글리치 제거회로도.

도3은 도2의 각 부분의 타이밍도.

***도면의 주요 부분에 대한 부호의 설명***

T/F1∼T/F3 : 티플립플롭 D/F1 : 디플립플롭

AND1∼AND3 : 앤드게이트 NOR1 : 노아게이트

이와 같은 목적을 달성하기 위한 본 발명 글리치 제거회는 공통으로 인가되는 클럭펄스에 동기하여 티단자에 신호가 입력될때마다 출력상태가 반전하는 제1,2,3티플립플롭과; 상기 제1티플립플롭의 출력신호와 인에이블 신호를 앤드조합하여 상기 제2티플립플롭의 티단자에 출력하는 제1앤드게이트와; 상기 제2티플립플롭의 출력신호와 상기 제1앤드게이트의 출력신호를 앤드조합하여 상기 제3티플립플롭의 티단자에 출력하는 제2앤드게이트와; 상기 각 티플립플롭의 출력신호를 노아조합하는 노아게이트와; 상기 노아게이트의 출력신호를 반클럭 지연시켜 출력하는 디플립플롭과; 상기 디플립플롭의 출력신호와 상기 노아게이트의 출력신호를 앤드조합하는 제3앤드게이트로 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명을 적용한 카운터의 회로도로서, 이에 도시한 바와 같이 공통으로 인가되는 클럭펄스(CP)에 동기하여 티단자(T)에 신호가 입력될때마다 출력단자(/Q)의 출력상태가 반전하는 제1,2,3티플립플롭(T/F1,T/F2,T/F3)과; 상기 제1티플립플롭(T/F1)의 출력단자(/Q)의 출력신호(CNT0)와 인에이블 신호(EN)를 앤드조합하여 상기 제2티플립플롭(T/F2)의 티단자(T)에 출력하는 제1앤드게이트(AND1)와; 상기 제2티플립플롭(T/F2)의 출력단자(/Q)의 출력신호(CNT1)와 상기 제1앤드게이트(AND1)의 출력신호를 앤드조합하여 상기 제3티플립플롭(T/F3)의 티단자(T)에 출력하는 제2앤드게이트(AND2)와; 상기 각 티플립플롭(T/F1,T/F2,T/F3)의 출력단자(/Q)의 출력신호(CNT0,CNT1,CNT2)를 노아조합하는 노아게이트(NOR1)와; 상기 노아게이트(NOR1)의 출력을 반클럭 지연시켜 출력하는 디플립플롭(D/F1)과; 상기 디플립플롭(D/F1)의 출력신호(OS2)와 상기 노아게이트(NOR1)의 출력신호(OS1)를 앤드조합하는 제3앤드게이트(AND3)로 구성 한것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.

본 발명 비동기 카운터의 글리치 제거회로에서 각 티플립플롭(T/F1,T/F2,T/F3)으로 부터의 출력신호를 노아게이트(NOR1)에 의해 논리조합하여 출력시키기 까지의 동작은 종래 카운터 회로의 동작과 같으므로 설명을 간단히 하기 위하여 생략하고, 본 발명에 의한 부분만을 설명하면 다음과 같다.

디플립플롭(D/F1)은 도3의 (e)에 도시된 바와 같은 글리치가 포함된 노아게이트(NOR1)의 출력을 디단자(D)에 입력받아 클럭펄스(CP)의 상승에지에 동기하여 도2의 (f)에 도시된 바와 같이 반클럭만큼 지연된 신호를 출력하고, 제3앤드게이트(AND3)는 상기 디플립플롭(D/F1)의 출력신호(OS2)를 상기 노아게이트(NOR1)의 출력신호(OS1)와 앤드 조합시킴으로써 (h)에 도시된 바와 같이 십진수 4에서 3으로 바뀌는 순간 즉, 최상위 비트(CNT2)의 폴링에지에서 생기는 글리치를 제거하게 되어 도3의 (g)에 도시된 바와 같은 깨끗한 파형이 출력된다.

이상에서 설명한 바와 같이 본 발명 비동기 카운터의 글리치 제거회로는 각 티플립플롭의 출력을 노아 조합한 신호와 상기 신호를 디플립플롭을 통하여 반클럭 지연시킨 신호와 앤드조합하여 글리치를 제거 시킴으로써 글리치로 인해 발생하는 오동작을 방지하는 효과가 있다.

Claims

공통으로 인가되는 클럭펄스에 동기하여 티단자에 신호가 입력될때마다 출력상태가 반전하는 제1,2,3티플립플롭과; 상기 제1티플립플롭의 출력신호와 인에이블 신호를 앤드조합하여 상기 제2티플립플롭의 티단자에 출력하는 제1앤드게이트와; 상기 제2티플립플롭의 출력신호와 상기 제1앤드게이트의 출력신호를 앤드조합하여 상기 제3티플립플롭의 티단자에 출력하는 제2앤드게이트와; 상기 각 티플립플롭의 출력신호를 노아조합하는 노아게이트와; 상기 노아게이트의 출력신호를 반클럭 지연시켜 출력하는 디플립플롭과; 상기 디플립플롭의 출력신호와 상기 노아게이트의 출력신호를 앤드조합하는 제3앤드게이트로 구성하여 된 것을 특징으로 하는 비동기 카운터의 글리치 제거회로.