KR19990053730A - 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로 - Google Patents

Abstract

본 발명은 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로에 관한 것으로, 바이어스 전압을 이용하여 퍼지 함수의 형태를 변화시킬 수 있으며, 선형 저항성과 캐패시터로 구성하여 대규모 회로 구성에 용이하도록 함과 동시에, 기존의 신경망 칩 기술을 이용하여 구현하므로써 제작이 용이하도록 한 기술에 관한 것이다.

Description

선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로

본 발명은 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로에 관한 것으로, 바이어스 전압을 이용하여 퍼지 함수의 형태를 변화시킬 수 있으며, 선형 저항성과 캐패시터로 구성하여 대규모 회로 구성에 용이하도록 함과 동시에, 기존의 신경망 칩 기술을 이용하여 구현하므로써 제작이 용이하도록 한 기술에 관한 것이다.

퍼지 함수의 형태는 도 1에 도시된 바와 같은 형태로써, 종래 기술 상에서는 퍼지 멤버쉽 함수의 ASIC 구현이 매우 제한적인 면이 있으며, 칩 면적의 증가와 소자의 복잡한 조합으로 인하여 대규모 집적회로(VLSI)구현이 어려운 점이 있었다.

특히 일반적인 함수 생성 회로를 이용한 사용자의 요구에 적합한 아나로그 퍼지 멤버쉽 함수의 구현은 고려되지 못하고 있는 실정이다.

이는 퍼지 멤버쉽 함수를 각 응용에 따라 구성할 때 퍼지 함수의 특성을 아나로그 회로를 통하여 충분히 프로그램 가능하게 구현하기 어렵고, 일단 구성된 퍼지 함수의 변경이나 수정이 용이하지 않기 때문이다.

또한 VLSI 구현시에 많은 칩 면적을 차지하고 복잡한 제조 공정을 필요로 하는 불편함이 있다.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 감안하여, 선형 저항성과 스위치를 이용하여 퍼지 멤버쉽 함수를 구현하는 전자회로로 사용자의 요구에 적합한 퍼지함수를 구현하는 것을 목적으로 한다.

도 1 (A) ∼ (C)는 일반적인 퍼지 멤버쉽 함수를 나타내는 도면.

도 2는 본 발명에 의한 퍼지 멤버쉽 전자 회로 블럭도.

도 3은 도 2의 각 부에 대한 상세 회로도.

도 4 (A) ∼ (C)는 본 발명의 퍼지 멤버쉽 전자 회로를 통해 생성된 퍼지함수를 나타내는 도면.

도 5 (A) ∼ (C)는 본 발명의 퍼지 멤버쉽 전자 회로를 통해 생성된 퍼지함수를 나타내는 도면.

도 6은 본 발명의 퍼지 멤버쉽 전자 회로를 통해 생성된 최종적인 퍼지함수를 나타내는 도면.

< 도면의 주요부분에 대한 부호의 설명 >

10 : 입력부 20 : 전압-전류 변환부

30 : 퍼지 함수 생성부 211, 221, 222 : 전류미러

상기와 같은 목적을 달성하기 위해 본 발명에서 구현한 퍼지멤버쉽 전자 회로는 사용자가 원하는 형태의 퍼지 함수를 하나의 퍼지 함수 회로를 통해 다양하게 생성할 수 있도록 하기 위해;

바이어스 전압을 이용하여 사용자가 구성하고자 하는 퍼지 함수의 형태를 구성하는 입력부와;

상기 입력부를 통해 바이어스 전압에 의해서 조절된 입력전압을 신경망 연결고리 회로인 전류변환을 거쳐 퍼지함수의 구성 전압을 생성하는 전압-전류 변환부와;

상기 전압-전류 변환부를 통해 전달된 전압을 합하여 퍼지 멤버쉽 함수를 생성하는 퍼지함수 생성부를 포함하여 구성하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 선형 저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로의 개념을 나타낸 도면으로, 바이어스 전압을 이용하여 사용자가 구성하고자 하는 퍼지 함수의 형태를 구성하는 입력부(10)와;

상기 입력부(10)를 통해 바이어스 전압에 의해서 조절된 입력전압을 신경망 연결고리 회로인 전류변환을 거쳐 퍼지함수의 구성 전압을 생성하는 전압-전류 변환부(20)와;

상기 전압-전류 변환부(20)를 통해 전달된 전압을 합하여 퍼지 멤버쉽 함수를 생성하는 퍼지함수 생성부(30)를 포함하여 구성된다.

도 3은 상기 도 2에 대한 각 부의 상세 회로도로, 상기 입력부(10)는 입력전압과 바이어스 전압을 각각 입력받는 스위치(SW1, SW2)와,

상기 스위치(SW1, SW2)의 접속에 따라 충/방전되는 캐패시터(C1)와,

상기 캐패시터(C1)의 각 측에 접속되는 스위치(SW3, SW4)와,

상기 스위치(SW3)에 접속된 다이오드(D1)로 이루어지는 제 1입력부(11)와;

상기 제 1입력부(11)와 동일한 구성으로 이루어지는 제 2입력부(12)를 포함하여 구성된다.

상기 전류-전압 변환부(20)는 상기 스위치(SW3)에 게이트단이 연결된 N-모스 트랜지스터(N1)와;

게이트단으로 전원전압을 인가받으며 일측은 상기 N-모스 트랜지스터(N1)의 일측에 연결된 N-모스 트랜지스터(N2)와;

일측은 상기 전원전압을 인가받아 상기 N-모스 트랜지스터(N2)와 병렬로 연결되고, 게이트단은 외부에서 인가되는 신호를 입력받는 P-모스 트랜지스터(P1)와;

상기 N-모스 트랜지스터(N1)와 P-모스 트랜지스터(P1)의 일측에 각각 연결된 N-모스 트랜지스터(N3, N4)로 이루어진 전류미러(211)를 포함하는 제 1 전류-전압 변환부(21)와;

상기 스위치(SW7)에 게이트단이 연결된 N-모스 트랜지스터(N5)와;

게이트단으로 전원전압을 인가받으며 일측은 상기 N-모스 트랜지스터(N5)의 일측에 연결된 N-모스 트랜지스터(N6)와;

일측은 상기 전원전압을 인가받아 상기 N-모스 트랜지스터(N6)와 병렬로 연결되고, P-모스 트랜지스터(P2, P3)로 이루어진 전류미러(221)와;

일측은 상기 N-모스 트랜지스터(N5)에 연결되고, 일측은 상기 전류미러(221)에 연결되는 N-모스 트랜지스터(N7, N8)로 이루어진 전류미러(222)와;

상기 전류미러(222)에 병렬로 연결되며, 게이트단은 외부신호를 입력받고, 일측은 상기 전류미러(221)에 연결된 N-모스 트랜지스터(N9)를 포함하는 제 2전류-전압 변환부(22)로 구성된다.

상기 퍼지 함수 생성부(30)는 상기 전압-전류 변환부(20)를 통해 전달된 전압을 합하여 퍼지 멤버쉽 함수를 출력하는 바, 이는 와이어드-오아(Wired-OR)회로로 이루어진다.

상기와 같이 구현된 퍼지 멤버쉽 전자회로의 동작을 살펴보면, 입력부(10)는 바이어스 전압 'Va, Vb'를 이용하여 사용자가 구성하고자 하는 퍼지 함수의 형태를 구성한다.

만약 도 1(A)에 도시된 바와 같은 함수를 얻고 싶으면 입력부(10) 내의 제 2 입력부(12)의 스위치(SW5)를 오프 시켜 음(-)의 함수가 출력되지 않도록 하고, 반대로 도 1(B)에 도시된 바와 같은 함수를 얻고 싶으면 입력부(10) 내의 제 1 입력부(11)의 스위치(SW1)를 오프 시켜 양(+)의 함수가 출력되지 않도록 한 다음 전류-전압 변환부(20)를 거쳐 출력되는 신호를 퍼지함수 생성부(30)에서 합하여 출력하면 각각 일부의 퍼지 함수가 생성되어 출력되게 된다.

그리고 도 1(C)와 같은 함수를 얻고 싶으면 제 1, 제 2 입력부의 모든 스위치(SW1, SW5)를 온시켜 전류를 인가하면 된다.

그런다음 한 번의 퍼지 함수 생성이 완료되면 각 입력부(11, 12)의 스위치(SW4, SW8)를 온 시켜 각 캐패시터(C1, C2)에 충전되어 있는 전압을 방전시킨다.

상기 동작을 상세히 설명하면, 입력전압 Vin이 인가되면 | Vin - Va |, | Vin - Vb |의 전압이 각각의 캐패시터(C1, C2)에 축전됨에 따라 캐패시터(C1, C2)의 전압이 증가하게 되고, 입력부(10) 종단에 연결된 다이오드(D1, D2)를 통하여 음(-)의 전압은 상쇄되어 입력전압의 형태와 바이어스 전압차에 의해서 일반적인 퍼지멤버쉽 함수의 초기치가 결정된다.

이와 같은 입력부(10)의 캐패시터(C1, C2)를 통과한 전압의 형태는 도 2에 도시된 바와 같으며, 두 전압의 합으로 사용자가 요구하는 퍼지 멤버쉽 함수의 형태가 출력된다.

전압-전류 변환부(20)는 바이어스 전압 Va, Vb에 의해서 조절된 입력전압을 신경망 연결고리 회로와 같은 전류변환을 통하여 각 층에서 퍼지 함수의 구성 전압을 생성한다.

그리고 이 전류-전압 변환부(20)는 상기에 언급된 바와 같이 두 층으로 구성되는 바, 입력 샘플링과 선형 전압-전류 변환을 위하여 아날로그/디지틀 혼용 회로로 구성되며, 기본적인 퍼지멤버쉽 함수의 출력이 전류원에 의해서 생성되므로 병렬 연결을 통해서 복잡한 전달함수도 구현할 수 있게 된다.

퍼지 함수 생성부(30)는 상기 전압-전류 변환부(20)를 통해 전달된 전압을 합하여 퍼지 멤버쉽 함수를 출력한다.

입력부(10)는 도 3에 도시된 바와 같이 저전압 영역에서 바이어스 전압 사이 영역의 전달함수를 구현하기 위해 구성하였는 바, 도면에서 알 수 있는 것 처럼 전체 퍼지멤버쉽 함수는 선형 바이폴라 전류원으로부터 생성된다.

선형 트라이오드 영역에서 모스펫의 드레인-소스 전류 I_DS는 다음 식과 같다.

상기 식 1에서 C_OX는 옥사이드 캐패시턴스, μ는 캐리어 모빌리티, W는 트랜지스터 게이트 폭, L은 트랜지스터 게이트 길이, V_GS, V_T, V_DS는 트랜지스터 게이트-소스, 임계치, 드레인-소스 간의 전압을 나타낸다.

입력부(10)를 통하여 인가된 전압형태는 전압-전류 변환부(20)에서 퍼지 멤버쉽 함수의 일부를 생성하게 되고, 퍼지함수 생성부(30)의 두 층의 합으로 최종적으로 시스템에서 요구하는 퍼지 멤버쉽 함수를 생성한다.

상기와 같은 동작을 실예를 들어 설명하면, 일반적인 퍼지함수인 도 1의 (A) 형태의 퍼지함수를 생성하기 위해 입력부(10)에 도 4 (A)와 같은 전압을 인가한 다음, 바이어스 전압 Va, Vb를 조절하여 입력 전압의 위상을 도 4(B)와 같이 변화시킨다.

이때 바이어스 전압 Vb는 입력전압을 일정한 전압으로 고정시키고, 각 전압-전류 변환부(21, 22)를 통하여 두 가지 위상 변화된 전압을 퍼지함수 생성부(30)에서 합하여 출력하면 도 4(C)와 같은 퍼지 멤버쉽 함수를 만들어 낼 수 있다.

또한, 도 1의 (B) 형태의 퍼지함수를 생성하기 위해 입력부(10)에 도 5(A)와 같은 전압을 인가하면 입력부(10)에서 바이어스 전압에 의해 도 5(B)와 같은 전압이 전압-전류 변환부(20)로 출력된다.

이어 퍼지함수 생성부(30)에서는 와이어드-오아 함수에 의해 도 5(C)와 같은 퍼지 멤버쉽 함수를 만들어 낸다.

마지막으로 도 1의 (C) 형태의 퍼지 멤버쉽 함수를 생성하기 위해서는 상기에서 언급한 바와 같이 모든 입력부(11, 12)의 스위치(SW1, SW5)를 온 시키고, 바이어스 전압 Va, Vb를 조절하여, 상기 도 5(A), 도 5(B)와 같은 함수의 형태를 만들어 낸 다음, 퍼지 함수 생성부(30)를 통해 결합하여 도 6과 같은 퍼지 함수를 얻어낸다.

이와 같이 본 발명은 하나의 퍼지 전자 회로를 통해 사용자가 원하는 형태의 퍼지 함수를 다양하게 만들어 낼 수 있다.

즉, 도 1(A) 또는 도 1(B) 또는 도 1(C)의 함수를 입력부(10)의 스위치 동작과 바이어스 전압을 제어하여 구현하는 것이다.

이상에서 상세히 설명한 바와 같이 본 발명은 선형 저항성과 스위치를 이용하여 퍼지 멤버쉽 함수를 구현하는 전자회로를 구현하므로써 사용자의 요구에 적합한 퍼지함수를 구현한다.

이에 따라 바이어스 전압을 이용하여 퍼지 함수의 형태를 변화시킬 수 있는 장점이 있고, 선형 저항성과 캐패시터로 구성되어 있어 대규모 회로 구성에 용이하며, 기존의 신경망 칩 기술을 이용하여 구현하므로써, 제작이 용이한 잇점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 사용자가 원하는 형태의 퍼지 함수를 하나의 퍼지 함수 회로를 통해 다양하게 생성할 수 있도록 하기 위해;

   바이어스 전압을 이용하여 사용자가 구성하고자 하는 퍼지 함수의 형태를 구성하는 입력부와;

   상기 입력부를 통해 바이어스 전압에 의해서 조절된 입력전압을 신경망 연결고리 회로인 전류변환을 거쳐 퍼지함수의 구성 전압을 생성하는 전압-전류 변환부와;

   상기 전압-전류 변환부를 통해 전달된 전압을 합하여 퍼지 멤버쉽 함수를 생성하는 퍼지함수 생성부를 포함하여 구성하는 것을 특징으로 하는 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로.
2. 제 1 항에 있어서,

   상기 입력부는 입력전압과 바이어스 전압을 각각 입력받는 제 1, 제 2 스위치와,

   상기 스위치의 접속에 따라 충/방전되는 캐패시터와,

   상기 캐패시터의 각 측에 접속되는 각각의 제 3, 제 4 스위치와,

   상기 제 3 스위치에 접속된 다이오드로 이루어지는 제 1입력부와;

   상기 제 1입력부와 동일한 구성으로 이루어지는 제 2입력부를 포함하여 구성하는 것을 특징으로 하는 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로.
3. 제 1 항에 있어서,

   상기 전류-전압 변환부는 상기 입력부의 제 3 스위치에 게이트단이 연결된 제 1 모스 트랜지스터와,

   게이트단으로 전원전압을 인가받으며 일측은 상기 제 1 모스 트랜지스터의 일측에 연결된 제 2 모스 트랜지스터와,

   일측은 상기 전원전압을 인가받아 상기 제 2 모스 트랜지스터와 병렬로 연결되고, 게이트단은 외부에서 인가되는 신호를 입력받는 제 3 모스 트랜지스터, 및

   상기 제 1 모스 트랜지스터와 제 3 모스 트랜지스터의 일측에 각각 연결된 제 4 , 제 5 모스 트랜지스터로 이루어진 전류미러를 포함하는 제 1 전류-전압 변환부와;

   상기 입력부의 스위치에 게이트단이 연결된 제 6 모스 트랜지스터와,

   게이트단으로 전원전압을 인가받으며 일측은 상기 제 6 모스 트랜지스터의 일측에 연결된 제 7 모스 트랜지스터와,

   일측은 상기 전원전압을 인가받아 상기 제 7 모스 트랜지스터와 병렬로 연결되고, 제 8, 제 9 모스 트랜지스터로 이루어진 제 1 전류미러와,

   일측은 상기 제 6 모스 트랜지스터에 연결되고, 일측은 상기 제 1 전류미러에 연결되는 제 10, 제 11 모스 트랜지스터로 이루어진 제 2 전류미러와, 및

   상기 제 2 전류미러에 병렬로 연결되며, 게이트단은 외부신호를 입력받고, 일측은 상기 제 1 전류미러에 연결된 제 12 모스 트랜지스터를 포함하는 제 2 전류-전압 변환부를 포함하여 구성하는 것을 특징으로 하는 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로.
4. 제 1 항에 있어서,

   상기 퍼지 함수 생성부는 상기 전압-전류 변환부를 통해 전달된 전압을 와이어드-오아(Wired-OR)회로를 통해 합하여 퍼지 멤버쉽 함수로 출력하는 것을 특징으로 하는 선형저항성과 스위치를 이용한 퍼지멤버쉽 전자 회로.