KR19990036808A - 전계 방출 냉음극 및 그 제조 방법 - Google Patents

전계 방출 냉음극 및 그 제조 방법 Download PDF

Info

Publication number
KR19990036808A
KR19990036808A KR1019980041561A KR19980041561A KR19990036808A KR 19990036808 A KR19990036808 A KR 19990036808A KR 1019980041561 A KR1019980041561 A KR 1019980041561A KR 19980041561 A KR19980041561 A KR 19980041561A KR 19990036808 A KR19990036808 A KR 19990036808A
Authority
KR
South Korea
Prior art keywords
gate electrode
opening
field emission
cold cathode
emission cold
Prior art date
Application number
KR1019980041561A
Other languages
English (en)
Inventor
다다히로 마츠자키
노부야 세코
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990036808A publication Critical patent/KR19990036808A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/46—Control electrodes, e.g. grid; Auxiliary electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 명세서에는, 기판상의 절연층을 매개로 하여 적층된 게이트 전극과, 상기 기판(1)의 노출된 표면상에 형성된 첨예한 선단을 갖는 이미터(4)와, 개구단의 개구 지름(D1)이 상기 기판(1)에 대해 상기 게이트 전극(3)의 가장 가까운 부분의 개구 지름(D2)보다도 더 넓게 되도록 계단형으로 형성되어 있는 개구(6)를 포함하는 전계 방출 냉음극 뿐만 아니라, 이방성 에칭에 의해 계단형이 형성되는 전계 방출 냉음극의 제조 방법을 개시하고 있다.

Description

전계 방출 냉음극 및 그 제조 방법
본 발명은 전계 방출 냉음극 및 그 제조 방법에 관한 것으로서, 특히 복수의 전계 방출 냉음극을 다이싱 실시시에 웨이퍼의 표면에 부착하는 보호 시트의 점착제가 이미터의 선단(apex)에 접촉되지 않고, 이미터로부터 방출된 전자빔이 게이트 전극에 집적 입사하지 않는 구조를 갖는 전계 방출 냉음극 및 그 제조 방법에 관한 것이다.
종래의 전계 방출 냉음극(필드 이미터)으로서는 예를 들어 일본 특개평 6-231673호, 동 7-65697호, 동 8-106846호에 기재된 것이 알려져 있다.
일본 특개평6-231673호에는, 관통홀을 갖는 게이트 전극과 미소 돌기형 이미터를 갖는 기판이 절연 스페이서(insulating spacer)를 통해 부착된 전계 방출 냉음극이 기재되어 있다. 이 냉음극의 게이트 개구 부근은 테이퍼(taper)형으로 되어 있고, 이 테이퍼형은 개구부를 형성할 때에 등방성 에칭에 의해 필연적으로 형성된다.
또한, 일본 특개평7-65697호에는, 게이트 전극과 이미터간의 단락을 피하도록 게이트 전극상에 절연 피복층을 설치한 전계 방출 냉음극이 기재되어 있다. 이 피복층은 게이트 전극의 개구와 동일한 크기이거나 게이트 전극을 감싸는 구조를 갖는다.
도 10은 종래의 스핀드형 냉음극의 구조를 예시하는 개략 부분 단면도이다. 이 전계 방출 냉음극은 도전성 기판(1)상에 금속 재료로 형성된 첨예한 선단을 갖는 이미터(4)를 가지며, 이미터의 선단을 둘러싸도록 배치된 게이트 전극(3)이 절연층(2)을 매개로 하여 기판(1)상에 적층되어 있다. 10 내지 100V 정도의 전압이 이미터(4)와 게이트 전극(3)간에 인가되고 이미터(4)의 선단에 전계가 집중되고, 강한 전계(20 내지 50MV/cm)가 성취되는 경우, 터널 효과에 의해 전자빔이 방출될 수 있다.
통상의 전계 방출 냉음극의 제조 공정에서는, 반도체 제조 공정을 이용하여, 복수의 음극이 실리콘 웨이퍼나 유리 기판 등의 동일 기판상에 동시에 형성된 후, 스크라이빙(scribing)에 의해 절단되고 각 전계 방출 냉음극으로 분할된다. 기판을 분할하는 방법 중, 다이싱 머신(dicing machine)에 의한 스크라이빙 방법이 일반적으로 채용되며, 다이아몬드를 포함하는 회전 숫돌(grinding wheel)이 고속으로 회전하여 기판을 절삭한다(이하, 이 방법을 다이싱(dicing)이라 부른다).
회전 숫돌의 마모나 파괴를 방지하기 위해서, 이 다이싱은 통상, 냉각제가 뿌려지고 복수의 전계 방출 냉음극의 웨이퍼 표면에 보호 시트가 부착된 상태로 행해진다. 도 11은 다이싱용 보호 시트가 전계 방출 냉음극의 표면에 부착된 상태를 예시하는 개략 부분 단면도이다. 이 보호 시트(10)는 메인 바디(main body)(8)의 한 쪽에 설치된 아크릴 수지 등으로 이루어진 점착부(9)를 가지며, 절삭 토막(swarf)이 혼합된 냉각제가 개구(6)의 내부로 들어가는 것을 방지하고, 게이트 전극(3)과 기판(1)이나 이미터(4)간의 절연의 열화를 방지할 목적으로 이용된다. 또한, 이 보호 시트(10)는 통상, 1 내지 10kg/cm2정도 압력의 고무 롤러에 의해 압착되고 그 결과 전계 방출 냉음극에 부착된다.
그러나, 도 11에 도시된 제조 공정에서는, 보호 시트(10)를 부착할 때에, 점착부(9)는 게이트 전극(3)의 개구(6)의 내부에 들어가고, 이미터의 선단과 접촉할 수 있으며, 보호 시트(10)가 제거된 후에도 (점착부(9)의) 아크릴 수지 등이 이미터(4)의 선단 주변에 잔류할 수 있다. 그 후, 잔류한 아크릴 수지는 이미터(4)의 선단에 유효한 일함수를 상승시키고 전자빔을 감쇠시킨다.
또한, 이 보호 시트의 점착제가 이미터(4)의 선단에 접촉하는 것을 방지하기 위해서, 게이트 전극(3)을 두껍게 하고 이미터의 선단이 상대적으로 개구의 내부에 위치하도록 하는 것이 가능하지만, 이는 또 다른 문제를 발생한다. 즉, 이미터(4)의 선단으로부터 방출된 전자빔이 통상적으로 수직 방향에 대해 30 내지 40°정도의 반각(半角)의 각도를 갖기 때문에, 상기한 변화는 개구(6)를 포함하는 게이트 전극(3)이 전자빔의 부분을 직접 받게 하고, 전자빔(3)에 의해 트랩(trap)될 수 있어, 그 결과 전류의 손실 문제가 발생된다.
상기한 문제에 비추어 볼 때, 본 발명의 목적은, 다이싱 실시시에 전계 방출 냉음극의 표면에 부착된 보호 시트의 점착제와 이미터의 선단간의 접촉을 피하는 것에 의해 전자빔의 감쇠를 방지하고, 또한 이미터로부터 방출된 전자빔이 게이트 전극의 직접 입사를 체크함으로써 전류의 손실을 방지할 수 있는 전계 방출 냉음극 및 그 제조 방법을 제공하는데 있다.
상기 목적은, 기판상에 절연층을 매개로 하여 적층된 도전막으로 이루어진 게이트 전극과, 상기 게이트 전극 및 상기 절연층에 걸쳐서 형성되고 상기 기판의 표면을 노출시키는 개구와, 상기 기판의 상기 노출된 표면상에 형성된 첨예한 선단(apex)을 갖는 이미터를 포함하는 전계 방출 냉음극으로서, 상기 개구는, 개구를 구성하는 상기 게이트 전극의 가장 바깥 부분의 개구단의 개구 지름(D1)이 상기 기판에 가장 가까운 부분의 개구 지름(D2)보다도 더 넓게 되도록 계단형(stepped shape)으로 형성되어 있는 전계 방출 냉음극에 의해 달성된다.
개구를 계단형으로 형성하고 개구단의 개구 지름(D1)을 넓힘으로써, 다이싱용 보호 시트의 점착부가 이미터의 선단에 접촉할 수 없게 되고, 또한, 이미터로부터 방출된 전자빔이 게이트 전극에 직접 입사하지 않는 구조로 만드는 것이 가능하여 상기한 목적을 달성할 수 있다.
또한, 본 발명에 따른 전계 방출 냉음극에서는,
즉, 바람직하게는, 개구단으로부터 이미터의 선단까지의 레벨 갭(level gap)(H1)의 길이를, 다이싱용 보호 시트의 점착부의 현수(pendent) 길이(H2)보다도 더 길게 설치하고,
바람직하게는, 개구 지름(D1)을, 이미터로부터 방출되는 전자빔이 게이트 전극에 직접 입사하지 않게 가능한 넓게 설치하고,
바람직하게는, 이미터의 선단을, 게이트 전극의 개구 지름(D2)의 부분의 높이에 위치하도록 설치하고,
바람직하게는, 게이트 전극을, 2개 이상의 적층된 도전막으로 구성하고,
바람직하게는, 게이트 전극의 개구를 둘러싸도록 배치된 절연물로 이루어지는 돌기를 형성하고, 그 결과, 게이트 전극 전체가 개구 지름(D2)을 갖는 개구 부분을 구성하고 절연물로 이루어진 상기 돌기를 개구 지름(D1)을 갖는 개구 부분을 구성하는 것에 의해, 우수한 효과나 별도의 효과를 성취할 수 있다. 이러한 점은 후에 상세히 설명한다.
본 발명의 전계 방출 냉음극에 따르면, 개구는, 다이싱 실시시에 전계 방출 냉음극의 표면에 보호 시트의 점착제와 이미터의 선단간의 접촉을 피할 수 있으며 그 결과 전자빔의 감쇠를 방지할 수 있는 특정 형태를 가진다. 또한, 이미터로부터 방출된 전자빔이 게이트 전극에 직접 입사하는 것을 피할 수 있으며 결과적으로 전류의 손실을 방지할 수 있다.
또한, 상기한 목적은 상술한 전계 방출 냉음극의 제조 방법으로서,
기판상에 절연층과 게이트 전극을 차례로 적층 형성하는 단계와,
상기 게이트 전극 표면의 개구부가 형성될 위치 이외의 영역에 레지스트막을 형성하고, 상기 레지스트막을 마스크로서 이용하여 이방성 드라이 에칭에 의해, 개구 지름(D1)을 갖는 개구를 상기 게이트 전극의 중도까지 형성하는 단계와,
상기 레지스트막을 제거한 후, 상기 게이트 전극 표면과 상기 개구의 측면에 새로운 레지스트막을 형성하고, 상기 레지스트막을 마스크로서 이용하는 이방성 드라이 에칭에 의해, 개구 지름(D2)을 갖는 개구를 기판 표면까지 형성하는 단계를 포함하는 전계 방출 냉음극 제조 방법에 의해 달성된다.
이 제조 방법에 따르면, 이방성 드라이 에칭이 채용되며, 게이트 전극의 개구를 매우 정밀하게 소정의 크기로 형성하는 것이 용이하다.
또한, 게이트 전극이 2개 이상의 도전성 적층막을 포함하는 경우는,
기판상에 절연층과, 하층 게이트 전극과, 상층 게이트 전극을 차례로 적층 형성하는 단계와,
상기 상층 게이트 전극 표면의 개구부가 형성될 위치 이외의 영역에 마스크를 형성하고, 이방성 드라이 에칭에 의해, 개구 지름(D2)을 갖는 개구를 상기 하층 게이트 전극 및 상기 상층 게이트 전극에 형성하는 단계와,
상기 마스크를 그대로 사용하여, 개구 지름(D2)을 갖는 개구의 측면 중 상기 상층 게이트 전극 부분만을 선택 에칭하고, 그에 의해, 상기 상층 게이트 전극 부분의 개구를 개구 지름(D1)으로 넓히는 단계를 포함하는 전계 방출 냉음극 제조 방법이 바람직하다.
이 제조 방법에 따르면, D1, D2 부분의 구조는 동일한 마스크를 이용하여 형성하는 것이 가능하여, D1, D2의 위치를 충분하게 정렬하고 매우 높은 정밀도를 성취할 수 있다.
또한, 본 발명의 복수의 전계 방출 냉음극이 형성된 웨이퍼 표면에 보호 시트를 부착하고, 다이싱 머신(dicing machine)을 이용한 스크라이빙(scribing)에 의해 보호 시트를 절단하여 각 전계 방출 냉음극으로 분할하는 단계를 포함하는 전계 방출 냉음극 제조 방법에 따르면, 보호 시트의 점착제가 이미터의 선단에 접촉하지 않게 되어, 양호한 다이싱을 실행하는 것을 가능케 한다.
본 발명의 상기한 목적 및 다른 목적, 특성 및 이점은 본 발명의 양호한 실시예와 예를 설명하는 첨부된 도면을 참조하여 다음 설명을 통해 명백해진다.
도 1은 전계 방출 냉음극의 일례를 도시하는 사시도.
도 2는 본 발명의 일 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도.
도 3은 다이싱(dicing)용 보호 시트가 본 발명의 전계 방출 냉음극에 부착된 경우를 예시하는 개략 부분 단면도.
도 4는 전자빔이 본 발명의 전계 방출 냉음극으로부터 방출되는 경우를 예시하는 개략 부분 단면도.
도 5는 본 발명의 전계 방출 냉음극의 제조 공정을 차례로 예시하는 개략 부분 단면도.
도 6은 이미터(4)에 점착제가 부착된 경우와 부착되지 않은 경우에서의 게이트 전압과 방출 전류간의 일반적인 관계를 도시하는 그래프.
도 7은 본 발명의 다른 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도.
도 8은 본 발명의 전계 방출 냉음극의 제조 공정을 차례로 예시하는 개략 부분 단면도.
도 9는 본 발명의 다른 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도.
도 10은 종래의 스핀드(spindt)형 냉음극의 구조를 예시하는 개략 부분 단면도.
도 11은 다이싱용 보호 시트가 종래의 전계 방출 냉음극의 표면에 부착된 경우를 예시하는 개략 부분 단면도.
도 12는 이미터가 분할 셀 구조를 갖는 본 발명에 따른 대표적인 실시예를 도시하는 개략도.
도 13은 이미터가 분할 셀 구조를 갖는 본 발명에 따른 대표적인 실시예를 도시하는 개략도.
* 도면의 주요부분에 대한 부호의 설명*
1 : 기판 2 : 절연층
3 : 게이트 전극 4 : 이미터
5 : 본딩 패드 6 : 개구
이하, 본 발명의 양호한 실시예를 설명한다.
제 1 실시예
도 1은 전계 방출 냉음극의 일례를 도시하는 사시도이다. 본 도면에 도시된 본 실시예에서는, 기판(1)의 표면에 절연층(도 1에 도시 안됨)에 걸쳐서 게이트 전극(3)이 형성되고, 이 게이트 전극(3)의 이미터 영역(4a)에는 기판(1)까지 이르는 개구가 형성되어 있다. 이 개구내에는, 미소한 원추형의 이미터가 형성되어 있고(도 1에 도시 안됨), 기판(1)에 전기적으로 접속되어 있다. 또한, 게이트 전극(3)은 본딩(bonding) 패드(5)에 전기적으로 접속되어 있고, 기판(1)과 본딩 패드(5)에 전압을 인가함으로써, 전자빔이 이미터의 선단으로부터 방출된다.
도 2는 본 발명의 일 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도이다. 이 도면에 도시된 실시예에서는, 소정의 도전성을 갖는 기판(1)의 표면(도면에서는 상부의 면)에, 두께가 0.5 내지 1㎛ 정도의 절연층에 걸쳐서, 두께가 1㎛ 정도인 도전막이 게이트 전극(3)으로서 형성되어 있다.
이 기판(1)으로서는, 실리콘 웨이퍼나 유리 기판의 표면상에 형성된 도전막이 일반적으로 사용된다. 절연층(2)으로서는, 실리콘 이산화막이나 실리콘 질화막, 또는 이들을 적층한 막이 사용될 수 있다. 특히, 실리콘 웨이퍼의 기판(1)인 경우에는, 열산화법(thermal oxidation method)에 의해 형성된 실리콘 이산화막을 절연층(2)으로서 이용하는 것은 게이트 전극(3)과 기판(1)간의 양호한 절연을 얻을 수 있다. 게이트 전극(3)으로서는, 텅스텐 막, 몰리브덴 막, 티타늄 막, 크롬 막 등의 도전막이 사용될 수 있다.
게이트 전극(3)과 절연층(2)에는, 기판(1)에까지 이르며 기판(1)의 표면을 노출시키는 개구(6)가 형성되어 있다. 이 개구(6)의 하부에는, 예를 들어 높이가 1㎛이고 바닥 지름이 0.8㎛ 정도인 미소한 원추형 이미터(4)가 형성되어 있다. 또한, 본 실시예에서는, 게이트 전극(3)과 이미터(4)간의 간격은 1미크론 이하의 크기로 매우 짧고, 이미터(4)의 선단은 매우 첨예하게 형성되어 있다.
이미터(4)의 재료로서는, 전자 방출에 의한 발열이나 흡착 가스를 방출하여 열 처리하는 것 등에 의해 용해 변형이 일어나지 않는 재료를 선택하는 것이 바람직하며, 예를 들면, 텅스텐이나 몰리브덴 등의 높은 융점을 갖는 금속이 바람직하다.
게이트 전극(3)에 형성된 개구(6)의 폭에 관해서는, 그 상부(외부측)와 하부(기판(1)측)는 치수가 상이하다. 즉, 게이트 전극(3)의 하부의 개구 지름(D2)과 비교하면, 상부의 개구 지름(D1)이 더 넓도록 계단형으로 형성되어 있다. 이러한 개구 형태는, 예를 들면, 상부의 개구 지름(D1)을 원래의 지름보다 넓힘으로서 형성될 수 있다.
또한, 본 실시예에서는, 이미터(4)의 선단의 위치가 게이트 전극(3)의 하부 부근(개구폭이 D2인 부분)에 형성되어 있다. 이러한 구성에 의해, 게이트 전극(3)과 이미터(4)의 선단간에 레벨 갭(H1)이 있게된다.
도 3은 다이싱용 보호 시트가 본 발명의 전계 방출 냉음극에 부착된 경우를 예시하는 개략 부분 단면도이다. 도 2에 도시된 바와 같이, 게이트 전극(3)의 상부면(개구단)으로부터 이미터(4)의 선단까지의 레벨 갭(H1)은, 점착부(9)가 개구(6)에 들어가는 경우의 현수 길이(H2)보다도 더 길면, 점착부(9)와 이미터(4)의 선단간의 접촉을 피할 수 있다. 실제로는, 레벨 갭(H1)이 현수 길이(H2) 보다도 0.1 내지 0.2㎛ 정도 긴 것이 바람직하다.
일반적으로, 보호 시트(10)의 메인 바디(8)로서는, 예를 들면, 폴리올레핀, 폴리염화비닐(PVC), 폴리에틸렌 등이 사용될 수 있고, 점착부(9)로서는, 아크릴 수지 등이 사용될 수 있다. 또한, 점착부(9)의 두께는 일반적으로 수 십㎛ 정도이다. 보호 시트(10)는 부착시의 압력이 1 내지 10kg/cm2압력으로 고무 롤러에 의해 전계 방출 냉음극의 표면에 부착되어 있어서, 점착부(9)는 게이트 전극(3)의 개구부(6)의 내부에 어느 정도 들어간다.
실제로는, 예를 들면, 폴리올레핀으로 구성된 메인 바디(8)와 특정 아크릴 수지로 구성된 점착부(9)를 포함하는 보호 시트(10)가 1kg/cm2의 점착 압력으로 부착되어 있는 경우, 개구 지름(D1)에 대한 현수 길이(H2)의 값은 다음 식을 이용하여 구할 수 있다.
H2 (㎛) = D1 (㎛) × 0.3 + 0.07
여기서, 개구 지름(D1)이 1.4㎛이고, 점착부(9)의 현수 길이(H2)는 0.49㎛ 정도이면, 상기 수학식 1에서 따라, 레벨 갭(H1)이 0.49㎛ 보다 길게 되도록 게이트 전극(3)의 두께를 조정함으로써, 점착부(9)와 이미터(4)의 선단간의 접촉을 방지할 수 있다. 즉, 이는 점착제와 이미터(4)의 선단간을 접촉하지 않도록 게이트 전극(3)을 두껍게 함으로써 실현될 수 있다. 예를 들면, 게이트 개구의 지름이 D2인 부분의 두께가 실제로 0.3㎛이고 이미터(4)의 선단이 그 상단부의 높이에 위치하는 경우에는, 게이트 전극(3)의 두께는 1㎛ 정도로 설치해야 한다. 그러나, 상기 수학식 1에 따른 설계는 설명을 위한 단순한 일례이며, 본 발명은 여기에 한정되지는 않는다. 점착제의 종류, 전계 방출 냉음극의 각 부분의 크기, 부착 조건 등의 각종 조건에 따라, 경우에 따라, 적정한 치수로 선택하는 것이 바람직하다.
도 6은 이미터(4)에 점착제가 부착된 경우와 부착되지 않은 경우에서의 게이트 전압과 방출 전류간의 일반적인 관계를 도시하는 그래프이다. 여기에 도시된 바와 같이, 이미터에 부착된 점착제는 방출 전류를 크게 한다. 본 발명에 따른 전계 방출 냉음극은, 다이싱용 보호 시트의 점착부가 이미터의 선단에 접촉되지 않은 구조를 가지므로, 이 그래프에서 ○ 선으로 도시된 바와 같이 양호한 전자빔 방출을 얻을 수 있다.
이어서, 전계 방출 냉음극의 전자빔 방출에 관한 문제를 설명한다. 도 4는 전자빔이 본 발명의 전계 방출 냉음극으로부터 방출되는 경우를 예시하는 개략 부분 단면도이다. 이 기판(1)과 게이트 전극(3) 사이에 게이트 전극이 양극으로 되도록 약 10 내지 100V의 전압이 인가되는 경우, 강한 전계가 이미터(4)의 선단에 인가된다. 이 전계의 세기가 20 내지 50 MW/cm 이상이 되는 경우에 전자빔이 이미터(4)의 선단으로부터 방출된다. 이 때, 방출된 전자빔은 각도를 가지며, 그 반각은 수직 방향에 대해 30 내지 40°정도이다.
본 발명에서는, 게이트 전극(3)의 개구(6)의 지름은 상부(외부측)가 넓게 되어 있어서, 이미터(4)의 선단으로부터 각도를 가지고 방출된 전자빔이 게이트 전극(3)에 직접 입사하지 않는 구조를 이루어, 게이트 전극(3)에 트랩되는 것을 방지한다. 예를 들면, 전자빔의 각도의 반각이 35°이고 게이트 전극(3)의 상부면과 이미터(4)의 선단간의 레벨 갭이 0.7㎛인 경우, 개구의 지름(D1)을 1.4㎛ 정도로 되게 함으로써 전자빔이 게이트 전극(3)으로 직접 입사하는 것을 방지할 수 있다. 실제의 크기에 관해서는, 각종 조건에 따라, 경우에 따라, 최적의 치수를 선택하는 것이 바람직하다.
다음에, 도 5를 참조하여, 도 2 내지 도 4에 도시된 전계 방출 냉음극의 제조 방법을 설명한다.
우선, 소정의 도전성을 갖는 기판(1)(실리콘 웨이퍼 등)의 표면에, 예를 들어 열산화법에 의해 형성된 실리콘 이산화막과 진공 증착법에 의해 형성된 실리콘 질화막을 포함하는 적층막(layered film)으로 된 절연층(2)을 총 두께가 0.7㎛ 정도로 형성한다. 또한, 이 절연층(2)의 표면에는, 게이트 전극(3)으로서의 도전막이예를 들어 텅스텐, 몰리브덴, 티타늄, 크롬 등을 스퍼터(sputter)법이나 증착을 이용하여 1㎛ 정도 두께로 형성한다(도 5의 (a)).
다음에, 레지스트막(7)을 마스크로서 이용하여, 이방성 드라이 에칭에 의해, 1.4㎛ 정도의 지름을 갖는 개구(6)가 게이트 전극(3)에 0.7㎛ 정도의 깊이로 형성한다.
이것에 이어서, 레지스트막을 한 번 제거한 후, 다른 새로운 레지스트막(7)이 마스크로서 형성하고, 이방성 드라이 에칭에 의해, 1㎛ 정도의 지름을 갖는 개구가 기판(1)에 이르기까지 에칭을 행하여, 게이트 전극(3)의 상부와 하부의 지름이 다른 개구를 형성한다(도 5의 (c)). 여기서 이방성 드라이 에칭을 채용하는 이유는, 이 방법이 소정의 지름을 정밀도가 양호하게 실현할 수 있는 반면, 등방성 에칭은 수평 방향으로 많은 양을 에칭하여 소정의 지름을 얻는 것이 곤란하기 때문이다.
다음에, 기판을 회전시키면서 경사 방향으로 분리층(parting layer)(11)을 증착한다. 이어서, 이미터 재료(12)(텅스텐, 몰리브덴 등)를 기판(1)에 대해 수직 방향으로 증착하여 이미터(4)를 형성한다. 이 분리층(11)으로서는, 이미터(4)나 그 외의 전계 방출 냉음극을 형성하는 재료를 통해 에칭 선택성을 갖는 알루미늄 등의 재료를 사용한다(도 5의 (d)).
다음에, 인산(phosphoric acid) 등을 이용하여, 분리층만을 선택적으로 애칭하여, 게이트 전극(3) 및 그 외의 전계 방출 냉음극의 표면에 퇴적한 여분의 이미터 재료(12)를 제거하고, 전계 방출 냉음극을 얻는다(도 5의 (e)).
도 2 내지 도 5에 도시된 실시예에서는, 각 개별 이미터(4)에 대해 레벨 갭(H1)을 설치하는 구조가 설명되어 있으나, 본 발명은 이것에 한정되지 않으며, 복수의 이미터에 대해 공통의 레벨 갭(H1)을 설치하는 구조를 가질 수 있다. 또한, 상술한 구조는 D1, D2의 지름을 갖는 게이트 전극의 개구의 내부가 2단으로 형성되어 있지만, 3단 이상으로 형성될 수도 있다.
또한, 도 2 내지 도 5에 도시된 실시예에서는, 게이트 전극(3)이 단층 구조를 가지지만, 다층 구조를 가질 수 있으며, 또한 절연체가 상층으로서 사용될 수 있다. 또한, 상기한 구조는 복수의 이미터마다에 적용될 수 있다.
제 2 실시예
도 7은 본 발명의 다른 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도이다. 도 1에 도시된 실시예와 비교하면, 본 실시예는, 게이트 전극(3)이 2 종류의 도전성 재료(상층 게이트 전극(3a)과 하층 게이트 전극(3b))를 적층하여 형성된 점이 다르지만, 그 외에는 실질적으로 동일한 구조를 갖는다. 상층 게이트 전극(3a)과 하층 게이트 전극(3b)은 게이트 전극(3)의 개구 지름이 D1인 부분과 개구 지름이 D2인 부분에 각각 대응하고, 그 외부 치수는 동일하다.
다음에, 도 8을 참조하여, 도 7에 도시된 전계 방출 냉음극의 제조 방법을 설명한다.
우선, 기판(1)의 표면에, 예를 들어 실리콘 이산화막 등으로 이루어진 절연층(2)을 열산화법에 의해 0.7㎛ 정도의 두께로 형성한다. 다음에, 그 표면에, 스퍼터법이나 증착을 이용하여, 예를 들어 텅스텐으로 된 막을 하층 게이트 전극(3b)으로서 0.3㎛ 정도 두께로 형성한다. 그 다음에, 예를 들어 몰리브덴으로 된 막을, 동일한 형태로 하층 게이트 전극(3b)으로서 0.7㎛ 정도 두께로 형성한다(도 8의 (a)).
다음에, 0.5㎛ 정도 두께의 실리콘 이산화막(13)을 마스크로서 사용하여, 이방성 드라이 에칭에 의해, 절연층(2)의 표면까지 이르는 개구(6)를 게이트 전극(3)에 형성한다(도 8의 (b)).
다음에, 이 실리콘 이산화막(13)(마스크)을 그대로 이용하고, 예를 들어 질산을 이용하여 상층 게이트 전극(3a)만을 선택적으로 에칭하여, 상층 게이트 전극(3a)을 수평으로 후퇴시킨다(도 8의 (c)).
다음에, 불화 수소산 용액을 이용하여, 개구가 기판(1)의 표면에 이르기까지 절연층(2)을 애칭한다. 이 때, 실리콘 이산화막(13)(마스크)을 동시에 애칭 및 제거가 가능한다. 절연층(2)은 사이드(side) 에칭되지만, 이는 특성에는 아무 문제가 없다(도 8의 (d)).
본 실시예에서는, 게이트 전극(3)을 적층 구조로 하는 것에 의해, D1, D2 부분의 구조를 동일한 마스크를 이용하여 형성할 수 있으므로, D1과 D2의 위치 선정이 충분하게 정렬하고, 매우 높은 정밀도로 성취할 수 있으며, 소정의 형태를 용이하게 얻을 수 있다. 따라서, 게이트 전극(3)으로 전자빔을 직접 입사하는 것을 방지하는 것이 용이하다.
도 7과 도 8에 도시된 실시예에서는, 게이트 전극(3)이 2층으로 적층된 구조가 설명되어 있지만, 본 발명은 이에 한정되지 않으며, 게이트 전극(3)을 3층 이상으로 적층하여 형성할 수 있다.
제 3 실시예
도 9는 본 발명의 다른 실시예를 특징짓는 전계 방출 냉음극의 일부를 도시하는 개략 부분 단면도이다. 도 7에 도시된 실시예와 비교하여, 본 실시예는, 상층 게이트 전극(3a)에 대응하는 부분이 절연체로 되어 있고 개구(6) 부근에만 형성된 돌기(14) 모양으로 된 점이 상이하나, 실질적으로는 동일한 구조이다. 예를 들면, 돌기(14)와 게이트 전극(3c)은 게이트 전극(3)의 개구 지름이 D1인 부분과 개구 지름이 D2인 부분에 각각 대응하고, 또한, 개구(6) 내부의 계단형 자체는 동일하다. 또한, 돌기(14)는 실리콘 이산화막, 실리콘 질화막 등의 절연체로 만들어지며, 폭 0.5 내지 1㎛ 정도로 개구를 둘러싸도록 형성된다.
도 2와 도 7에 도시된 실시예에서는, 게이트 전극(3)은 점착제와 이미터(4) 간의 접촉을 피하도록 두껍게 되어 있으므로, 전자빔상의 게이트 전극(3)의 전계로의 인력(引力) 때문에, 전자빔의 방출 각도를 크게 한다. 한편, 본 실시예에서는, 전자빔의 방출에 기여하는 부분(게이트 전극(3c))만을 도전성 재료로 만들고 다른 부분(돌기(14) 부분)은 절연체로 만들기 때문에, 전자빔의 방출 각도에 영향을 주지 않는 구조가 된다. 또한, 절연체(돌기(14) 부분)는 도 3에 도시된 바와 같이, 점착부(9)가 침입하는 것을 방지하는데 기여하는 부분만을 형성하고, 이들 이외의 부분에는 게이트 전극(3c)을 노출시켜서, 절연체의 차지-업(charge-up)으로 인한 전자빔의 궤도 변경을 줄인다.
상술한 각 실시예에서는, 각 게이트 개구에 대해서, 이것을 둘러싸는 게이트 전극(3)을 두껍게 하거나 익서을 둘러싸도록 절연층의 돌기(14)를 형성하는 예를 설명하였지만, 이들은 한 그룹으로서의 복수의 게이트 개구를 중앙을 둘러싼 1개의 게이트 개구를 대체하는 경우에서도, 보호 시트의 점착부의 점도 계수, 두께, 부착 조건에 따라 적용될 수 있으며, 유사한 효과를 얻을 수 있다.
또한, 상기 적용 대상인 전계 방출 냉음극의 이미터(4)가 분할 셀 구조를 갖는 경우에는, 게이트 전극의 각 셀에 대한 분할 경계영역에서 게이트 전극을 두껍게하거나 그 영역에 절연층의 돌기 부분을 형성함으로써 이미터 밀도 등의 전계 방출 냉음극의 기본 특성에 영향을 주지 않고 본 발명의 효과를 얻을 수 있다.
도 12와 도 13은 이미터가 분할 셀 구조를 갖는 본 발명에 따른 대표적인 실시예를 도시하는 개략도이다.
도 12에 도시된 실시예에서는, 이미터(4)는, 기판(1)의 표면의 절연층(16)을 매개로 하여 형성되는 저항층(resistive layer)(15)의 표면에 셀 형태로 배치되어 있고, 기판(1)과 저항층(15)은 각 셀에 대해 분할 경계 영역에서 서로 접속되어 있다(이 접속 부분을 급전부(feeding section)(17)라 부른다). 저항층(15)은 이미터(4)와 게이트 전극(3)간의 전기 방전에 의한 브레이크다운을 억제할 목적으로 설치되지만, 이와 같이 급전부(17)를 격자형으로 함으로써, 이미터 어레이 전체의 저항값을 균일하게 만들 수 있다. 또한, 본 발명은, 도 12의 실시예에 도시된 바와 같이 기판(1)의 표면의 절연층(16)을 매개로 하여 형성되는 저항층(15)의 표면에 이미터(4)가 배치된 경우를 포함한다. 즉, 본 발명에서는, 형성될 이미터에 대해 노출된 기판 표면은 특정 기능을 갖는 공지의 층이 간섭하는 경우도 포함한다.
도 13에 도시된 실시예에서는, 기판(1)의 표면에 셀 형태로 이미터(4)가 배치되어 있고, 각 셀의 분할 경계 영역에 대응하는 기판(1) 부분에는 홈이 파여 있고, 그 안에 절연체가 매설되어 있다(이 부분을 트랜치 구조부(18)라 부른다). 트랜치 구조부(18)에 의해 둘러싸인 기판(1) 부분에는, 저항률이 더 크게 되고, 이것이 이미터(4)와 게이트 전극(3)간의 전기 방전에 의한 브레이크다운을 억제하하는 저항으로서 기능한다.
이미터가 분할 셀 구조를 갖는 경우에, 이미터가 형성되지 않은 영역(도 12의 예에서는 급전부(17)에, 도 13의 예에서는 트랜치 구조부(18)에 대응하는 영역)의 게이트 전극을, 도시된 바와 같이, 두껍게 할 수 있거나, 그 영역에 절연층의 돌기를 형성할 수 있다.
본 발명의 양호한 실시예 및 예를 특정 표현을 이용하여 설명하였지만, 이와 같은 설명은 설명의 목적만을 위한 것이며, 다음의 청구 범위의 정신 및 범위를 벗어나지 않고 변형 및 이형을 만들 수 있다.
본 발명의 전계 방출 냉음극에 따르면, 개구는, 다이싱 실시시에 전계 방출 냉음극의 표면에 보호 시트의 점착제와 이미터의 선단간의 접촉을 피할 수 있으며 그 결과 전자빔의 감쇠를 방지할 수 있는 특정 형태를 가진다. 또한, 이미터로부터 방출된 전자빔이 게이트 전극에 직접 입사하는 것을 피할 수 있으며 결과적으로 전류의 손실을 방지할 수 있다.

Claims (10)

  1. 기판상의 절연층 매개로 하여 적층된 도전막으로 이루어진 게이트 전극과,
    상기 게이트 전극 및 상기 절연층에 걸쳐서 형성되고 상기 기판의 표면을 노출시키는 개구와,
    상기 기판의 상기 노출된 표면상에 형성된 첨예한 선단(apex)을 갖는 이미터를 포함하는 전계 방출 냉음극으로서,
    상기 개구는, 개구를 구성하는 상기 게이트 전극의 가장 바깥 부분의 개구단의 개구 지름(D1)이 상기 기판에 가장 가까운 부분의 개구 지름(D2)보다도 더 넓게 되도록 계단형(stepped shape)으로 형성되어 있는 전계 방출 냉음극.
  2. 제 1 항에 있어서,
    상기 개구단으로부터 상기 이미터의 선단까지의 레벨 갭(level gap)(H1)의 길이는, 다이싱용 보호 시트의 점착부의 현수(pendent) 길이(H2)보다도 더 길게 설치되어 있는 전계 방출 냉음극.
  3. 제 1 항에 있어서,
    상기 개구 지름(D1)은, 상기 이미터로부터 방출되는 전자빔이 상기 게이트 전극에 직접 입사하지 않게 가능한 넓게 설치되어 있는 전계 방출 냉음극.
  4. 제 1 항에 있어서,
    상기 이미터의 선단은, 상기 게이트 전극의 개구 지름(D2) 부분의 높이에 위치하는 전계 방출 냉음극.
  5. 제 1 항에 있어서,
    상기 게이트 전극은, 2개 이상의 적층된 도전막으로 구성되는 전계 방출 냉음극.
  6. 제 1 항에 있어서,
    상기 게이트 전극의 상기 개구를 둘러싸도록 배치된 절연물로 이루어지는 돌기(projection)가 형성되고, 그 결과, 상기 게이트 전극 전체가 개구 지름(D2)을 갖는 개구 부분을 구성하고 상기 절연물로 이루어지는 돌기가 개구 지름(D1)을 갖는 개구 부분을 구성하는 전계 방출 냉음극.
  7. 제 1 항에 있어서,
    이미터가 분할 셀 구조이며, 복수의 이미터의 게이트 개구를 한 그룹으로서 둘러싸도록, 각 셀의 분할 경계 영역의 전부 또는 일부의 게이트 전극을 두껍게 하고, 또는, 복수의 이미터의 게이트 개구를 한 그룹으로서 둘러싸도록, 각 셀의 분할 경계 영역의 전부 또는 일부에 절연물로 이루어진 돌기가 형성된 구성을 갖는 전계 방출 냉음극.
  8. 제 1 항에 따른 전계 방출 냉음극의 제조 방법으로서,
    기판상에 절연층과 게이트 전극을 차례로 적층 형성하는 단계와,
    상기 게이트 전극 표면의 개구부가 형성될 위치 이외의 영역에 레지스트막을 형성하고, 상기 레지스트막을 마스크로서 이용하여 이방성 드라이 에칭에 의해, 개구 지름(D1)을 갖는 개구를 상기 게이트 전극의 중도까지 형성하는 단계와,
    상기 레지스트막을 제거한 후, 상기 게이트 전극 표면과 상기 개구의 측면에 새로운 레지스트막을 형성하고, 상기 레지스트막을 마스크로서 이용하는 이방성 드라이 에칭에 의해, 개구 지름(D2)을 갖는 개구를 기판 표면까지 형성하는 단계를 포함하는 전계 방출 냉음극 제조 방법.
  9. 제 5 항에 따른 전계 방출 냉음극의 제조 방법으로서,
    기판상에 절연층과, 하층 게이트 전극과, 상층 게이트 전극을 차례로 적층 형성하는 단계와,
    상기 상층 게이트 전극 표면의 개구부가 형성될 위치 이외의 영역에 마스크를 형성하고, 이방성 드라이 에칭에 의해, 개구 지름(D2)을 갖는 개구를 상기 하층 게이트 전극 및 상기 상층 게이트 전극에 형성하는 단계와,
    상기 마스크를 그대로 사용하여, 개구 지름(D2)을 갖는 개구의 측면 중 상기 상층 게이트 전극 부분만을 선택 에칭하고, 그에 의해, 상기 상층 게이트 전극 부분의 개구를 개구 지름(D1)으로 넓히는 단계를 포함하는 전계 방출 냉음극 제조 방법.
  10. 제 1 항에 따른 복수의 전계 방출 냉음극이 형성된 웨이퍼 표면에 보호 시트를 부착하고, 다이싱 머신(dicing machine)을 이용한 스크라이빙(scribing)에 의해 보호 시트를 절단하여 각 전계 방출 냉음극으로 분할하는 단계를 포함하는 전계 방출 냉음극 제조 방법.
KR1019980041561A 1997-10-02 1998-10-02 전계 방출 냉음극 및 그 제조 방법 KR19990036808A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27000297A JPH11111157A (ja) 1997-10-02 1997-10-02 電界放出冷陰極及びその製造方法
JP97-270002 1997-10-02

Publications (1)

Publication Number Publication Date
KR19990036808A true KR19990036808A (ko) 1999-05-25

Family

ID=17480196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041561A KR19990036808A (ko) 1997-10-02 1998-10-02 전계 방출 냉음극 및 그 제조 방법

Country Status (2)

Country Link
JP (1) JPH11111157A (ko)
KR (1) KR19990036808A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034251A (ko) * 2002-10-21 2004-04-28 삼성에스디아이 주식회사 전계방출소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061789A1 (fr) * 2001-02-01 2002-08-08 Sharp Kabushiki Kaisha Dispositif d'emission electronique et affichage d'emission de champ
KR100859685B1 (ko) * 2002-07-03 2008-09-23 삼성에스디아이 주식회사 카본계 물질로 형성된 에미터를 갖는 전계 방출 표시 장치
DE10236149A1 (de) * 2002-08-05 2004-02-26 Universität Kassel Verfahren zur Herstellung einer eine schmale Schneide oder Spitze aufweisenden Struktur und mit einer solchen Struktur versehener Biegebalken
KR100874450B1 (ko) * 2002-08-21 2008-12-17 삼성에스디아이 주식회사 카본계 물질로 형성된 에미터를 갖는 전계 방출 표시 장치
KR100879290B1 (ko) * 2002-11-26 2009-01-16 삼성에스디아이 주식회사 함몰형 게이트 전극 구조를 갖는 전계 방출 표시 소자 및이 전극 구조의 제조 방법
CN100349250C (zh) * 2003-11-28 2007-11-14 三星Sdi株式会社 电子发射装置
KR20070046663A (ko) 2005-10-31 2007-05-03 삼성에스디아이 주식회사 전자 방출 표시 디바이스
CN102034664A (zh) * 2009-09-30 2011-04-27 清华大学 场发射阴极结构及场发射显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040034251A (ko) * 2002-10-21 2004-04-28 삼성에스디아이 주식회사 전계방출소자
US7233102B2 (en) 2002-10-21 2007-06-19 Samsung Sdi Co., Ltd. Field emission device with gate having cylindrical part

Also Published As

Publication number Publication date
JPH11111157A (ja) 1999-04-23

Similar Documents

Publication Publication Date Title
US5199917A (en) Silicon tip field emission cathode arrays and fabrication thereof
US5192240A (en) Method of manufacturing a microelectronic vacuum device
US5627427A (en) Silicon tip field emission cathodes
JPH06231675A (ja) シリコン電界放出エミッタ及びその製造方法
KR19990036808A (ko) 전계 방출 냉음극 및 그 제조 방법
JPH07254369A (ja) 微小真空管およびその製造方法
US7140942B2 (en) Gated electron emitter having supported gate
US8814622B1 (en) Method of manufacturing a fully integrated and encapsulated micro-fabricated vacuum diode
JPH07122179A (ja) 電界放出カソード及び電界放出カソードの製造方法
EP0724280B1 (en) Method of fabricating a field-emission cold cathode
US6045678A (en) Formation of nanofilament field emission devices
JP2017183180A (ja) 電界放出素子及び電界放出素子を備える装置
JP3526462B2 (ja) 電界放出型陰極装置
JP2001351512A (ja) 電界放出陰極の製造方法
JPH03261040A (ja) マイクロ真空管およびその製造方法
JP3084768B2 (ja) 電界放出型陰極装置
KR19990072783A (ko) 전계방출형냉음극및그제조방법
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
JP2630280B2 (ja) アレイ状電界放射冷陰極とその製造方法
JP2743794B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
US6664721B1 (en) Gated electron field emitter having an interlayer
KR100274793B1 (ko) 선형 전계방출 이미터 및 그의 제조방법
KR100257702B1 (ko) 유리봉 스페이서를 이용한 전계방출 표시소자 및 그제조방법
JP3178600B2 (ja) 電界放出型冷陰極
JP3445488B2 (ja) 冷陰極アレイ基板および冷陰極モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application