KR19990025398A - 반도체 소자의 금속 배선 형성 방법 - Google Patents
반도체 소자의 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR19990025398A KR19990025398A KR1019970046989A KR19970046989A KR19990025398A KR 19990025398 A KR19990025398 A KR 19990025398A KR 1019970046989 A KR1019970046989 A KR 1019970046989A KR 19970046989 A KR19970046989 A KR 19970046989A KR 19990025398 A KR19990025398 A KR 19990025398A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- semiconductor device
- metal wiring
- tungsten
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 title 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 51
- 239000010937 tungsten Substances 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 4
- 239000000460 chlorine Substances 0.000 claims 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 2
- 229910052801 chlorine Inorganic materials 0.000 claims 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 5
- 238000001465 metallisation Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야.
반도체 소자 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제.
반도체 소자의 텅스텐을 이용하는 금속 배선 공정시, 패터닝 공정에서 포토레지스트막과의 식각 선택비를 크게 하고, 패터닝된 금속 배선이 수직한 패턴을 얻을 수 있도록 하여 공정 마진을 확보할 수 있는 반도체 소자의 금속 배선 형성 방법의 제공을 그 목적으로 한다.
3. 발명의 해결 방법의 요지.
반도체 기판 상에 층간절연막, 장벽 금속막, 텅스텐막, 반사 방지막을 차례로 형성하는 단계; 상기 반사 방지막 상에 식각 마스크 패턴을 형성하는 단계; 상기 식각 마스크 패턴을 이용한 식각공정으로 상기 반사 방지막을 식각 하는 단계; 및 노출된 상기 텅스텐막을 식각하되, SF6, Cl2, N2의 혼합 가스 분위기에서 식각하는 단계를 포함하여 이루어진다.
4. 발명이 중요한 용도.
반도체 소자 제조 공정에 이용됨.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 텅스텐을 이용하는 텅스텐막을 이용한 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 제조시, 패턴 형성은 포토레지스트의 패턴 형성을 위한 리소그라피(lithography) 및 리소그라피로 형성된 포토레지스트 패턴으로 그 하부층(폴리 실리콘막, 산화막, 금속막)의 패턴을 위한 식각공정(etching)으로 이루어진다.
일반적으로, 전도막은 소자들간의 전기 소통이나 소자들의 상호 연결의 기능을 갖는다. 따라서 전도막 형성 공정은 집적회로의 수율과 신뢰도에 가장 큰 영향을 주는 결정적인 공정이다.
이에 알루미늄(Al)은 실리콘(Si)과 실리콘 산화막(SiO2)에 대한 접착력이 우수하고, 고농도로 도핑된 확산층(N+, P+)과의 접촉시 옴성 저항 특성을 나타냄으로 해서, 반도체 소자 제조 공정에서 전도막 형성을 위한 콘택의 매립 재료로서 가장 널리 사용된다.
현추세에 따라, 집적회로 제조시 소자가 고집적화되어 가면서 소자들간의 전기적 연결을 위한 콘택(contact)의 크기가 작아지고 이에 따라 콘택홀에 전도막의 매립 불량이 야기되고 있다.
이에 좀더 개선된 방안으로 콘택홀을 텅스텐으로 매립하여 텅스텐 플러그를 형성하고, 그 상부에 배선용 알루미늄 금속을 증착한다. 텅스텐은 고융점의 내열 금속으로 실리콘과의 열적 안정성이 우수하며, 비저항이 낮아 장벽 금속이나 플러그로 사용된다. 또한 콘택홀 내에서의 단차피복성 및 일렉트로 미그레이션 등의 특성이 기존의 알루미늄 금속 공정보다 우수하나, 비저항 및 대부분이 산화막 등의 절연막에 대한 접착 특성이 불량한 단점을 가지고 있다.
일반적으로 텅스텐을 이용하는 금속 공정은 실리콘 기판 상에 층간절연막을 형성한후, 장벽 금속막으로 Ti막을 형성한후, 텅스텐막을 형성하고, 사진 식각 공정을 위한 포토레지스트 패터닝을 위하여 텅스텐막 상에 반사 방지막으로 TiN막을 형성하여 이루어진다.
도1a 및 도1b는 종래의 텅스텐을 이용한 금속 배선 형성 방법을 나타내는 공정도이다.
먼저, 도1a에 도시된 바와 같이, 실리콘 기판을 포함하는 하부층(11)상에 장벽 금속막으로 Ti/TiN막(12), 텅스텐막(13), 그리고 텅스텐막(13)에 대한 반사 방지막으로 TiN막(14)을 차례로 적층한다. 그 상부에 텅스텐막(13)을 패터닝하기 위한 포토레지스트 패턴(101)을 형성한다.
다음으로 도1b에 도시된 바와 같이, 기 형성된 포토레지스트 패턴(101)을 식각 장벽으로 하여 TiN막(14)을 식각하고, SF6가스를 이용한 식각 공정으로 텅스텐막(13)을 식각하고, 그 하부의 Ti/TiN(12)막을 식각하는 것에 의하여 텅스텐막(13)을 이용한 금속 배선을 형성한다.
여기서 SF6가스는, 강한 등방성(等方性)을 갖는 식각 가스로서, 이러한 SF6가스를 이용한 식각은 금속 배선 측벽에 보우잉(bowing)현상을 유발하여, 패턴 프로파일을 악화시키고, 반사 방지막 TiN(14)과 텅스텐막(13)과의 경계면에 언더컷 현상을 유발한다.
이에 좀더 개선된 방안으로 SF6가스를 사용한 텅스텐막의 식각시, N2가스를 첨가하여 식각한다. 여기서 N2가스는, 텅스텐막의 식각시 함께 식각되어지는 포토레지스트와 결합하여 폴리머를 발생시키는데, 이러한 폴리머는 식각되는 텅스텐막의 측벽에 흡착된다. 이러한 N2가스와 포토레지스트와의 결합으로 인한 폴리머가 텅스텐막의 보우잉 현상을 보상할 수 있다.
그러나 전술한 SF6가스 및 N2가스를 이용한 텅스텐막(13)의 패터닝시, 텅스텐막(13)과 TiN막(14)과의 식각 선택비가 2:1 이하의 낮은 식각 선택비를 나타내므로 여전히 패턴 형성의 마진이 부족한 실정이다.
또한 전술한 바와 같은 텅스텐막(13)의 식각시, 일반적으로 사용하는 0.7㎛ 두께의 DUV포토레지스트는 텅스텐막(13)과의 낮은 식각 선택비로 인하여 식각 마진이 부족하여 소정의 원하는 패턴을 얻기가 어렵다. 이에 텅스텐막(13)을 이용하는 금속 배선시 수직한 패턴 형성을 얻을 수 있는 반도체 소자의 금속 배선 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 반도체 소자의 텅스텐막을 이용하는 금속 배선 공정시, 패터닝 공정에서 포토레지스트와의 식각 선택비를 크게 하고, 패터닝된 금속 배선이 수직한 패턴을 얻을 수 있도록 하여 공정 마진을 확보할 수 있는, 텅스텐막을 이용한 반도체 소자의 금속 배선 형성 방법을 제공함을 그 목적으로 한다.
도1a 및 도1b는 종래의 텅스텐을 이용한 금속 배선 형성 방법을 나타내는 공정도.
도2a 및 도2b는 본 발명의 일실시예에 따른 텅스텐을 이용한 금속 배선 형성 방법을 나타내는 공정 단면도.
*도면 부호의 간단한 설명.
21 : 실리콘 기판
22 : Ti/TiN막
23 : 텅스텐막
24 : TiN막
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 금속 배선 형성 방법은, 반도체 기판 상에 층간절연막, 장벽 금속막, 텅스텐막, 반사 방지막을 차례로 형성하는 단계; 상기 반사 방지막 상에 식각 마스크 패턴을 형성하는 단계; 상기 식각 마스크 패턴을 이용한 식각공정으로 상기 반사 방지막을 식각 하는 단계; 및 노출된 상기 텅스텐막을 식각하되, SF6, Cl2, N2의 혼합 가스 분위기에서 식각하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도2a 및 도2b는 본 발명의 일실시예에 따른 텅스텐을 이용한 금속 배선 형성 방법을 나타내는 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 실리콘 기판을 포함하는 하부층(21)상에 장벽 금속막으로 Ti/TiN막(22), 텅스텐막(23), 그리고 텅스텐막(23)에 대한 반사 방지막으로 TiN막(24)을 차례로 적층한다. 그 상부에 텅스텐막(23)을 패터닝하기 위한 포토레지스트 패턴(201)을 형성한다.
다음으로 도2b에 도시된 바와 같이, 기 형성된 포토레지스트 패턴(201)을 식각 장벽으로 하여 TiN막(24)을 식각하고, SF6가스 및 N2, Cl2가스를 이용한 식각 공정으로 텅스텐막(23)을 제거하고, 그 하부의 Ti/TiN(22)막을 식각하는 것에 의하여 텅스텐막(23)을 이용한 금속 배선을 형성한다.
여기서 Cl2가스를 첨가한 식각 공정으로 인하여 등방성 식각 특성을 나타내는 SF6가스가 감소되고, 이에 텅스텐막(23)의 식각율은 다소 감소하지만 식각후의 텅스텐막(23)의 프로파일을 직선으로 얻을 수 있고, 포토레지스트(201)에 대한 선택비는 증가된다.
또한 N2가스를 첨가한 식각 공정으로 인하여, N2가스와 포토레지스트(201)의 결합으로 생성되는 폴리머의 흡착으로 텅스텐막(23)의 식각비는 급격히 감소하고 이에 따라 포토레지스트(201)에 대한 선택비 또한 급격히 감소하였다. 하지만 식각후의 텅스텐막(23)의 프로파일은 상당히 개선되어 직선으로 얻을 수 있다.
전술한 바와 같은 공정으로 이루어지는 텅스텐막(23)의 식각은, Cl2및 N2가스의 첨가로 인하여 포토레지스트(201)에 대한 선택비는 감소시키지만 부산물 발생에 이한 폴리머가 패터닝되는 텅스텐막(23)의 측벽을 보호하여 결과적으로 프로파일이 상당히 개선한다.
전술한 바와 같이 이루어지는 본 발명은, 전체적으로, 소스 전력(source power)은 1000 내지 3000W, 바이어스 전력은 10W 내지 60W, 전체 SF6가스 및 N2, Cl2가스의 유량은 50sccm 내지 500sccm, 이중 N2, Cl2가스의 유량은 전체 가스의 1내지 50%로, 1sccm 내지 250sccm의 공정 조건에서 진행된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 텅스텐을 이용하는 금속 배선 형성시, SF6가스, Cl2/N2가스를 포함하는 가스 분위기에서 식각 공정을 진행하여 포토레지스트 패턴과의 식각 선택비를 향상시켜 공정 마진을 확보하고, 식각후의 텅스텐막이 수직한 패턴을 얻을 수 있어 소자의 수율을 증대시킨다.
Claims (7)
- 반도체 기판 상에 층간절연막, 장벽 금속막, 텅스텐막, 반사 방지막을 차례로 형성하는 단계;상기 반사 방지막 상에 식각 마스크 패턴을 형성하는 단계;상기 식각 마스크 패턴을 이용한 식각공정으로 상기 반사 방지막을 식각 하는 단계; 및노출된 상기 텅스텐막을 식각하되, SF6, Cl2, N2의 혼합 가스 분위기에서 식각하는 단계;를 포함하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서상기 텅스텐막을 식각한 후에상기 장벽 금속막을 염소계 가스 분위기에서 식각하는 단계를 포함하여 이루어지는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서,상기 반사 방지막의 식각은 염소계 가스 분위기에서 이루어지는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서,상기 식각 공정시의 공정 챔버의 바이어스 전력은1W 내지 60W로 설정하여 수행하는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서,상기 식각 공정시의 공정 챔버의 소스 전력은 1000W 내지 3000W로 설정하여 수행하는 반도체 소자의 금속 배선 형성 방법.
- 제1항에 있어서,상기 텅스텐막의 식각시 SF6, Cl2, N2혼합 가스의 유량은50sccm 내지 500sccm으로하여 수행하는 반도체 소자의 금속 배선 형성 방법.
- 제6항에 있어서,상기 Cl2, N2혼합 가스의 유량은 전체 가스의 1내지 50%로 설정하여 공정하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046989A KR19990025398A (ko) | 1997-09-12 | 1997-09-12 | 반도체 소자의 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970046989A KR19990025398A (ko) | 1997-09-12 | 1997-09-12 | 반도체 소자의 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990025398A true KR19990025398A (ko) | 1999-04-06 |
Family
ID=66043395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970046989A KR19990025398A (ko) | 1997-09-12 | 1997-09-12 | 반도체 소자의 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990025398A (ko) |
-
1997
- 1997-09-12 KR KR1019970046989A patent/KR19990025398A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US20230118565A1 (en) | Hybrid method for forming semiconductor interconnect structure | |
| JPH10294294A (ja) | 半導体デバイスの金属配線の形成方法 | |
| CN115332158A (zh) | 内连线结构的形成方法 | |
| JP2001007202A (ja) | 半導体装置の製造方法 | |
| KR100445060B1 (ko) | 반도체장치의금속배선형성방법 | |
| CN101308809A (zh) | 铝导线的制作方法 | |
| KR19990025398A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100591179B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101103550B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| TW516182B (en) | Manufacturing method of dual damascene structure | |
| KR100517350B1 (ko) | 하이브리드 금속 배선 형성 방법 | |
| KR100691940B1 (ko) | 반도체소자의 배선 및 그 형성방법 | |
| KR100857989B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100579856B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100390996B1 (ko) | 금속 배선 형성 방법 | |
| KR100260817B1 (ko) | 반도체장치의플러그형성방법 | |
| KR100318271B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100846993B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100275127B1 (ko) | 반도체 소자의 다층 금속 배선 평탄화방법 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| KR20030001978A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990003896A (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970912 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |