KR19990023561A - 메모리 셀의 데이터 내용을 평가하기 위한 회로 - Google Patents

메모리 셀의 데이터 내용을 평가하기 위한 회로 Download PDF

Info

Publication number
KR19990023561A
KR19990023561A KR1019980032823A KR19980032823A KR19990023561A KR 19990023561 A KR19990023561 A KR 19990023561A KR 1019980032823 A KR1019980032823 A KR 1019980032823A KR 19980032823 A KR19980032823 A KR 19980032823A KR 19990023561 A KR19990023561 A KR 19990023561A
Authority
KR
South Korea
Prior art keywords
circuit
cell
bit line
zero
weak
Prior art date
Application number
KR1019980032823A
Other languages
English (en)
Inventor
뤼디거 브레데
도미니끄 자비낙
Original Assignee
디어터 크리스트, 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어터 크리스트, 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 디어터 크리스트, 베르너 뵈켈
Publication of KR19990023561A publication Critical patent/KR19990023561A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 집적 메모리의 메모리 셀 데이터 내용을 평가하기 위한 회로에 관한 것이며, 상기 메모리 셀은 비트 라인(BT,BC) 및 워드 라인(WL)을 따라 배열된다. 전류 보상 엘리먼트(ST,SC)는 인접한 회로 라인(BT,BC) 사이에 접속되며, 적절한 메모리 셀(CZ)의 데이터 내용으로 매우 약한 제로 또는 매우 약한 1이 회로에 의해 디지털 제로 또는 1로서 평가되도록 설계 및/또는 배열 및/또는 제어되고 이에 따라 전류 보상 엘리먼트(ST,SC)가 상기와 같이 평가되도록 설정된다.

Description

메모리 셀의 데이터 내용을 평가하기 위한 회로
본 발명은 집적 반도체 메모리의 메모리 셀 데이터 내용을 평가하기 위한 장치에 관한 것이며, 상기 메모리 셀은 비트 라인과 워드 라인을 따라 배열된다.
메모리 셀로부터의 정보를 회복하는 것은 개발 과정 및 DRAM 동작 동안에 중대한 문제점이 된다. 반면에, 셀내의 정보는 매우 작은 캐패시턴스에 의해 표현되며; 한편, 이러한 캐패시턴스는 여러 가지의 영향에 의해 추가적으로 감소될 수 있다. 정확한 정보가 재구성되도록 작은 양의 전하를 증폭하는 것이 필수적이다.
일반적인 타입의 공지된 회로는 도 3을 참조하여 설명되며, 상기 도면은 DRAM 반도체 메모리의 셀 어레이를 상세히 도시한다. 4 비트 라인 쌍(BL0, BL1, BL2, BL3) 각각은 한쪽(half)의 실제 비트 라인(BT0,BT1,BT2,BT3)과 한쪽(half)의 상보 비트 라인(BC0, BC1, BC2, BC3)을 포함하는 것이 도시되었다. 각각의 메모리 셀(CZ0, CZ1, CZ2, CZ3)은 전하가 출입되는 선택 트랜지스터(CT0, CT1, CT2, CT3)에 각기 접속된 셀 캐패시터(CK0, CK1, CK2, CK3)를 포함한다. 이러한 경우에, 각각의 셀 캐패시터는 선택 트랜지스터에 의해 상기 트랜지스터의 드레인 단자 또는 소오스 단자를 통해 한쪽의 해당 비트 라인에 접속되며, 상기 트랜지스터의 게이트 단자를 통해 워드 라인에 접속된다. 각각의 선택 트랜지스터(CT)는 해당 워드 라인(WL0, WL1, ..., WL255)에 의해 스위치 온 또는 스위치 오프된다. 워드 라인은 항상 한쪽의 비트 라인에 대응한다.
각각의 비트 라인 쌍은, 해당 워드 라인(WL)의 활성화에 이어 한쪽의 해당 비트 라인으로 스위치되는 p-채널 센스 앰프(sense amplifier device)(pSV) 및 n-채널 센스 앰프(nSV)를 포함하며, 상기 앰프들은 1 및 제로가 모호하지 않게 구별될 수 있는 방식으로 셀 신호를 증폭시키는 목적을 수행한다. 셀로부터 또는 셀로의 정보는 선택 트랜지스터도 접속된 비트 라인을 통해 전송된다. 이러한 경우, 전원 공급장치에 의해 셀로 인가된 전하가 항상 최대가 되기 때문에 기입 과정에서 어떠한 문제도 존재하지 않는다. 독출 과정에 있어서, 셀은 비트 라인에 접속된다. 결과적으로 단지 이러한 비트 라인 상에서의 전하는 변화한다. 센스 앰프(nSV 및 pSV)의 활성화는 전하의 변화가 1 또는 제로가 식별될 수 있도록 증폭되도록 한다. 워드 라인이 활성화되면, 이러한 워드 라인의 모든 셀은 관련 비트 라인에 접속된다. 결과적으로, 비트 라인 상의 전압은 셀에서 비트 라인 상으로 흐르는 전하에 의해 영향을 받는다. 비트 라인 전압에 대한 영향은 셀과 비트 라인 사이의 캐패시턴스 비율(약 1 : 5)에 따라 매우 작다. 기생(BL-BL) 캐패시턴스(BK0, BK1, BK2, BK3, BK4, BK5, BK6, BK7)가 모든 비트 라인 사이에 존재한다.
자세하게, 독출 동작은 다음과 같다. 프리챠지 시간 동안, 비트 라인은 정해진 전압, 예를 들어 VDD = 3.6V까지 프리챠지된다. 이후, 워드 라인, 예를 들어 워드 라인(WL0)은 독출 과정 동안 활성화된다. 셀(CZ0, CZ1, CZ2, CZ3) 모두가 제로를 포함한다고 가정하자. 제로에 대한 정상 전압은 예를 들어 1.2V이며, 1에 대한 일반적인 전압은 3.6V이며; 기준 셀(RFZ)의 전압은 약 2.6V이다. 셀(CZ2)이 약한 셀이라고 가정하여, 예를 들어 높은 누설 전류에 기인하여 2.2V의 제로 전압을 가지게 된다고 가정하자(다른 가정이 주어지면, 셀(CZ2)의 캐패시턴스는 예를 들어 평균 셀 캐패시턴스보다 약간 작다. 이같은 가정은 유사한 결과를 생성한다.). 도 4는 정상 제로(1.2V)의 평가 시뮬레이션을 도시하며, 도 5는 셀(CZ2)의 약한 제로(2.2V)의 평가 시뮬레이션을 도시한다. 시간의 함수로서 전압의 프로파일(V)이 각각 도시된다. 곡선(A)은 평가를 시작하는 신호(SETN)의 전압 프로파일을 도시한다. 곡선(B)은 정상 제로(1.2V)가 저장되는 셀에 접속된 비트 라인(BT0, BT1, BT3)의 전압 프로파일을 도시한다. 곡선(C)은 기준 셀(RFZ0, RFZ1, RFZ3)에 접속된 비트 라인(BC0, BC1, BC3)(2.2V)의 전압 프로파일을 도시한다. 도 5에 있어서, 곡선(D)은 약한 제로(2.2V)가 저장된 셀(CZ2)에 접속된 비트 라인(BT2)의 전압 프로파일을 도시한다. 기준 셀(RFZ2)의 전압이 0.4V 크게(2.6V)될지라도 비트 라인(BT2)이 계산동안 3.6V까지 높이 상승하기 때문에, 셀(CZ2)의 약한 제로가 부정확하게 계산되는 것이 도 5에 따른 시뮬레이션으로부터 명백해진다. 이러한 부정확한 계산에 대한 원인은 기생(BL-BL) 캐패시턴스(BK)에 있다. 도 5에 따라, 평가 동안에 비트 라인(BT3)은 기생(BL-BL) 캐패시턴스(BK5)를 통해 비트 라인(BC2)에 소정 범위까지 의존한다. 결과적으로, 음의 전압은 비트 라인(BC2)상에 커플링되어, BC2의 전압이 BT2의 전압 아래로 강하하도록 하여, 궁극적으로 부정확한 평가를 생성한다.
지금까지의 많은 설계에 있어서, 셀 신호(감지)를 인접한 비트 라인에 부가하는 동안에 용량성 커플링에 의해 생성된 간섭은 허용되었다. 그러나, 이러한 설계는 큰 셀 용량을 요구한다. 다른 디자인은 소위 트위스트된 비트라인을 사용하지만 그것들은 값비싼 칩 영역을 차지한다.
이에 따라, 본 발명은 셀 용량을 증가시키거나, 부가적인 칩 영역을 요구하는 특별하게 배열된 비트 라인을 사용하지 않고, 약한 메모리 셀에 대해서도 안정적인 평가가 가능하게 되는 취지로 일반적인 타입의 회로를 향상시키기 위한 목적에 기초한다.
도 1은 메모리 셀의 내용을 평가하는 본 발명의 회로를 가지는 동기식 DRAM 반도체 메모리 장치의 셀 어레이를 상세하게 도시한 것이다.
도 2는 도 1에 도시된 본 발명에 따른 회로 장치를 사용하여 약한 제로를 독출하는 동안에 시간에 따른 전압 프로파일을 도시한다.
도 3은 종래의 DRAM 반도체 메모리 장치의 셀 어레이를 상세하게 도시한다.
도 4는 정상 제로의 평가 시뮬레이션을 도시한다.
도 5는 종래의 회로 장치에 의해 약한 제로를 평가하는 시뮬레이션을 도시한다.
도면의 주요부분에 대한 부호의 설명
CK0, CK1, CK2, CK3 : 셀 캐패시터CZ0, CZ1, CZ2, CZ3 : 메모리 셀
CT : 선택 트랜지스터 BT0, BT1, BT2, BT3 : 실제 비트 라인
BC0, BC1, BC2, BC3 : 상보 비트 라인
pSV, nSV : 센스 앰프 ST, SC : 전류 보상 엘리먼트
상기 목적은 청구항 1 항에 따른 회로 장치, 즉 비트 라인(BT,BC) 및 워드라인(WL)을 따라 배열된 집적 반도체 메모리의 메모리 셀(CZ)에 대하여, 전류 보상 엘리먼트(ST,SC)를 인접한 비트 라인(BT,BC) 사이에 접속하여 메모리 셀의 데이터 내용을 판별하기 위한 회로 장치에 의해 달성된다.
본 발명에 따라, 전류 보상 엘리먼트가 인접한 비트 라인 사이에 접속되며, 적절한 메모리 셀의 데이터 내용으로서 매우 약한 제로 또는 매우 약한 1이 상기 회로에 의해 디지털 제로 또는 1로 평가되도록 설계 및/또는 배열 및/또는 제어 신호(BEWCOMP)에 의해 제어되고 이에 따라 상기와 같이 평가되도록 전류 보상 엘리먼트를 통해 흐르는 보상 전류가 설정된다.
이러한 경우, 전류 보상 엘리먼트가 특히 제어 가능한 스위치에 의해, 바람직하게는 상보형 트랜지스터에 의해 형성되며, 상기 트랜지스터의 전극 단자(드레인 및 소오스)가 개별적으로 실제 비트 라인(또는 상보 비트 라인) 및 인접한 실제 비트 라인(또는 인접한 상보 비트 라인)에 접속되는 것을 정확하게 하도록 상기 트랜지스터의 전극 단자(드레인 및 소오스)는 바로 인접한 비트 라인에 접속되며, 상기 트랜지스터의 제어 단자(게이트)는 그것에 인가된 보상 제어 신호를 갖는다. 본 발명의 원칙에 따라, 전류 보상 엘리먼트는 전류 보상이 비트 라인에 대한 모든 가능한 비트 패턴에 대하여 양호한 결과를 형성하도록 설정된다.
본 발명의 유용한 개선점은 종속항에서 나타난다.
본 발명의 상기 기술들은 도면을 참조한 아래와 같은 상세한 설명을 고려하여 쉽게 이해될 수 있다.
도 1에서 도시된 본 발명에 따른 회로 장치에 대한 실시예에 있어서, 동일한 부호는 도 3 과 일치하여 설명된 회로에서와 같이 동일한 부품을 나타내며, 따라서 반복된 설명은 피하도록 한다. 도 3에 따른 장치에 반하여, 본 발명의 본질에 있어서, 도 1에 따른 회로 장치는 인접한 비트 라인들 사이에 각각 결합된 전류 보상 엘리먼트(ST, SC)를 가진다. 상세하게, 연속되고 인접한 비트 라인(BT0, BT1, BT2, BT3)에 각각 접속된 실제 전류 보상 엘리먼트는 n-채널 강화 모드 MOSFET 트랜지스터(ST0, ST1, ST2, ST3)의 형태로 제공되며, 상기 트랜지스터의 드레인 단자(Dr)는 한쪽의 관련된 실제 비트 라인(BT 등)에 접속되고, 트랜지스터의 소오스 단자(So)는 한쪽의 연속한 실제 비트 라인(BT1 등)에 접속되며, 트랜지스터의 게이트 단자(Ga)는 그들에 인가된 제어 신호(BEWCOMP)를 가진다. 게다가, 상보적 전류 보상 엘리먼트는 n-채널 강화 모드 MOSFET트랜지스터(SC0,SC1,SC2,SC3)의 형태로 제공되며, 상기 트랜지스터의 드레인 단자(Dr)는 한쪽의 관련된 비트 라인(BC0 등)에 접속되며, 트랜지스터의 소오스 단자(So)는 한쪽의 바로 연속한 비트 라인(BC1 등)에 접속되고, 트랜지스터의 게이트 단자(Ga)는 유사하게 그들에 인가된 동일한 제어 신호(BEWCOMP)를 구비한다. n-채널 강화 모드 MOSFET 트랜지스터(ST 및 SC)는 각각 약 0.6V의 문턱 전압을 가진다.
본 발명에 따른 도 1에 도시된 것 바와 같은 회로 장치의 동작 방법은 도 2와 동일하게 약한 제로의 평가를 개략적으로 설명하는 데에서 나타난다. 곡선(A)은 신호(SETN)의 전압 프로파일을 나타내며, 곡선(C)은 비트 라인(BC2)상에서 측정된 전압 프로파일을 나타내고, 곡선(D)은 약한 제로(2.2V)가 저장된 메모리 셀(CZ2)에 접속된 비트 라인(BT2)의 전압 프로파일을 나타내며, 곡선(E)은 제어 신호(BEWCOMP)의 전압 프로파일을 나타낸다. 도 2에서 명백하여진 것과 같이, 메모리 셀(CZ2)의 약한 제로(2.2V 셀 전압)가 정확하게 평가되며, 즉 비트 라인(BT2)은 0V가 된다. 평가 동안에 비트 라인(BT3)은 기생 BL-BL 캐패시턴스(BK5)를 통해 비트 라인(BC2)에 의존한다. 그러나, 본 발명에 따른 회로 장치에 있어서, 비트 라인(BT3)은 n-채널 강화 모드 MOSFET 트랜지스터(ST2)를 통해 비트 라인(BT2)에 의존하며, 즉 신호(SETN)의 전압이 제로가 되는 반면에 보상 전류는 비트 라인(BT2)으로부터 비트 라인(BT3)으로 흐른다. 게다가, 대략적으로 동일한 크기를 가지는 보상 전류가 BT2에서 BT1으로 MOSFET 트랜지스터(ST1)를 통해 흐른다. 또한 두 개의 작은 보상 전류도 역시 BC3에서 BC2로 흐르고 BC1 에서 BC2로 흐른다. 이러한 보상 전류는, 예를 들어 2.6V의 기준 셀 전압이 주어진 경우에 2.2V 셀 전압의 매우 약한 제로가 실제적으로 제로로 식별되도록, 트랜지스터(ST1,SC1,ST2,SC2)의 파라메터에 의해 또는 제어 신호(BEWCOMP)의 전압 프로파일에 의해 설정된다. 과도 보상의 경우, 즉 트랜지스터가 너무 크게 선택되는 경우, 약한 1(2.7V의 셀 전압)은 제로로 평가된다. 트랜지스터(ST1, SC1, ST2, SC2)는 단락 회로 전류를 방지하기 위해, 신호(SETN)가 0V의 전압에 도달하자마자 신호(BEWCOMP)에 의해 스위치 오프된다. 반면에, 비트 라인이 0.6V 이상 정도 공급 전압 값(VDD)보다 낮게 강하한 후에 트랜지스터(ST2)가 바로 도전되기 때문에, 제어 신호(BEWCOMP)의 상승 에지(1)는 시간에 대해 중요하지 않다.
상기 설명된 전압 보상은 비트 라인 상의 모든 가능한 비트 패턴에 대하여 양호한 결과를 생성한다.
이러한 경우, 표 1에서 사용된 것과 같은 0, 0, ½, 1, 1은 다음을 나타낸다.
0은 제로를 포함하는 셀이 적절한 한쪽의 비트 라인에 접속된 것을 의미하며,
0은 약한 제로를 포함하는 셀이 적절한 한쪽의 비트 라인(BT2)에 접속된 것을 의미하며,
½은 기준 셀이 적절한 비트 라인에 접속된 것을 의미하며,
1은 1을 포함하는 셀이 적절한 한쪽의 비트 라인에 접속된 것을 의미하며,
1은 약한 1을 포함하는 셀이 적절한 한쪽의 비트 라인(BT2)에 접속된 것을 의미한다.
표 1에 따른 비트 패턴 1.은 도 1에 따른 회로에 의해 용량성 BL-BL 간섭이 보상하는 위에서 광범위하게 고찰된 경우에 해당한다. 비트 패턴 2.의 경우, 비트 라인(2)상의 용량성 BL-BL 간섭은, BT3로부터의 BC2상의 간섭이 BC1으로부터 BT2상의 간섭과 동일하기 때문에(BT3 및 BC1은 제로가 된다) 중화된다. 여기에서 트랜지스터(ST1, SC1, ST2, SC2)를 통한 보상 전류는 유사하게 중화된다. 비트 패턴 3.의 경우, 비트 라인(2)상의 용량성 BL-BL 간섭은 유사하게 중화되거나, 또는 대략적으로 제로가 된다(BT3 및 BC1은 1로 유지된다). 트랜지스터(ST1, SC1, ST2, SC2)를 통한 보상 전류는 유사하게 다시 중화된다. 비트 패턴 4.에 있어서, 트랜지스터(ST1, SC1, ST2, SC2)를 통한 보상 전류가 그릇된 방향으로 동작하더라도, 이러한 결과로서, 이것은, 단지 이러한 경우 BC1에서 BT2로의 양의 용량성 BL-BL 커플링이 보상(BC1은 제로가 되고 이에 따라 BT2상의 약한 제로는 기생 BL-BL 캐패시턴스에 의해 지지된다)되기 때문에, 간섭 효과를 가지지 않는다. 유사한 코릴레이션이 비트 패턴 5. 내지 패턴 8.에 적용된다. 따라서, 도 1에 따른 회로 장치는 평가 동안에, 각각의 비트 라인에서 다음 비트 라인으로의 보상 전류에 의해 인접한 비트 라인 사이의 용량성 커플링을 보상한다.
본 발명의 내용에서, 제어 신호(BEWCOMP)로 개조된 신호 프로파일과 함께, 전류 보상을 위한 n-채널 강화 모드 트랜지스터보다는 다른 트랜지스터, 예를 들어 p-채널 강화 모드 트랜지스터를 사용하는 것도 동등하게 가능하다.
매우 약한 제로( 2.5V 또는 미만의 셀 전압)도 본 발명에 의해 정확하게 평가된다. 약한 1에도 동일하게 적용된다. 셀 전압 이득은 약 0.4V 이다. 강한 제로(I.2V)와 기준 셀 전압(2.6V) 사이의 전압 차는 1.4V이다. 이것중 단지 0.9V만이 도 3에 따른 장치에 (도 3에 따른 회로의 경우 2.2V의 셀 전압에서 제로는 이미 작동하지 않는다)유용하다. 반면에, 도 1에 도시된 본 발명에 따른 회로는 유용 전압 범위가 1.3V까지 증가되도록 하며; 제로는 2.5V에서도 정확하게 평가된다. 유용 데이터 범위는 약 44%정도 증가하며, 이러한 값은 기생 BL-BL 캐패시턴스의 크기 및 기생 비트 라인 캐패시턴스의 크기에 의존한다. 비트 라인 캐패시턴스에 대한 기생 BL-BL 캐패시턴스의 비율이 증가할수록, 전압 보상에 의해 얻어질 수 있는 평가가 크게 향상된다.
게다가, 본 발명은 셀을 독출하는 동안에 형성되는 비트 라인 사이의 용량성 간섭을 보상하는 것에 대한 가능성을 열었으며, 이러한 경우, 제어 신호(BEWCOMP)의 전압 프로파일은 이러한 목적을 위해 약간 변화될 것이다.
도 1에 도시된 실시예에 있어서, 각각의 비트 라인은 기준 셀(RFZ)에 할당되어, 예를 들어 256개의 워드 라인(WL0 내지 WL255)의 그룹에 대하여 각각 정확하게 된다. 이러한 기준 셀은 원래 공지된 방식으로 센스 앰프에 의한 독출 동안에 평균 기준 전압을 설정하도록 동작한다. 적합하다면 비트 라인이 어레이 전압의 절반(VDD/2)까지 프리챠지되고 그에 따라 어떠한 기준 셀도 요구되지 않은 디자인으로 약간 수정되는 장치에서도 본 발명에 따른 전압 보상 회로가 역시 사용될 수 있다. 추가의 장점으로써, 셀 캐패시턴스는 본 발명에 따른 전압 보상 장치의 응용으로 감소될 수 있으며; 대안적으로, 무변화 셀 캐패시턴스가 제공되어 향상된 유지 시간이 얻어질 수 있다.
비트 라인 및 워드 라인을 따라 배열된 상기 메모리 셀에 대하여, 매우 약한 제로 또는 매우 약한 1의 메모리 셀의 데이터 내용이 정확한 디지털 제로 또는 1로서 평가되도록 전류 보상 엘리먼트(ST,SC)를 인접한 비트 라인(BT,BC) 사이에 접속하므로써, 약한 메모리 셀의 안정적인 평가를 수행할 수 있다.

Claims (8)

  1. 비트 라인(BT,BC) 및 워드라인(WL)을 따라 배열된 집적 반도체 메모리의 메모리 셀(CZ)의 데이터 내용을 판별하기 위한 회로에 있어서,
    전류 보상 엘리먼트(ST,SC)는 인접한 비트 라인(BT,BC) 사이에 접속되는 것을 특징으로 하는 회로.
  2. 제 1 항에 있어서, 상기 전류 보상 엘리먼트(ST,SC)는 제어 신호(BEWCOMP)에 의해 제어되는 스위치로 형성되는 것을 특징으로 하는 회로.
  3. 제 1 항 또는 제 2 항에 있어서, 적절한 메모리 셀(CZ)의 데이터 내용으로 매우 약한 제로 또는 매우 약한 1이 상기 회로에 의해 디지털 제로 또는 1로서 평가되도록, 상기 전류 보상 엘리먼트(ST,SC)는 설계, 배열 또는 제어 신호(BEWCOMP)에 의해 제어되어, 상기 전류 보상 엘리먼트(ST, SC)를 통해 흐르는 보상 전류가 설정되는 것을 특징으로 하는 회로.
  4. 제 1 항에 있어서, 각각의 비트 라인은 센스 앰프(pSV, nSV)와 접속된 상보적인 비트 라인(BT, BC)의 쌍으로 이루진 것을 특징으로 하는 회로.
  5. 제 1 항에 있어서, 각각의 메모리 셀(CZ)은 셀 캐패시터(CK) 및 상기 셀 캐패시터에 할당된 선택 트랜지스터(CT)를 구비하며, 상기 트랜지스터의 전극 단자(드레인 및 소오스)는 각각 한쪽의 비트 라인(BT,BC)에 접속되고 상기 트랜지스터의 제어 단자(게이트)는 워드 라인(WL)에 접속되는 것을 특징으로 하는 회로.
  6. 제 1 항에 있어서, 상기 센스 앰프(pSV,nSV)는 p-채널 센스 앰프 및 n-채널 센스 앰프를 포함하는 것을 특징으로 하는 회로.
  7. 제 1 항에 있어서, 상기 전류 보상 엘리먼트(ST, SC)는 비트 라인쌍 중 한쪽의 비트 라인에 선택적으로 접속되는 것을 특징으로 하는 회로.
  8. 제 1 항에 있어서, 상기 전류 보상 엘리먼트(ST, SC)는 단일의 제어 신호(BEWCOMP)에 의해 제어되는 것을 특징으로 하는 회로.
KR1019980032823A 1997-08-13 1998-08-13 메모리 셀의 데이터 내용을 평가하기 위한 회로 KR19990023561A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19735136.0 1997-08-13
DE19735136A DE19735136C1 (de) 1997-08-13 1997-08-13 Schaltungsanordnung für die Bewertung des Dateninhalts von Speicherzellen

Publications (1)

Publication Number Publication Date
KR19990023561A true KR19990023561A (ko) 1999-03-25

Family

ID=7838888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032823A KR19990023561A (ko) 1997-08-13 1998-08-13 메모리 셀의 데이터 내용을 평가하기 위한 회로

Country Status (6)

Country Link
EP (1) EP0897180A3 (ko)
JP (1) JPH11134861A (ko)
KR (1) KR19990023561A (ko)
CN (1) CN1211795A (ko)
DE (1) DE19735136C1 (ko)
TW (1) TW397993B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307768B1 (en) * 2000-12-28 2001-10-23 Infineon Technologies Richmond, Lp Bitline twist with equalizer function
KR20210008195A (ko) * 2019-07-10 2021-01-21 삼성전자주식회사 메모리 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961166A (en) * 1984-05-07 1990-10-02 Hitachi, Ltd. Dynamic RAM having a full size dummy cell
US5010523A (en) * 1989-03-06 1991-04-23 Matsushita Electric Industrial Co., Ltd. Sensing circuit for a dynamic random access memory
JPH0460984A (ja) * 1990-06-25 1992-02-26 Matsushita Electron Corp 半導体記憶装置
JP2719237B2 (ja) * 1990-12-20 1998-02-25 シャープ株式会社 ダイナミック型半導体記憶装置
US5729493A (en) * 1996-08-23 1998-03-17 Motorola Inc. Memory suitable for operation at low power supply voltages and sense amplifier therefor

Also Published As

Publication number Publication date
JPH11134861A (ja) 1999-05-21
CN1211795A (zh) 1999-03-24
EP0897180A3 (de) 1999-08-11
EP0897180A2 (de) 1999-02-17
DE19735136C1 (de) 1998-10-01
TW397993B (en) 2000-07-11

Similar Documents

Publication Publication Date Title
KR100233387B1 (ko) 기준전위발생장치 및 그것을 구비한 반도체메모리장치
KR100384804B1 (ko) 데이터 전송 회로
JP5106760B2 (ja) プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法
US7209399B2 (en) Circuit and method of driving bitlines of integrated circuit memory using improved precharge scheme and sense-amplification scheme
US5523977A (en) Testing semiconductor memory device having test circuit
US6438049B1 (en) Variable equilibrate voltage circuit for paired digit lines
TW411466B (en) Ferroelectric memory device with a high-speed read circuit
JP3636991B2 (ja) 集積メモリおよび該集積メモリの参照ビット線上に参照電圧を発生させる方法
KR100275107B1 (ko) 강유전체메모리장치및그구동방법
KR100272903B1 (ko) 반도체 기억 장치
US6188608B1 (en) Nonvolatile semiconductor memory device
US8054697B2 (en) Semiconductor storage device including a lever shift unit that shifts level of potential of bit line pair
KR100303874B1 (ko) 메모리셀의데이터내용을평가하기위한회로
KR910002500B1 (ko) 감지동작 타이밍 검출회로를 구비한 반도체 메모리장치
KR19990023561A (ko) 메모리 셀의 데이터 내용을 평가하기 위한 회로
EP1091359B1 (en) Nonvolatile semiconductor memory
KR100699875B1 (ko) 센스앰프 구조를 개선한 반도체 메모리 장치
US6975530B2 (en) Memory device comprising hysteretic capacitance means
US6310810B1 (en) High-speed sense amplifier
JPH01150300A (ja) 半導体記憶装置
JP3824370B2 (ja) 半導体装置
US20240105253A1 (en) Sense amplifier circuit and semiconductor memory device
KR100363104B1 (ko) 강유전체 기억소자의 셀 구조
KR910007149Y1 (ko) 다이나믹형 메모리의 비트선프리챠지회로
KR19980037918A (ko) 불휘발성 반도체 메모리 장치의 비트라인 감지증폭

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application