KR19990016377A - 테스트 데이터의 시퀀싱 방법 - Google Patents

Abstract

본 발명의 테스트 데이터의 시퀀싱 방법은, 테스트 벡터들 중에서 서로 중복되지 않는 유니크 벡터들을 찾는 단계를 포함한다. 그리고 유니크 벡터들의 어드레스들을 순차적으로 기록한다. 기록된 어드레스들 중에서 서로 인접된 쌍들이 있으면, 그중에서 가장 자주 사용될 쌍의 어드레스들을 제1 및 제2 순위 어드레스로 설정한다. 또한, 제2 순위 어드레스와 인접된 어드레스들이 있으면, 그중에서 사용될 횟수가 많은 어드레스부터 우선 순위를 설정한다.

Description

테스트 데이터의 시퀀싱 방법

본 발명은 PCB(Printed Circuit Board)의 전기적 기능을 검사하는 데 사용되는 테스트 데이터의 시퀀싱(sequencing) 방법에 관한 것이다.

PCB에는 각종 디지털 IC(Integrated Circuit)들이 실장되어 있다. 이와 같은 PCB의 전기적 기능을 검사하는 장치는, 전체적 검사 장치(Functional tester)와 부분적 검사 장치(In-circuit tester)로 대별된다. 전체적 검사 장치는, PCB 자체에 테스트 데이터를 입력하여 그 출력 데이터를 기준 데이터와 비교한 후, PCB의 양/불량을 판정하는 방식이다. 부분적 검사 장치는, PCB 내의 특정 IC에 테스트 데이터를 입력하여 그 출력 데이터를 기준 데이터와 비교한 후, PCB의 양/불량을 판정하는 방식이다. 도 1을 참조하면, PCB 검사 장치들은 출력 버퍼들(111, 112)과 입력 버퍼들(113, 114)을 갖추고 있다. 출력 버퍼들(111, 112)은, 해당되는 디지털 IC(101)의 입력 핀들에 신호를 인가하기 위하여 마련된다. 입력 버퍼들(113, 114)은, 해당되는 디지털 IC(101)의 출력 핀들로부터의 데이터를 입력받기 위하여 마련된다.

최근 반도체 제조 기술의 발달로 인하여, 매우 복잡한 기능들을 가진 IC 예를 들어, LSI(Large Scaled Integrated circuit), 또는 VLSI(Very Large Scaled Integrated circuit) 등이 상용화되고 있다. 이와 같은 IC들은, 그 집적도가 매우 높음에 따라 많은 수의 입출력 핀들을 가지고 있다. 또한, 이들의 전기적 기능을 검사하려면, 매우 길고 복잡한 테스트 데이터를 인가해야 한다. 이와 같은 테스트 데이터는 행렬의 구조로 표현될 수 있다.

도 2를 참조하면, 각 행은 검사될 IC의 각 입력 핀에 순차적으로 인가될 직렬 데이터, 그리고 각 열(21)은 클럭 주기 별로 IC의 각 핀에 동시에 입력되는 데이터에 해당된다. 이와 같이 클럭 주기 별로 각 핀에 동시에 입력되는 데이터(21)를 테스트 벡터(test vector)라 한다. 따라서, 테스트 데이터는 일련의 테스트 벡터들이라 정의할 수 있다.

상기와 같은 PCB의 검사 방법에 있어서, 종래에는, 검사될 IC의 각 입력 핀에 상응하는 핀 램(Pin RAM)에 모두 저장한 후 순차적으로 출력하도록 되어 있다. 이에 따라, 핀 램들의 용량이 커져서 복잡한 하드웨어가 필요하게 된다.

본 발명의 목적은, PCB 검사용 테스트 데이터의 압축을 효율적으로 실행할 수 있는 테스트 데이터의 시퀀싱 방법을 제공하는 것이다.

도 1은 일반적인 디지털 IC의 검사 방식을 예시한 블록도이다.

도 2는 도 1의 검사 방식에 따른 테스트 데이터의 구조를 예시한 도면이다.

도 3은 본 발명에 따른 시퀀서 램 및 핀 램의 구조를 예시한 도면이다.

도 4는 도 3의 각 시퀀서 램에 저장될 데이터를 구하기 위한 전체적 시퀀싱 알고리듬의 흐름도이다.

도면의 주요 부분에 대한 부호의 설명

111, 112...출력 버퍼, 113, 114...입력 버퍼,

101...디지털 IC, 21...테스트 벡터,

31...시퀀서 램, 32...핀 램.

상기 목적을 이루기 위한 본 발명의 테스트 데이터의 시퀀싱 방법은, (11) 테스트 벡터들 중에서 서로 중복되지 않는 유니크 벡터들을 찾는 단계;를 포함한다. 그리고 (12) 상기 유니크 벡터들의 어드레스들을 순차적으로 기록한다. (13) 상기 어드레스들 중에서 서로 인접된 쌍들이 있으면, 그중에서 가장 자주 사용될 쌍의 어드레스들을 제1 및 제2 순위 어드레스로 설정한다. 또한, (14) 상기 제2 순위 어드레스와 인접된 어드레스들이 있으면, 그중에서 사용될 횟수가 많은 어드레스부터 우선 순위를 설정하는 단계;를 포함한다.

상기 유니크 벡터들의 어드레스들 중에서 사용될 횟수가 많은 어드레스들 및 그 인접된 어드레스들에 따라 출력 시퀀스 프로그램이 최소화되므로, PCB 검사용 테스트 데이터의 압축을 효율적으로 실행할 수 있다.

바람직하게는, 상기 제2 순위 어드레스와 인접된 어드레스들이 없으면, 임의의 어드레스를 제3 순위 어드레스로 설정한 후, 상기 (13) 및 (15) 단계들을 반복 수행하는 단계;를 더 포함한다.

이하 본 발명의 바람직한 실시예를 상세히 설명한다.

도 3에는 본 발명에 따른 시퀀서 램(31) 및 핀 램(32)의 구조가 도시되어 있다. 핀 램(32)에는 해당되는 핀에 입력될 직렬 데이터가 중복되지 않도록 저장되어 있다. 시퀀서 램(31)에는 전체적인 시퀀스 프로그램에 따라 핀 램(32)에서 출력될 데이터의 시퀀스가 저장되어 있다. 도면을 참조하면, 시퀀서 램(31)에 저장된 (200, 12)의 의미는, 핀 램(32)의 200 번지부터 12 개의 순차적 번지의 직렬 데이터를 출력하라는 의미이다. 이에 따라, 핀 램(32)의 200 번지부터 211 번지까지의 직렬 데이터가 순차적으로 출력된다. 시퀀서 램(31)에 저장된 (450, 5)의 의미는, 450 번지의 직렬 데이터를 5회 출력하라는 의미이다. 예를 들어, 450 번지의 직렬 데이터가 0110110101인 경우, 0110110101 0110110101 0110110101 0110110101 0110110101의 데이터가 출력된다. 시퀀서 램(31)에 저장된 (140, 8)의 의미는, 핀 램(32)의 140 번지부터 8 개의 순차적 번지의 직렬 데이터를 출력하라는 의미이다. 이에 따라, 핀 램(32)의 140 번지부터 147 번지까지의 직렬 데이터가 순차적으로 출력된다.

상기와 같이 시퀀서 램(31) 및 핀 램(32)의 압축 구조를 이용하면, 핀 램(32)의 용량을 최소화할 수 있다. 여기서 전체적인 시퀀스 프로그램의 효율성에 따라 검사 속도 및 시퀀서 램(31)의 용량이 좌우된다. 도 4를 참조하여, 테스트 데이터를 효율적으로 시퀀싱하는 알고리듬(algorithm)을 설명한다.

먼저 테스트 벡터(도 2의 21)들중에서 서로 같지 않은 유니크 벡터들을 찾는다(단계 411). 다음에 각 유니크 벡터(21)의 어드레스들을 원소로 하는 집합 A를 구한다(단계 412). 다음에 유니크 벡터(21)들의 어드레스들을 순차적으로 기록한다(단계 413). 다음에 유니크 벡터(21)들의 어드레스들 중에서 서로 인접된 쌍 Adj(i,j)들이 있는지를 확인한다(단계 414). 유니크 벡터(21)들의 어드레스들 중에서 서로 인접된 쌍 Adj(i,j)들이 없으면, 기록된 어드레스들의 순서에 따라 출력 시퀀스 Seq(1) ~ Seq(k)를 설정한다(단계 418). 여기서 k는 시퀀스의 각 단계를 나타내는 변수이다. 유니크 벡터(21)들의 어드레스들 중에서 서로 인접된 쌍 Adj(i,j)들이 있으면, 시퀀스 변수 k를 '1'로 설정한 후(단계 415), 서로 인접된 쌍 Adj(i,j)들 중에서 가장 자주 사용될 쌍 Adf(i,j)를 구한다(단계 416). 가장 자주 사용될 쌍 Adf(i,j)의 어드레스들 i, j를 제1 및 제2 순위 어드레스로 설정하고, Seq(k+1)의 어드레스를 b로 설정한 후, (i,j)를 집합 A에서 삭제한다(단계 417). 단계 417에서 Seq(k)는 Seq(1), 그리고 Seq(k+1)은 Seq(2)이다. 이에 따라, Seq(k) = i 및 Seq(k+1) = j를 실행하면, 가장 자주 사용될 쌍 Adf(i,j)의 어드레스들 i, j가 제1 및 제2 순위 어드레스로 설정된다. 또한, b = Seq(k+1)을 실행하면, 매개 변수 b의 값은 Seq(2)로 설정된 어드레스가 된다.

상기 단계 417에서 (i,j)를 집합 A에서 삭제함에 따라, 집합 A가 공집합인지를 확인한다(단계 419). 집합 A가 공집합이면, 출력 시퀀스 Seq(1) ~ Seq(k)를 설정한다(단계 420). 집합 A가 공집합이 아니면, 시퀀스 변수 k에 2를 더하여 저장한다. 즉, k = k+2를 실행한다(단계 421). 다음에 집합 A의 잔여 원소들 중에서 상기 매개 변수 b의 값과 인접된 원소들이 있는지를 확인한다. 즉, 매개 변수 b와 인접된 쌍 Adj(b,j)들이 있는지를 확인한다(단계 422). 인접된 쌍 Adj(b,j)가 있으면, 그중에서 가장 자주 사용될 쌍 Adf(b,j)를 구하여 Seq(k)를 어드레스 j로 설정한 후, 어드레스 j를 집합 A에서 삭제하고 시퀀스 변수 k에 1을 더하여 저장한다(단계 423). 상기 단계 423이 실행되면 상기 단계 419부터 반복 수행된다.

인접된 쌍 Adj(b,j)가 없으면, 집합 A의 잔여 원소들 중에서 임의의 인접된 쌍 Adj(i,j)가 있는지를 확인한다(단계 424). 인접된 쌍 Adj(i,j)가 있으면, 그중에서 가장 자주 사용될 쌍 Adf(i,j)를 구하여, Seq(k)와 Seq(k+1)을 어드레스 i, j로 설정한 후, 어드레스 i, j를 집합 A에서 삭제하고 시퀀스 변수 k에 2를 더하여 저장한다(단계 425). 상기 단계 425가 실행되면 상기 단계 419부터 반복 수행된다.

인접된 쌍 Adj(i,j)가 없으면, 임의의 어드레스를 j에 할당하여 Seq(k)를 어드레스 j로 설정한 후, j를 집합 A에서 삭제하고 시퀀스 변수 k에 1을 더하여 저장한다(단계 426). 상기 단계 426이 실행되면 상기 단계 419부터 반복 수행된다.

이상 설명된 바와 같이, 본 발명에 따른 테스트 데이터의 시퀀싱 방법에 의하면, 상기 유니크 벡터들의 어드레스들 중에서 사용될 횟수가 많은 어드레스들 및 그 인접된 어드레스들에 따라 출력 시퀀스 프로그램이 최소화되므로, PCB 검사용 테스트 데이터의 압축을 효율적으로 실행할 수 있다. 이에 따라, PCB 검사 장치의 하드웨어가 단순해질 뿐만 아니라, 그 처리 속도를 향상시킬 수 있다.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.

Claims (2)

1. (11) 테스트 벡터들 중에서 서로 중복되지 않는 유니크 벡터들을 찾는 단계; (12) 상기 유니크 벡터들의 어드레스들을 순차적으로 기록하는 단계; (13) 상기 어드레스들 중에서 서로 인접된 쌍들이 있으면, 그중에서 가장 자주 사용될 쌍의 어드레스들을 제1 및 제2 순위 어드레스로 설정하는 단계; 및 (14) 상기 제2 순위 어드레스와 인접된 어드레스들이 있으면, 그중에서 사용될 횟수가 많은 어드레스부터 우선 순위를 설정하는 단계;를 포함하는 것을 특징으로 하는 테스트 데이터의 시퀀싱 방법.
2. 제1항에 있어서, 상기 제2 순위 어드레스와 인접된 어드레스들이 없으면, 임의의 어드레스를 제3 순위 어드레스로 설정한 후, 상기 (13) 및 (15) 단계들을 반복 수행하는 단계;를 더 포함하는 것을 특징으로 하는 테스트 데이터의 시퀀싱 방법.