KR19990014142A - Mos 기술로 제조되는 디지털 회로 - Google Patents
Mos 기술로 제조되는 디지털 회로 Download PDFInfo
- Publication number
- KR19990014142A KR19990014142A KR1019980029826A KR19980029826A KR19990014142A KR 19990014142 A KR19990014142 A KR 19990014142A KR 1019980029826 A KR1019980029826 A KR 1019980029826A KR 19980029826 A KR19980029826 A KR 19980029826A KR 19990014142 A KR19990014142 A KR 19990014142A
- Authority
- KR
- South Korea
- Prior art keywords
- strip line
- semiconductor body
- metal strip
- microwave
- dielectric layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Abstract
본 발명은, 반도체 바디(1)상에 하나의 유전체층(5)이 제공된, MOS 기술로 제조되는 디지털 회로에 관한 것이다. 신호를 이용하여 에너지를 전달하기 위해, 반도체 바디(1)상에는 금속 스트립 라인(3) 및 도펀트 웰(4)로 구성된 마이크로파 스트립 라인(2)이 배치된다.
Description
본 발명은, 반도체 바디상에 하나의 유전체층이 제공된, MOS 기술로 제조되는 디지털 회로에 관한 것이다.
공지된 바에 따르면, 디지털 회로는 빠른 속도를 얻기 위해 가능한 한 높은 주파수로 작동된다. 그러나 이러한 높은 주파수는 불가피하게 개별 라인과 소자들 사이에 커플링 및 노이즈 간섭을 야기시킨다. 상기와 같은 커플링 및 노이즈 간섭에 의해 야기된 반도체 바디내에서의 전압 변동은 반도체 바디내에 형성된 디지털 회로의 기능을 손상시킬 수 있다.
상기와 같은 장해들에 대항하기 위한 조치로서, 디지털 회로가 가능한 한 노이즈 간섭에 민감하지 않도록 상기 회로를 구성하는 것이 제안된다. 이러한 구성은, 예를 들어 정해진 간격 기준을 유지하면서 라인의 경로를 적절하게 설정하고 개별 소자들을 적절하게 배치함으로써 이루어질 수 있다. 그러나, 상기 구성 방식도 결국에는 스위칭 속도의 감소와 마찬가지로 디지털 회로의 동작 주파수를 감소시키는데, 이러한 동작 주파수의 감소도 역시 피해져야 한다.
본 발명의 목적은, 높은 동작 주파수로 작동됨에도 불구하고 실제로 커플링 및 노이즈 간섭을 나타내지 않는, MOS 기술로 제조되는 디지털 회로를 제공하는 것이다.
도 1은 본 발명에 따른 디지털 회로의 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 바디 2 : 마이크로파 스트립 라인
3 : 금속 스트립 라인 4 : 도펀트 웰
5 : 유전체층
b : 금속 스트립 라인의 폭 d : 금속 스트립 라인의 두께
d' : 유전체층의 두께
상기 목적은 서문에 언급된 방식의 디지털 회로에서 본 발명에 따라, 신호를 반도체 바디상에 전송하기 위해서 마이크로파 스트립 라인이 제공됨으로써 달성된다.
따라서 본 발명은 완전히 새로운 방식의 방법을 사용한다: 즉, 신호 전송을 위해서 통상의 금속 라인 대신에 마이크로파 스트립 라인을 사용하는 것이다. 그럼으로써, 신호 에너지가 더 이상 금속 라인상에서 전달되지 않고, 오히려 마이크로파 스트립 라인의 스트립 사이에 있는 전기장내에서 전달된다. 이것은 전기장이 완전히 마이크로파 스트립 라인의 스트립 사이에 존재한다는 것을 의미하기 때문에, 인접한 라인 및 소자들에 대해서 극도로 적은 커플링만이 형성되고 매우 적은 노이즈 간섭이 나타난다. 따라서, 신호를 높은 주파수로 전송하는 것이 가능해지며, 결과적으로 본 발명에 따른 디지털 회로는 매우 적은 커플링 및 노이즈 간섭을 나타내는 동시에 빠른 스위칭 속도를 나타낸다.
마이크로파 스트립 라인은 바람직하게, 유전체층상에 있는 하나의 금속 스트립 라인 및 도펀트 웰의 형태로 이루어진 다른 하나의 스트립 라인에 의해 반도체 바디의 금속 스트립 라인 하부 영역에 형성된다. 도펀트 웰 대신에 경우에 따라서는 제 2금속 라인을 사용할 수도 있다. 따라서, 마이크로파는 상기 금속 스트립 라인과 도펀트 웰 또는 제 2금속 스트립 사이 영역에서 전파된다.
도펀트 웰은 마이크로파 스트립 라인용 접지 콘택으로서 사용된다. 상기 도펀트 웰은 바람직하게 확산에 의해 반도체 바디내로 제공되고, 반도체 바디 보다 더 높게 도핑된다. 금속 스트립 라인의 재료로서는 예컨대 알루미늄이 적합하다.
스트립 라인의 두께 및 폭, 유전체층의 층두께 및 도펀트 웰의 도펀트 농도는 필요에 따라서 세팅될 수 있다. 세팅될 값은, 예를 들어 동작 주파수, 유전체층의 유전 상수 등과 같은 다수의 팩터에 의존한다.
본 발명에서 중요한 점은, MOS 기술로 제조되는 디지털 회로에 고주파수 기술로 제조되는 소자, 즉 특히 마이크로파 스트립 라인을 사용하는 것이 처음으로 실현 가능해졌다는 점이다.
본 발명은, 본 발명에 따른 디지털 회로의 실시예를 개략적으로 도시한 도면을 참조하여 하기에 자세히 설명된다.
예를 들어 실리콘으로 이루어진 반도체 바디(1)상에는 금속 스트립 라인(3) 및 도펀트 웰(4)로 구성된 마이크로파 스트립 라인(2)이 제공된다. 도펀트 웰(4)은 반도체 바디(1)의 금속 스트립 라인(3) 하부 영역에 배치되고, 확산에 의해 제조될 수 있다. 상기 금속 스트립 라인(3)의 재료로서는 예를 들어 알루미늄이 적합하다. 금속 스트립 라인(3)의 두께(d) 및 상기 라인의 폭(b)은 필요에 따라서 세팅된다.
금속 스트립 라인(3)과 도펀트 웰(4) 사이에는 예컨대 이산화 실리콘으로 이루어진 하나의 유전체층(5)이 있다. 상기 유전체층(5)의 층두께(d')도 마찬가지로 필요에 따라서 세팅된다.
이러한 방식으로, 금속 스트립 라인(3) 및 도펀트 웰(4)은 예컨대 하나의 M0-라인을 형성한다. 상기 라인은 금속 스트립 라인(3)과 도펀트 웰(4) 사이의 전기장내에서, 즉 금속 스트립 라인(3)과 도펀트 웰(4) 사이에 배치된 유전체층의 영역내에서 신호 에너지를 전달한다. 그럼으로써 전기장이 실제로 금속 스트립 라인(3)과 도펀트 웰(4)로 구성된 2개의 스트립 사이에 있게 됨으로써, 인접한 라인과 소자 사이의 커플링이 매우 적고, 그 결과 특히 높은 주파수가 전달될 수 있다.
마이크로파 스트립 라인(2)내로의 신호의 커플링 및 상기 마이크로파 스트립 라인(2)으로부터의 신호의 분리는 예를 들어 고주파수 트랜지스터에 의해 이루어질 수 있다.
또한, 도시된 실시예에서 도펀트 웰(4)은 마이크로파 스트립 라인(2)의 접지 콘택으로서 사용될 수 있다.
본 발명에 의해, 높은 동작 주파수로 작동됨에도 불구하고 실제로 커플링 및 노이즈 간섭을 나타내지 않는, MOS 기술로 제조되는 디지털 회로를 제공할 수 있게 되었다.
Claims (5)
- 반도체 바디(1)상에 하나의 유전체층(5)이 제공되고, 신호를 이용하여 반도체 바디(1)상에 에너지를 전달하기 위해 하나의 마이크로파 스트립 라인(2)이 제공된, MOS 기술로 제조되는 디지털 회로에 있어서,상기 마이크로파 스트립 라인(2)의 하나의 스트립은 유전체층(5)상에서 금속 스트립 라인(3)으로 구성되고, 다른 스트립은 반도체 바디(1)의 금속 스트립 라인(3) 하부 영역에서 도펀트 웰(4)로서 형성되는 것을 특징으로 하는 디지털 회로.
- 제 1항에 있어서,상기 도펀트 웰(4)은 마이크로파 스트립 라인(2)의 접지 콘택으로서 사용되는 것을 특징으로 하는 디지털 회로.
- 제 1항 또는 제 2항에 있어서,상기 도펀트 웰(4)은 확산에 의해 반도체 바디(1)내에 제공되고, 반도체 바디(1) 보다 더 높게 도핑되는 것을 특징으로 하는 디지털 회로.
- 제 1항 또는 제 2항에 있어서,상기 금속 스트립 라인은 알루미늄으로 이루어지는 것을 특징으로 하는 디지털 회로.
- 제 3항에 있어서,상기 금속 스트립 라인은 알루미늄으로 이루어지는 것을 특징으로 하는 디지털 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732177A DE19732177C2 (de) | 1997-07-25 | 1997-07-25 | Digitaler Schaltkreis in MOS-Technologie |
| DE19732177.1 | 1997-07-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990014142A true KR19990014142A (ko) | 1999-02-25 |
Family
ID=7836959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980029826A KR19990014142A (ko) | 1997-07-25 | 1998-07-24 | Mos 기술로 제조되는 디지털 회로 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0895289A3 (ko) |
| JP (1) | JPH11186507A (ko) |
| KR (1) | KR19990014142A (ko) |
| CN (1) | CN1212470A (ko) |
| DE (1) | DE19732177C2 (ko) |
| TW (1) | TW392321B (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61115338A (ja) * | 1984-11-10 | 1986-06-02 | Matsushita Electronics Corp | 半導体集積回路装置 |
| US5086329A (en) * | 1990-07-27 | 1992-02-04 | The United States Of America As Represented By The Secretary Of The Navy | Planar gallium arsenide NPNP microwave switch |
-
1997
- 1997-07-25 DE DE19732177A patent/DE19732177C2/de not_active Expired - Fee Related
-
1998
- 1998-07-13 TW TW087111305A patent/TW392321B/zh not_active IP Right Cessation
- 1998-07-14 EP EP98113094A patent/EP0895289A3/de not_active Withdrawn
- 1998-07-24 KR KR1019980029826A patent/KR19990014142A/ko not_active Application Discontinuation
- 1998-07-24 JP JP10209257A patent/JPH11186507A/ja not_active Withdrawn
- 1998-07-25 CN CN98117880A patent/CN1212470A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0895289A2 (de) | 1999-02-03 |
| CN1212470A (zh) | 1999-03-31 |
| TW392321B (en) | 2000-06-01 |
| DE19732177C2 (de) | 1999-06-10 |
| JPH11186507A (ja) | 1999-07-09 |
| EP0895289A3 (de) | 1999-09-15 |
| DE19732177A1 (de) | 1999-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7541649B2 (en) | Semiconductor device having SOI substrate | |
| KR960005987A (ko) | 신호 전파 손실을 저감하기 위한 마이크로파 집적회로 수동소자 구조체 및 방법 | |
| US5801418A (en) | High voltage power integrated circuit with level shift operation and without metal crossover | |
| US5679971A (en) | Semiconductor integrated circuit | |
| US6407429B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| KR100204986B1 (ko) | 집적 회로 및 집적 회로 제조 방법 | |
| KR910015044A (ko) | 전파지연시간제어저항에 의해 상호접속된 신호전송선쌍을 갖는 반도체집적회로 장치 | |
| GB2371921B (en) | Architecture for circuit connection of a vertical transistor | |
| KR100327434B1 (ko) | 반도체 소자의 구조 | |
| KR19990014142A (ko) | Mos 기술로 제조되는 디지털 회로 | |
| US3768044A (en) | Passive limiter for high-frequency waves | |
| KR100304751B1 (ko) | 상호접촉하여형성된n-형및p-형반도체도체영역을가진반도체집적회로장치 | |
| WO1997035345A1 (en) | Mosfet ic with on-chip protection against oxide damage caused by plasma-induced electrical charges | |
| EP0231049B1 (en) | Charge-coupled device | |
| KR100451764B1 (ko) | 전력 분배기로 사용하기 위한 반도체 장치 | |
| TW353191B (en) | Semiconductor device and process for producing the same | |
| KR980006467A (ko) | 고주파 반도체 장치 | |
| KR100344736B1 (ko) | 전계 효과 트랜지스터 구조체 및 제조 방법 | |
| US6445601B1 (en) | Electrostatic discharge protection circuit | |
| KR0171106B1 (ko) | 반도체 집적회로의 과전압보호회로부 | |
| US10014366B1 (en) | Tapered polysilicon gate layout for power handling improvement for radio frequency (RF) switch applications | |
| EP0245783A3 (en) | Insulation method for integrated circuits, in particular with mos and cmos devices | |
| JP4547833B2 (ja) | 集積回路装置 | |
| KR960006103B1 (ko) | 반도체 제조방법 | |
| US6420943B1 (en) | Conducting path with two different end characteristic impedances determined by doping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |