JP4547833B2 - 集積回路装置 - Google Patents
集積回路装置 Download PDFInfo
- Publication number
- JP4547833B2 JP4547833B2 JP2001138155A JP2001138155A JP4547833B2 JP 4547833 B2 JP4547833 B2 JP 4547833B2 JP 2001138155 A JP2001138155 A JP 2001138155A JP 2001138155 A JP2001138155 A JP 2001138155A JP 4547833 B2 JP4547833 B2 JP 4547833B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor substrate
- low impedance
- integrated circuit
- circuit means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/765—Making of isolation regions between components by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主に無線送受信用の集積回路装置に関し、デジタル信号や、送信信号などの大信号を扱う回路ブロックからの雑音が受信信号などの小信号を扱う回路ブロックに漏洩することにより集積回路装置の性能が劣化することを防ぐ技術に関するものである。
【０００２】
【従来の技術】
図５は、従来の技術による集積回路装置の模式図であり、同図（ａ）は平面図、同図（ｂ）は断面図である。図５において従来の技術による集積回路装置は、Ｓｉで構成された半導体基板１と、半導体基板１の中に作製された半導体素子及び表面上に作製された絶縁膜や配線等（図示せず）から構成される第１の回路手段７および、第１の回路手段７とは別の第２の回路手段８と、集積回路の外部と信号の入出力を行う接続端子６を備えており、導電性の半導体基板１を通じて第１の回路手段７と第２の回路手段８の間で信号が漏洩することを防止するため、分離手段２が第１の回路手段７の周囲に設けられている。
【０００３】
従来の技術では分離手段２は半導体基板１に対して溝状にトレンチエッチングを行い、二酸化珪素などの絶縁物をその溝に埋め込むことにより、第１の回路手段７に属する半導体基板の一部分と第２の回路手段８に属する半導体基板１の一部分とを分離している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の技術で分離手段２は電気的には第１の回路手段７に属する半導体基板１の一部分と第２の回路手段８に属する半導体基板１の一部分との間の容量絶縁膜として振舞う（キャパシタと等価となる）ため、高周波領域での信号干渉を防止するには不十分であった。図６は図５に示した従来の集積回路装置を等価回路で示し、信号干渉の原理をよりわかりやすく説明した図である。
【０００５】
第１の回路手段１０７と第２の回路手段１０８に含まれる配線や半導体素子（図示せず）の各部分は、配線と半導体基板１の間に通常形成される絶縁膜（図示せず）の容量や、半導体素子と半導体基板１の間の接合容量を通して半導体基板１に結合されており、等価的に結合容量１０９と導電性の半導体基板１に対応する半導体基板１の一部分１０１ａ及び半導体基板１の一部分１０１ｂで表すことができる。第１の回路手段１０７に属する半導体基板１の一部分１０１ａと第２の回路手段１０８に属する半導体基板１の一部分１０１ｂはトレンチに埋め込まれた絶縁物から構成される分離手段２を介して対向しているので、等価的に分離容量１１０を介して接続されている。この結果、高周波成分を含む信号は分離容量１１０を通過するので、第１の回路手段１０７と第２の回路手段１０８の間で信号漏洩による干渉が発生し、集積回路装置としての性能に劣化が生じる。特に集積回路装置に内蔵された論理回路や、局部発振回路からの大振幅信号から発生する高周波成分を有する雑音が受信部などの微小信号を扱う回路手段に漏洩すると、受信回路の性能が著しく劣化するため、受信回路と論理回路や局部発振回路など、無線送受信装置に必要な機能を単一の集積回路装置に集積化することは困難であった。
【０００６】
本発明は、第１および第２の回路手段の間での信号漏洩を十分に抑制することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による集積回路装置は、基準電位に接続され前記基準電位に基づく一定の電圧を低インピーダンスで出力する低インピーダンス手段と、半導体基板中に埋設され、前記半導体基板の主面上で線状もしくは環状の領域を形成し、前記半導体基板の導電率よりも大きな導電率を有する分離手段と、前記分離手段で分離された二つ以上の回路手段を有し、前記分離手段は前記低インピーダンス手段に接続されるように構成する。このような構成により、高周波成分を持つ雑音信号であっても分離手段により、回路手段間での信号漏洩を十分に抑制することができ、受信回路と論理回路や、局部発振回路など、無線送受信装置に必要な機能の大部分もしくは全てを単一の集積回路装置に集積化することが可能となる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【０００９】
図１は、本発明の実施の形態における集積回路装置を表す模式図であり、図１（ａ）はその平面図、図１（ｂ）はその断面図をそれぞれ示すものである。
【００１０】
図１において、本発明の実施の形態における集積回路装置は、半導体基板１と、半導体基板１に作製された半導体素子及び表面上に作製された絶縁膜や配線（図示せず）から構成される第１の回路手段７および、第１の回路手段７とは別の領域に形成された第２の回路手段８と、集積回路の外部と信号の入出力を行う接続端子６bを備えており、導電性の半導体基板１を通じて第１の回路手段７と第２の回路手段８の間で信号が漏洩することを防止するために、分離手段２が第１の回路手段７と第２の回路手段８の間に設けられている。
【００１１】
本発明による分離手段２は、半導体基板１の内部に埋設して導電性材料により形成されており、配線３により、低インピーダンス手段４の出力ノード４ａに接続されている。
【００１２】
低インピーダンス手段４は基準電位を入力するための接続端子６ａを通して集積回路外部から与えられた基準電位入力線５の電位に基づく電位を直流から高周波領域にわたって低インピーダンスで出力する機能を有しており、低インピーダンス手段４に接続された分離手段２の電位は直流から高周波領域にわたって低インピーダンスとなり、分離手段２の片側で発生した雑音信号は高周波成分も含めて分離手段２の反対側に漏洩することが抑制される。ここでインピーダンス手段４に与える基準電位は、半導体集積回路内部で発生させてもよいが、接続端子６ａを設けて、半導体集積回路の外部より、雑音の含まれない基準電位を与えることが好ましい。
【００１３】
図２は図１に示した集積回路装置を等価回路で示し、信号干渉が抑制される原理を概念的に説明した図である。
【００１４】
第１の回路手段１０７と第２の回路手段１０８に含まれる配線や半導体素子（図示せず）の各部分は、配線と半導体基板１（図１に図示）の間の絶縁膜（図示せず）の容量や、半導体素子と半導体基板１の間の接合容量を通して半導体基板１に結合されており、第１の回路手段１０７および第２の回路手段１０８と、半導体基板１との間には、等価的に結合容量１０９が存在している。
【００１５】
また、導電性の半導体基板１の一部分１０１ａ及び半導体基板１の一部分１０１ｂは、それぞれ、直列または並列に接続された抵抗の集合体で表すことができる。
【００１６】
第１の回路手段１０７に属する半導体基板１の一部分１０１ａと第２の回路手段１０８に属する半導体基板１の一部分１０１ｂは、半導体基板１に埋設された導電性材料から構成される分離手段２（図１に図示）を介して対向しており、等価回路上では導電性材料と半導体基板１の一部分１０１ａ及び１０１ｂの間の絶縁膜による容量または半導体の接合容量に相当する半導体基板１と分離手段２との間の容量１１１として表される。ここで分離手段２を形成する導電性材料は等価回路上では容量１１１の接続点１０２として表され、低インピーダンス手段１０４の出力ノード１０４ａに接続されているので、直流から高周波領域にわたって低インピーダンス手段１０４の基準電位入力ノード１０５に与えられる電位によって決定される一定の電位に固定されている。このため第１の回路手段１０７側からの雑音電流は接続点１０２から低インピーダンス手段１０４に流れ込み、第２の回路手段１０８側に漏洩することが抑制される。同様に第２の回路手段１０８側から第１の回路手段１０７側への雑音漏洩も抑制される。
【００１７】
よって、図１における分離手段２と低インピーダンス手段４を設けることにより、論理回路や、局部発振回路などの大信号を扱う回路からの雑音が微小な受信信号を扱う受信回路に漏洩することを抑制することができるので、送受信回路に必要な機能の大部分または全てを単一の集積回路装置に集積化することが可能となる。
【００１８】
また、分離手段２の周囲に沿って低インピーダンス手段４を多数配置することにより、分離手段自身の有するインピーダンスの影響を小さくして分離手段の周囲全体にわたってインピーダンスを低くすることが可能となり、また、低インピーダンス手段４を分離手段２の近傍に形成することにより、配線３の長さを短くすることができ、配線３に起因するインピーダンスも低くすることができ、雑音漏洩の抑制効果をより一層高めることができる。
【００１９】
ここで、分離手段２はそれ自身のインピーダンスを低くするため、分離手段２の周囲の半導体基板１が有する導電率よりも高い導電率を有する材料で構成することが望ましく、例えば、イオン注入により形成したｎ+またはｐ+領域として構成するか、高濃度に不純物をドープしたｎ+またはｐ+ポリシリコンもしくは金属などの導電性材料を半導体基板１中に二酸化珪素などの絶縁物を（図示せず）介して埋設して構成することが望ましい。
【００２０】
図３は、図１の低インピーダンス手段４（または図２の低インピーダンス手段１０４）の具体的な回路構成を示す一例である。低インピーダンス手段は電源端子２１５を介してコレクタ端子が＋３V程度の直流電圧源に接続されたバイポーラトランジスタ２１６からなるエミッタフォロワ−回路２０４によって実現されており、基準電位入力２０５の電位よりも約０．７V低い電位をバイポーラトランジスタ２１６のエミッタ端子につながる出力端子２０３（図１の低インピーダンス手段４の出力ノード４ａに対応）から低いインピーダンスで出力することができる。基準電位入力端子２０５へは半導体集積回路内部に構成されたバイアス回路２１２で発生させた直流バイアスが与えられており、高周波領域の雑音を集積回路装置外部の接地電位へ逃がすため、交流結合容量２１３と接地端子２１４を介して集積回路装置外部で接地されている。この構成により、基準電位入力端子２０５の電位は高周波領域においても雑音成分を含まない一定の電位となり、分離手段と組み合わせたときに雑音成分の漏洩を抑制する効果が顕著となり好ましい。
【００２１】
図４は、図１の低インピーダンス手段４（または図２の低インピーダンス手段１０４）の具体的な回路構成を示す他の例である。低インピーダンス手段は電源端子２１５を介してドレイン端子が＋３V程度の直流電圧源に接続された電界効果トランジスタ２１７からなるソースフォロワ−回路２０４によって実現されており、基準電位入力２０５の電位と電界効果トランジスタ２１７の閾値電圧で決定される電位を電界効果トランジスタ２１７のソース端子につながる出力端子２０３（図１の低インピーダンス手段４の出力ノード４ａに対応）から低いインピーダンスで出力することができる。基準電位入力端子２０５へは集積回路装置内部に構成されたバイアス回路２１２で発生させた直流バイアスが与えられており、高周波領域の雑音を集積回路装置外部の接地電位へ逃がすため、交流結合容量２１３と接地端子２１４を介して集積回路装置の外部で接地されている。
【００２２】
このような構成により、基準電位入力端子２０５の電位は高周波領域においても雑音成分を含まない一定の電位となり、分離手段と組み合わせたときに雑音成分の漏洩を抑制する効果が顕著となり好ましい。
【００２３】
なお、ここで示した回路構成以外の方法で実現した低インピーダンス手段を用いても分離手段と組み合わせて本発明の実施の形態における集積回路装置と同様の雑音漏洩抑制効果を発揮することができる。
【００２４】
【発明の効果】
本発明の集積回路装置は、半導体基板上に形成され、出力ノードから一定の電圧を低インピーダンスで出力する低インピーダンス手段と、半導体基板の異なる領域に形成された第１の回路手段および第２の回路手段と、第１の回路手段および第２の回路手段との間に形成され、半導体基板の導電率よりも大きな導電率を有する分離手段とを有し、分離手段は前記低インピーダンス手段に接続されているために、高周波成分を持つ雑音信号であっても分離手段により、第１および第２の回路手段の間での信号漏洩を十分に抑制することができ、論理回路や、送受信回路など、無線送受信装置に必要な機能の大部分もしくは全てを単一の集積回路装置に集積化することが可能となる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態による集積回路装置の模式平面図
（ｂ）同断面図
【図２】本発明の実施の形態における集積回路装置の等価回路図
【図３】同集積回路装置に使用される低インピーダンス手段の回路図
【図４】同集積回路装置に使用される他の低インピーダンス手段の回路図
【図５】（ａ）従来の集積回路装置の模式平面図
（ｂ）同断面図
【図６】従来の集積回路装置の等価回路図
【符号の説明】
１ 半導体基板
２ 分離手段
３ 配線
４ 低インピーダンス手段
４ａ 出力ノード
５ 基準電位入力線
６ａ、６ｂ 接続端子
７ 第１の回路手段
８ 第２の回路手段
１０１ａ、１０１ｂ 半導体基板の一部分
１０２ 接続点
１０５ 基準電位入力
１０７ 第１の回路手段
１０８ 第２の回路手段
１０９ 結合容量
１１０ 分離容量
１１１ 基板〜分離手段間容量
２０３ 低インピーダンス出力
２０４ 低インピーダンス手段の回路図
２０５ 基準電位入力
２１２ バイアス回路
２１３ 交流結合容量
２１４ 接地端子
２１５ 電源端子
２１６ バイポーラトランジスタ
２１７ 電界効果トランジスタ
【発明の属する技術分野】
本発明は、主に無線送受信用の集積回路装置に関し、デジタル信号や、送信信号などの大信号を扱う回路ブロックからの雑音が受信信号などの小信号を扱う回路ブロックに漏洩することにより集積回路装置の性能が劣化することを防ぐ技術に関するものである。
【０００２】
【従来の技術】
図５は、従来の技術による集積回路装置の模式図であり、同図（ａ）は平面図、同図（ｂ）は断面図である。図５において従来の技術による集積回路装置は、Ｓｉで構成された半導体基板１と、半導体基板１の中に作製された半導体素子及び表面上に作製された絶縁膜や配線等（図示せず）から構成される第１の回路手段７および、第１の回路手段７とは別の第２の回路手段８と、集積回路の外部と信号の入出力を行う接続端子６を備えており、導電性の半導体基板１を通じて第１の回路手段７と第２の回路手段８の間で信号が漏洩することを防止するため、分離手段２が第１の回路手段７の周囲に設けられている。
【０００３】
従来の技術では分離手段２は半導体基板１に対して溝状にトレンチエッチングを行い、二酸化珪素などの絶縁物をその溝に埋め込むことにより、第１の回路手段７に属する半導体基板の一部分と第２の回路手段８に属する半導体基板１の一部分とを分離している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の技術で分離手段２は電気的には第１の回路手段７に属する半導体基板１の一部分と第２の回路手段８に属する半導体基板１の一部分との間の容量絶縁膜として振舞う（キャパシタと等価となる）ため、高周波領域での信号干渉を防止するには不十分であった。図６は図５に示した従来の集積回路装置を等価回路で示し、信号干渉の原理をよりわかりやすく説明した図である。
【０００５】
第１の回路手段１０７と第２の回路手段１０８に含まれる配線や半導体素子（図示せず）の各部分は、配線と半導体基板１の間に通常形成される絶縁膜（図示せず）の容量や、半導体素子と半導体基板１の間の接合容量を通して半導体基板１に結合されており、等価的に結合容量１０９と導電性の半導体基板１に対応する半導体基板１の一部分１０１ａ及び半導体基板１の一部分１０１ｂで表すことができる。第１の回路手段１０７に属する半導体基板１の一部分１０１ａと第２の回路手段１０８に属する半導体基板１の一部分１０１ｂはトレンチに埋め込まれた絶縁物から構成される分離手段２を介して対向しているので、等価的に分離容量１１０を介して接続されている。この結果、高周波成分を含む信号は分離容量１１０を通過するので、第１の回路手段１０７と第２の回路手段１０８の間で信号漏洩による干渉が発生し、集積回路装置としての性能に劣化が生じる。特に集積回路装置に内蔵された論理回路や、局部発振回路からの大振幅信号から発生する高周波成分を有する雑音が受信部などの微小信号を扱う回路手段に漏洩すると、受信回路の性能が著しく劣化するため、受信回路と論理回路や局部発振回路など、無線送受信装置に必要な機能を単一の集積回路装置に集積化することは困難であった。
【０００６】
本発明は、第１および第２の回路手段の間での信号漏洩を十分に抑制することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による集積回路装置は、基準電位に接続され前記基準電位に基づく一定の電圧を低インピーダンスで出力する低インピーダンス手段と、半導体基板中に埋設され、前記半導体基板の主面上で線状もしくは環状の領域を形成し、前記半導体基板の導電率よりも大きな導電率を有する分離手段と、前記分離手段で分離された二つ以上の回路手段を有し、前記分離手段は前記低インピーダンス手段に接続されるように構成する。このような構成により、高周波成分を持つ雑音信号であっても分離手段により、回路手段間での信号漏洩を十分に抑制することができ、受信回路と論理回路や、局部発振回路など、無線送受信装置に必要な機能の大部分もしくは全てを単一の集積回路装置に集積化することが可能となる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【０００９】
図１は、本発明の実施の形態における集積回路装置を表す模式図であり、図１（ａ）はその平面図、図１（ｂ）はその断面図をそれぞれ示すものである。
【００１０】
図１において、本発明の実施の形態における集積回路装置は、半導体基板１と、半導体基板１に作製された半導体素子及び表面上に作製された絶縁膜や配線（図示せず）から構成される第１の回路手段７および、第１の回路手段７とは別の領域に形成された第２の回路手段８と、集積回路の外部と信号の入出力を行う接続端子６bを備えており、導電性の半導体基板１を通じて第１の回路手段７と第２の回路手段８の間で信号が漏洩することを防止するために、分離手段２が第１の回路手段７と第２の回路手段８の間に設けられている。
【００１１】
本発明による分離手段２は、半導体基板１の内部に埋設して導電性材料により形成されており、配線３により、低インピーダンス手段４の出力ノード４ａに接続されている。
【００１２】
低インピーダンス手段４は基準電位を入力するための接続端子６ａを通して集積回路外部から与えられた基準電位入力線５の電位に基づく電位を直流から高周波領域にわたって低インピーダンスで出力する機能を有しており、低インピーダンス手段４に接続された分離手段２の電位は直流から高周波領域にわたって低インピーダンスとなり、分離手段２の片側で発生した雑音信号は高周波成分も含めて分離手段２の反対側に漏洩することが抑制される。ここでインピーダンス手段４に与える基準電位は、半導体集積回路内部で発生させてもよいが、接続端子６ａを設けて、半導体集積回路の外部より、雑音の含まれない基準電位を与えることが好ましい。
【００１３】
図２は図１に示した集積回路装置を等価回路で示し、信号干渉が抑制される原理を概念的に説明した図である。
【００１４】
第１の回路手段１０７と第２の回路手段１０８に含まれる配線や半導体素子（図示せず）の各部分は、配線と半導体基板１（図１に図示）の間の絶縁膜（図示せず）の容量や、半導体素子と半導体基板１の間の接合容量を通して半導体基板１に結合されており、第１の回路手段１０７および第２の回路手段１０８と、半導体基板１との間には、等価的に結合容量１０９が存在している。
【００１５】
また、導電性の半導体基板１の一部分１０１ａ及び半導体基板１の一部分１０１ｂは、それぞれ、直列または並列に接続された抵抗の集合体で表すことができる。
【００１６】
第１の回路手段１０７に属する半導体基板１の一部分１０１ａと第２の回路手段１０８に属する半導体基板１の一部分１０１ｂは、半導体基板１に埋設された導電性材料から構成される分離手段２（図１に図示）を介して対向しており、等価回路上では導電性材料と半導体基板１の一部分１０１ａ及び１０１ｂの間の絶縁膜による容量または半導体の接合容量に相当する半導体基板１と分離手段２との間の容量１１１として表される。ここで分離手段２を形成する導電性材料は等価回路上では容量１１１の接続点１０２として表され、低インピーダンス手段１０４の出力ノード１０４ａに接続されているので、直流から高周波領域にわたって低インピーダンス手段１０４の基準電位入力ノード１０５に与えられる電位によって決定される一定の電位に固定されている。このため第１の回路手段１０７側からの雑音電流は接続点１０２から低インピーダンス手段１０４に流れ込み、第２の回路手段１０８側に漏洩することが抑制される。同様に第２の回路手段１０８側から第１の回路手段１０７側への雑音漏洩も抑制される。
【００１７】
よって、図１における分離手段２と低インピーダンス手段４を設けることにより、論理回路や、局部発振回路などの大信号を扱う回路からの雑音が微小な受信信号を扱う受信回路に漏洩することを抑制することができるので、送受信回路に必要な機能の大部分または全てを単一の集積回路装置に集積化することが可能となる。
【００１８】
また、分離手段２の周囲に沿って低インピーダンス手段４を多数配置することにより、分離手段自身の有するインピーダンスの影響を小さくして分離手段の周囲全体にわたってインピーダンスを低くすることが可能となり、また、低インピーダンス手段４を分離手段２の近傍に形成することにより、配線３の長さを短くすることができ、配線３に起因するインピーダンスも低くすることができ、雑音漏洩の抑制効果をより一層高めることができる。
【００１９】
ここで、分離手段２はそれ自身のインピーダンスを低くするため、分離手段２の周囲の半導体基板１が有する導電率よりも高い導電率を有する材料で構成することが望ましく、例えば、イオン注入により形成したｎ+またはｐ+領域として構成するか、高濃度に不純物をドープしたｎ+またはｐ+ポリシリコンもしくは金属などの導電性材料を半導体基板１中に二酸化珪素などの絶縁物を（図示せず）介して埋設して構成することが望ましい。
【００２０】
図３は、図１の低インピーダンス手段４（または図２の低インピーダンス手段１０４）の具体的な回路構成を示す一例である。低インピーダンス手段は電源端子２１５を介してコレクタ端子が＋３V程度の直流電圧源に接続されたバイポーラトランジスタ２１６からなるエミッタフォロワ−回路２０４によって実現されており、基準電位入力２０５の電位よりも約０．７V低い電位をバイポーラトランジスタ２１６のエミッタ端子につながる出力端子２０３（図１の低インピーダンス手段４の出力ノード４ａに対応）から低いインピーダンスで出力することができる。基準電位入力端子２０５へは半導体集積回路内部に構成されたバイアス回路２１２で発生させた直流バイアスが与えられており、高周波領域の雑音を集積回路装置外部の接地電位へ逃がすため、交流結合容量２１３と接地端子２１４を介して集積回路装置外部で接地されている。この構成により、基準電位入力端子２０５の電位は高周波領域においても雑音成分を含まない一定の電位となり、分離手段と組み合わせたときに雑音成分の漏洩を抑制する効果が顕著となり好ましい。
【００２１】
図４は、図１の低インピーダンス手段４（または図２の低インピーダンス手段１０４）の具体的な回路構成を示す他の例である。低インピーダンス手段は電源端子２１５を介してドレイン端子が＋３V程度の直流電圧源に接続された電界効果トランジスタ２１７からなるソースフォロワ−回路２０４によって実現されており、基準電位入力２０５の電位と電界効果トランジスタ２１７の閾値電圧で決定される電位を電界効果トランジスタ２１７のソース端子につながる出力端子２０３（図１の低インピーダンス手段４の出力ノード４ａに対応）から低いインピーダンスで出力することができる。基準電位入力端子２０５へは集積回路装置内部に構成されたバイアス回路２１２で発生させた直流バイアスが与えられており、高周波領域の雑音を集積回路装置外部の接地電位へ逃がすため、交流結合容量２１３と接地端子２１４を介して集積回路装置の外部で接地されている。
【００２２】
このような構成により、基準電位入力端子２０５の電位は高周波領域においても雑音成分を含まない一定の電位となり、分離手段と組み合わせたときに雑音成分の漏洩を抑制する効果が顕著となり好ましい。
【００２３】
なお、ここで示した回路構成以外の方法で実現した低インピーダンス手段を用いても分離手段と組み合わせて本発明の実施の形態における集積回路装置と同様の雑音漏洩抑制効果を発揮することができる。
【００２４】
【発明の効果】
本発明の集積回路装置は、半導体基板上に形成され、出力ノードから一定の電圧を低インピーダンスで出力する低インピーダンス手段と、半導体基板の異なる領域に形成された第１の回路手段および第２の回路手段と、第１の回路手段および第２の回路手段との間に形成され、半導体基板の導電率よりも大きな導電率を有する分離手段とを有し、分離手段は前記低インピーダンス手段に接続されているために、高周波成分を持つ雑音信号であっても分離手段により、第１および第２の回路手段の間での信号漏洩を十分に抑制することができ、論理回路や、送受信回路など、無線送受信装置に必要な機能の大部分もしくは全てを単一の集積回路装置に集積化することが可能となる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態による集積回路装置の模式平面図
（ｂ）同断面図
【図２】本発明の実施の形態における集積回路装置の等価回路図
【図３】同集積回路装置に使用される低インピーダンス手段の回路図
【図４】同集積回路装置に使用される他の低インピーダンス手段の回路図
【図５】（ａ）従来の集積回路装置の模式平面図
（ｂ）同断面図
【図６】従来の集積回路装置の等価回路図
【符号の説明】
１ 半導体基板
２ 分離手段
３ 配線
４ 低インピーダンス手段
４ａ 出力ノード
５ 基準電位入力線
６ａ、６ｂ 接続端子
７ 第１の回路手段
８ 第２の回路手段
１０１ａ、１０１ｂ 半導体基板の一部分
１０２ 接続点
１０５ 基準電位入力
１０７ 第１の回路手段
１０８ 第２の回路手段
１０９ 結合容量
１１０ 分離容量
１１１ 基板〜分離手段間容量
２０３ 低インピーダンス出力
２０４ 低インピーダンス手段の回路図
２０５ 基準電位入力
２１２ バイアス回路
２１３ 交流結合容量
２１４ 接地端子
２１５ 電源端子
２１６ バイポーラトランジスタ
２１７ 電界効果トランジスタ
Claims (2)
- 半導体基板上に形成され、出力ノードから一定の電圧を低インピーダンスで出力する低インピーダンス手段と、前記半導体基板の異なる領域に形成された第１の回路手段および第２の回路手段と、前記第１の回路手段および前記第２の回路手段との間に形成され、前記半導体基板の導電率よりも大きな導電率を有する分離手段とを有し、前記分離手段は前記低インピーダンス手段に接続されており、前記低インピーダンス手段はベース端子を基準電位に接続し、エミッタ端子を出力とするバイポーラトランジスタよりなるエミッタフォロワ回路で構成されていることを特徴とする集積回路装置。
- 半導体基板上に形成され、出力ノードから一定の電圧を低インピーダンスで出力する低インピーダンス手段と、前記半導体基板の異なる領域に形成された第１の回路手段および第２の回路手段と、前記第１の回路手段および前記第２の回路手段との間に形成され、前記半導体基板の導電率よりも大きな導電率を有する分離手段とを有し、前記分離手段は前記低インピーダンス手段に接続されており、前記低インピーダンス手段はゲート端子を基準電位に接続し、ソース端子を出力とする電界効果トランジスタよりなるソースフォロワ回路で構成されていることを特徴とする集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138155A JP4547833B2 (ja) | 2001-05-09 | 2001-05-09 | 集積回路装置 |
| US10/136,930 US6593601B2 (en) | 2001-05-09 | 2002-04-30 | Integrated circuit device that can suppress undesired inter-device effects |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138155A JP4547833B2 (ja) | 2001-05-09 | 2001-05-09 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002334936A JP2002334936A (ja) | 2002-11-22 |
| JP4547833B2 true JP4547833B2 (ja) | 2010-09-22 |
Family
ID=18985137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001138155A Expired - Fee Related JP4547833B2 (ja) | 2001-05-09 | 2001-05-09 | 集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6593601B2 (ja) |
| JP (1) | JP4547833B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235788A (ja) * | 2007-03-23 | 2008-10-02 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293660A (ja) * | 1986-06-13 | 1987-12-21 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09326468A (ja) * | 1996-06-03 | 1997-12-16 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001110991A (ja) * | 1999-10-06 | 2001-04-20 | Rohm Co Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984542A (ja) * | 1982-11-08 | 1984-05-16 | Nec Corp | 高周波半導体集積回路 |
| US5359211A (en) * | 1991-07-18 | 1994-10-25 | Harris Corporation | High voltage protection using SCRs |
| US5545917A (en) * | 1994-05-17 | 1996-08-13 | Allegro Microsystems, Inc. | Separate protective transistor |
| US6355537B1 (en) * | 1999-02-23 | 2002-03-12 | Silicon Wave, Inc. | Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device |
-
2001
- 2001-05-09 JP JP2001138155A patent/JP4547833B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-30 US US10/136,930 patent/US6593601B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293660A (ja) * | 1986-06-13 | 1987-12-21 | Hitachi Ltd | 半導体集積回路装置 |
| JPH09326468A (ja) * | 1996-06-03 | 1997-12-16 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001110991A (ja) * | 1999-10-06 | 2001-04-20 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020167027A1 (en) | 2002-11-14 |
| US6593601B2 (en) | 2003-07-15 |
| JP2002334936A (ja) | 2002-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512513B (en) | Semiconductor integrated circuit device | |
| JP5209301B2 (ja) | 混合信号についての基板クロストークを低減する技術及びｒｆ回路設計 | |
| US5861779A (en) | Impedance circuit for a miniature hearing aid | |
| US9431177B2 (en) | Interface for communication between voltage domains | |
| US7030455B2 (en) | Integrated electromagnetic shielding device | |
| US20070075341A1 (en) | Semiconductor decoupling capacitor | |
| US6903459B2 (en) | High frequency semiconductor device | |
| JP2009239844A (ja) | ノイズフィルタ及びノイズフィルタ内蔵アンプ回路 | |
| US5434446A (en) | Parasitic capacitance cancellation circuit | |
| JP2786104B2 (ja) | 半導体装置 | |
| JP4547833B2 (ja) | 集積回路装置 | |
| US20030214767A1 (en) | Method and apparatus for providing ESD protection and/or noise reduction in an integrated circuit | |
| JP2012010246A (ja) | 高周波スイッチ回路 | |
| KR100364486B1 (ko) | 반도체 장치 | |
| US6734713B1 (en) | System for improving the parasitic resistance and capacitance effect of a transistor-based switch | |
| Forbes et al. | Guard ring diodes for suppression of substrate noise and improved reliability in mixed-mode CMOS circuits | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JP3750890B2 (ja) | 集積化ミキサ回路 | |
| JP2553600B2 (ja) | ＢｉＭＯＳ半導体集積回路 | |
| JP2001352596A (ja) | コンデンサマイク装置 | |
| US20200044021A1 (en) | Device isolation | |
| JP3926595B2 (ja) | 半導体装置 | |
| JP2006147602A (ja) | 高周波半導体装置 | |
| JP2008042066A (ja) | 半導体装置 | |
| JPH10500554A (ja) | 不所望なキャパシタンスを補償する手段を有する電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060405 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4547833 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |