KR0171106B1

KR0171106B1 - 반도체 집적회로의 과전압보호회로부

Info

Publication number: KR0171106B1
Application number: KR1019950022538A
Authority: KR
Inventors: 박홍식
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1995-07-27
Filing date: 1995-07-27
Publication date: 1999-02-01
Also published as: KR970008590A

Abstract

본 발명에 의한 반도체 집적회로의 과전압보호회로부는 반도체 기판상에서 반도체 집적회로의 내부회로에 인가되는 외부인가전압이 급격한 상승에 의해 발생되는 피크전압에 의해 온/오프 동작되는 스위치소자와, 입력단은 스위치소자의 출력단과 연결되고, 출력단은 내부회로의 입력단에 연결되는 인버터소자를 포함하여 이루어지며, 스위치소자는 반도체기판상에서 기판과 반대 도전형 불순물로 형성시킨 매몰된 불순물영역과, 매몰된 불순물영역의 상면에 형성된 절연물질막과, 절연물질막상에 형성되는 도전물질층과, 도전물질층상에 형성되고, 도전물질층의 콘택부위에는 제1콘택홀이 형성되고, 매몰된 불순물영역의 콘택부위에는 제2콘택홀을 형성시킨 층간절연막과, 제1콘택홀을 통하여 도전물질층과 접촉하게 되어 도전물질층에 외부인가전원을 공급하게 되는 제1금속배선층과, 제2콘택홀을 통하여 매몰된 불순물영역과 접촉하면서, 인버터소자의 입력단과 연결시키는 제2금속배선층을 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 집적회로의 과전압보호회로부

제1도는 본 발명에 의한 반도체 집적회로의 과전압보호회로부를 설명하기 위한 도면.

* 도면의 주요부분에 대한 부호의 설명

10 : 반도체기판 11 : 매몰된 불순물영역

12 : 터널산화막 13 : 도전물질층

14 : 충간절연막 15 : 제1금속배선층

16 : 제2금속배선층 100 : 스위치소자

110 : 인버터소자 120 : 첨가스위칭소자

V_DD: 외부인가전압단 MN,MN' : 엔모스트랜지스터

MP : 피모스트랜지스터

본 발명은 반도체 집적회로의 과전압보호회로부에 관한 것으로, 특히, 반도체 집적회로의 내부회로에 과전압이 인가되었을 때에 자동적으로 전원을 차단하여 내부회로가 보호되도록 하는 것에 적당하도록 한 반도체 집적회로의 과전압보호회로부에 관한 것이다.

반도체 집적회로의 내부회로는 반도체기판상에서 여러 종류의 단위소자간의 연결에 의해 형성되며, 외부에서 인가되는 외부인가전압에 의해 동작되어진다.

그러나 종래의 반도체 집적회로에 있어서는 외부로 인가전압이 정전기 등의 원인으로 급격히 상승되는 서지(surge) 전압이 내부회로로 인가되어지고, 이로 인하여 내부회로가 파괴되어 반도체 집적회로 제품을 폐품처리해야 하는 문제가 발생되었다.

본 발명은 이러한 문제를 해결하기 위하여 안출된 것으로, 터널링(tunnelling) 효과에 의해 온(ON)/오프(OFF) 동작하는 스위치소자를 포함하는 과전압보호회로부를 반도체 집적회로에서 내부회로의 입력측에 부가하여 외부에서 인가되는 전원전압의 급격한 상승에 의해 발생되는 서지전압을 차단되도록 하여 반도체 집적회로의 내부회로가 보호되도록 하는 것이 그 목적이다.

상기 목적을 달성하기 위해 본 발명에 따른 반도체 집적회로의 과전압보호회로부는 반도체 집적회로의 내부회로가 정상동작시 대기 상태를 유지하다가 외부인가 전압단에 서지 전압이 인가될 때 온되어 인가전압과 동일한 전위의 신호를 출력하는 스위치소자와, 상기 스위치소자의 출력단에 입력단이 연결되고 출력단은 상기 반도체 집적회로의 내부회로와 연결되어 외부인가전압단에 인가되는 전압을 선택적으로 상기 반도체 집적회로의 내부회로에 전달하는 인버터소자를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명에 의한 반도체 집적회로의 과전압보호회로부를 설명하기 위한 도면으로, 제1도의 (a)는 본 발명에 의한 반도체 집적회로의 과전압보호회로부의 등가회로도이고, 제1도의 (b)는 본 발명에 의한 반도체 집적회로의 과전압보호회로부에서 반도체기판 상에 형성된 스위치소자의 부분단면을 도시한 도면이다.

본 발명에 의한 반도체 집적회로의 과전압보호회로부는 제1도의 (a)에 도시된 바와 같이, 반도체 집적회로의 내부회로가 정상동작시 대기 상태를 유지하다가 외부인가전압단(V_DD)에 서지 전압이 인가될 때 온되어 인가전압과 동일한 전위의 신호를 출력하는 스위치소자(100)와, 상기 스위치소자(100)의 출력단에 입력단이 연결되고 출력단은 상기 반도체 집적회로의 내부회로와 연결되어 외부인가전압단(V_DD)에 인가되는 전압을 선택적으로 상기 반도체 집적회로의 내부회로에 전달하는 인버터소자(110)를 포함하여 이루어지며, 또한 인버터소자(110)의 출력단과 스위치소자(100)의 출력단에 연결되어, 인버터소자(110)의 출력이 입력되어 동작하게 되어 스위치소자(100)의 출력을 강화시키기 위한 첨가스위칭소자(120)을 추가로 구비하는 것을 특징으로 한다.

스위치소자(100)는 제1도의 (b)에 도시된 바와 같이, 반도체기판(10)상에 기판과 반대 도전형 불순물로 형성시킨 매몰(burried)된 불순물영역(11)과, 매몰된 불순물영역의 상면에 형성된 터널산화막(12)과, 터널산화막(12) 상에 형성되는 도전물질층(13)과, 도전물질층(13) 상에 형성되고, 도전물질층과 매몰된 불순물영역의 콘택부위에 각각의 콘택홀을 갖도록 형성된 층간절연막(14)과, 층간절연막(14) 상에 콘택홀을 통하여 도전물질층의 노출된 부분과 접촉되어 도전물질층(13)에 외부인가전압단(V_DD)을 통해 동작전압이 공급되는 제1금속배선층(15)과, 콘택홀을 통하여 매몰된 불순물영역의 노출된 부분과 접촉하면서 인버터소자의 입력단과 연결시키는 제2금속배선층(16)을 포함하여 이루어지며, 도전물질층은 불순물이 도핑된 폴리실리콘(doped polysilicon)으로 형성된다.

상술한 구조의 스위치소자(100)는 반도체소자의 내부회로가 동작되면, 즉, 제1금속배선(15)에 외부인가전압단(V_DD)을 통해 동작 전압이 인가되면 도전물질층(13)의 터널산화막(12)과 계면에 정공이, 불순물영역(11)의 터널산화막(12)과 계면에 전자가 축적된다. 즉, 스위치소자(100)는 반도체소자의 내부회로가 동작되면 도전물질층(13)과 불순물영역(11)이 대전되어 동작 대기상태가 된다. 따라서, 반도체소자 동작시 외부인가전압단(V_DD)을 통해 제1금속배선(15)에 순간적으로 서지 전압이 인가되면 불순물영역(11)의 터널산화막(12)과 계면에 축적되어 있던 전자가 도전물질층(13)으로 터널링되어 대기상태의 스위치소자(100)는 온되어 인버터소자 입력단으로 제1금속배선층(15)에 인가되는 전압 레벨이 전달된다. 상기에서 스위치소자(100)는 대기상태이므로 외부인가전압단(V_DD)을 통해 서지전압이 인가되면 지연되지 않고 즉시 온된다.

그리고 인버터소자(110)은 외부인가전압단(V_DD)이 소오스(source)전극에 연결되는 피모스트랜지스터(PMOS transistor : MP)와, 피모스트랜지스터(MP)와 공동으로 드레인전극(drain)을 갖고, 소오스전극은 접지(ground)되는 엔모스트랜지스터(NMOS transistor : MN)로 이루어지며, 입력단은 피모스트랜지스터와 엔모스트랜지스터의 공통 게이트(gate)전극이 된다.

또한, 첨가스위칭소자(120)는 게이트전극은 인버터소자(110)의 출력단에 연결되고, 소오스전극은 접지되고, 드레인전극은 스위치소자(100)의 출력단과 인버터소자(110)의 입력단에 연결되는 엔모스트랜지스터(MN')로 형성된다.

즉, 본 발명에 의한 반도체 집적회로의 과전압보호회로부에서 반도체기판(10) 상에 형성시킨 스위치소자(100)의 제1금속배선층(15)은 인버터소자(110)에서 피모스트랜지스터(MP)의 소오스영역과 함께 외부인가전압단(V_DD)에 연결되어 구동 전압이 공급되고, 스위치소자(100)의 제2금속배선층(16)은 매몰된 불순물영역(11)이 인버터소자(110)에서 피모스트랜지스터(MP)와 엔모스트랜지스터(MN)의 게이트단에 연결되도록 형성된다.

이하, 본 발명에 의한 반도체 집적회로의 과전압보호회로부의 동작에 대해 설명한다.

본 발명에 의한 반도체 집적회로의 과전압보호회로부에서 외부인가전압단(V_DD)을 통해 구동 전압이 인가되지 않은 상태에서 인버터소자(110)의 게이트단은 로우(low)의 상태이다. 상기에서 인버터소자(110)의 게이트단이 로우 상태이면 피모스트랜지스터(MP)는 온 상태가 되어 외부인가전압단(V_DD)을 통해 구동 전압이 인가되면 피모스트랜지스터(MP)를 통해 하이 상태의 신호를 출력하여 반도체소자의 내부회로에 구동전압이 전달된다. 이 때, 스위치소자(100)는 구동전압에 의해 온되지 않고 대기 상태를 유지한다. 또한, 피모스트랜지스터(MP)를 통해 출력되는 하이 신호는 첨가스위칭소자(120)을 이루는 엔모스트랜지스터(MN')의 게이트에 인가되어 온되도록하여 인버터소자(110)의 게이트가 로우 상태를 유지하도록 한다.

반도체소자 구동 중에 외부인가전압단(V_DD)을 통해 서지전압이 인가되면 대기 상태에 있는 스위치소자(100)는 매몰된 불순물층(11)에 있는 전자가 터널산화막(12)을 터널링하여 도전물질층(13)으로 이동되므로 온된다. 상기에서 스위치소자(100)가 대기 상태에 있었으므로 서지 전압이 인가되는 순간 바로 온되며, 이로 인하여 인버터소자(100)의 입력단은 외부인가전압단(V_DD)과 동일한 전위를 갖게 되어서 인버터소자(100)의 피모스트랜지스터(MP)는 오프, 엔모스트랜지스터(MN)는 온된다. 따라서 인버터소자(100)의 출력은 접지상태가 되어 로우(low)의 값을 출력하게 되므로 외부인가전원단(V_DD)에 인가되는 서지 전압이 내부회로으로 입력되지 않고 차단된다.

이 때, 첨가스위칭소자(120)은 엔모스트랜지스터(MN')는 인버터소자(110)의 로우의 출력값이 입력되어 오프가 되므로 인버터소자(110)의 게이트가 하이 상태를 유지되도록 한다. 그 후, 외부인가전압단(V_DD)에 인가되는 서지 전압이 제거되고 구동 전압이 인가되면 스위치소자(100)이 다시 대기 상태가 되어 오프되어 반도체소자의 내부회로는 정상적인 구동전압이 인가되어 정상적인 동작을 하게 된다.

또한, 외부인가전압단(V_DD)에 구동전압을 인가하지 않으면 인버터(110)는 게이트단은 로우 상태를 유지하면서 출력단에서 반도체소자의 내부회로에 로우 상태의 신호를 출력하여 구동되지 않도록 한다.

상술한 바와 같이, 본 발명에 의한 반도체 집적회로의 고전압보호회로부는 내부회로가 동작할 때 외부인가전압단(V_DD)을 통해 순간적으로 서지전압이 인가되면 대기 상태의 스위치소자가 바로 온으로 동작되어 인버터소자의 게이트가 하이 상태가 되도록하여 피모스트랜지스터를 오프시키므로 외부인가전압단에 인가되는 전압이 반도체 집적회로의 내부회로로 인가되는 것을 차단하여 내부회로가 파괴되는 것을 방지할 수 있는 잇점이 있다.

Claims

반도체 집적회로의 내부회로가 정상동작시 대기 상태를 유지하다가 외부인가 전압단에 서지 전압이 인가될 때 온되어 인가전압과 동일한 전위의 신호를 출력하는 스위치소자와, 상기 스위치소자의 출력단에 입력단이 연결되고 출력단은 상기 반도체 집적회로의 내부회로와 연결되어 외부인가전압단에 인가되는 전압을 선택적으로 상기 반도체 집적회로의 내부회로에 전달하는 인버터소자를 포함하여 이루어지는 반도체 집적회로의 과전압보호회로부.
제1항에 있어서, 상기 인버터소자의 출력단과 상기 스위치소자의 출력단에 연결되어, 상기 인버터소자의 출력이 입력되어 동작하게 되어 상기 스위치소자의 출력을 강화시키기 위한 첨가스위칭소자를 추가로 구비하는 것을 특징으로 하는 반도체 집적회로의 과전압보호회로부.
제2항에 있어서, 상기 첨가스위칭소자는 게이트전극은 상기 인버터소자의 출력단에 연결되고, 소오스전극은 접지되고, 드레인전극은 상기 스위치소자의 출력단과 상기 인버터소자의 입력단에 연결되는 엔모스트랜지스터로 형성되는 것을 특징으로 하는 반도체 집적회로의 과전압보호회로부.
제1항에 있어서, 상기 스위치소자는 반도체기판 상에서 상기 기판과 반대 도전형 불순물로 형성된 매몰된 불순물영역과, 상기 매몰된 불순물영역의 상면에 형성된 터널산화막과, 상기 터널산화막 상에 형성되는 도전물질층과, 상기 도전물질층 및 불순물영역 상에 형성되어 상기 도전물질층 및 불순물영역의 콘택부위를 각각 노출시키는 콘택홀을 갖는 층간절연막과, 상기 층간절연막 상에 상기 콘택홀을 통하여 상기 도전물질층의 노출된 부분과 접촉되어 상기 도전물질층에 외부인가전원단을 통해 인가되는 전압을 공급하는 제1금속배선층과, 상기 층간절연막 상에 상기 콘택홀을 통해 상기 매몰된 불순물영역의 노출된 부분과 접촉되게 형성되어 상기 인버터소자의 입력단과 연결시키는 제2금속배선층을 포함하여 이루어지는 것을 특징으로 하는 반도체 집적회로의 과전압보호회로부.
제4항에 있어서, 상기 인버터소자는 피모스트랜지스터와 엔모스트랜지스터로 이루어지고, 상기 제1금속배선층은 상기 피모스트랜지스터의 소오스영역과 공통으로 외부인가전원단과 연결되고, 상기 제2금속배선층은 상기 매몰된 불순물영역이 상기 피모스트랜지스터와 상기 엔모스트랜지스터의 게이트단과 연결되도록 형성되는 것을 특징으로 하는 반도체 집적회로의 과전압보호회로부.
제4항에 있어서, 상기 도전물질층은 불순물이 도핑된 폴리실리콘층으로 형성되는 것을 특징으로 하는 반도체 집적회로의 과전압보호회로부.