KR19990013591A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR19990013591A
KR19990013591A KR1019980026813A KR19980026813A KR19990013591A KR 19990013591 A KR19990013591 A KR 19990013591A KR 1019980026813 A KR1019980026813 A KR 1019980026813A KR 19980026813 A KR19980026813 A KR 19980026813A KR 19990013591 A KR19990013591 A KR 19990013591A
Authority
KR
South Korea
Prior art keywords
common
segment
signal
common electrode
liquid crystal
Prior art date
Application number
KR1019980026813A
Other languages
English (en)
Other versions
KR100300617B1 (ko
Inventor
가꾸따료헤이
나가꾸보히데아끼
도끼따세이지
마스모또요시후미
Original Assignee
가따오까마사따까
알프스덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가따오까마사따까, 알프스덴끼가부시끼가이샤 filed Critical 가따오까마사따까
Publication of KR19990013591A publication Critical patent/KR19990013591A/ko
Application granted granted Critical
Publication of KR100300617B1 publication Critical patent/KR100300617B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 과제는 현행의 듀얼스캔 인터페이스에 그대로 접속할 수 있어, 표시품위를 떨어뜨리지 않고, 또한, 저비용의 액정표시장치를 제공하는 것이다.
본 발명에서는, 액정패널의 화면을 2 분할하여, 얻어진 각 화면 (상화면과 하화면)에서, 각각, 1 개의 공통 (common) 전극을 동시에 구동한다. 여기서, 상화면의 구동신호 (공통신호 (C1)) 및 하화면의 구동신호 (공통신호 (C2)) 는, 4 프레임기간을 1 주기로 변화한다. 즉, 상기 1 주기에서, 공통신호 (C1) 는, (1→1→1→-1) 의 패턴으로, 공통신호 (C2) 는 (1→-1→1→1) 의 패턴으로 서로 동기하여 변화한다. 이 때문에, 공통신호 (C1 과 C2) 를 비교하면, 외관상으로는, 동일파형의 신호가 단순히 위상이 어긋나 공통전극에 인가되어 있는 것이 된다. 따라서, 상화면과 하화면의 구동주파수의 차이가 없어져, 표시품위의 저하를 방지할 수 있다.

Description

액정표시장치
본 발명은 액정표시장치에 관한 것으로, 특히 복수의 주사전극을 동시에 구동하는 단순 매트릭스형 액정표시장치에 관한 것이다.
일반적으로, 단순 매트릭스형 액정표시장치의 분야에서는, 액정패널의 화면을 상하로 2 분할하고, 그 분할된 각 화면에 세그먼트 드라이버 및 공통 드라이버를 설치함으로써, 상기 각 화면을 서로 독립적으로 구동하는 듀얼스캔형 액정표시장치가 알려져 있다.
그러나, 상기 듀얼스캔형 액정표시장치에서는, 세그먼트 드라이버 및 공통 드라이버를 각 화면마다 설치할 필요가 있으므로, 비용이 비싸지는 문제가 있었다.
따라서, 비용절감의 수단으로서, 세그먼트 드라이버를 하나만 설치하여, 상기 세그먼트 드라이버를 각 화면에서 공통으로 사용하는 기술 (하이듀티화) 이 고안되고 있다.
그러나, 상기 종래의 (하이듀티화된) 액정표시장치의 인터페이스는, 지금까지의 듀얼스캔형 액정표시장치의 인터페이스와 다르다. 이 때문에, 지금까지의 듀얼스캔형 액정표시장치를 설치한 장치에서, 상기 종래의 (하이듀티화된) 액정표시장치를 그대로 치환할 수가 없었다.
또, 상기 종래의 (하이듀티화된) 액정표시장치에서는, 콘트라스트의 저하나 크로스토크 (crosstalk) 의 증가 등에 의해, 표시품질이 저하된다는 과제가 있었다.
이 과제를 해결하기 위해, 일례로서, 일본 특허공개 평9-22275 호 공보에 개시되어 있는 바와 같은 액정표시장치가 개발되고 있다. 이 액정표시장치는, m 종류의 직교함수를 생성함과 동시에, 상하로 2 분할된 각 화면에서, m/2 개의 공통전극을 동시에 선택하여, 그 선택된 공통전극에, 상기 직교함수에 근거한 신호를 인가한다.
그러나, 이와 같은 경우에는, 상화면의 공통전극의 구동주파수와 하화면의 공통전극의 구동주파수의 차이가 화면상에서 눈에 띠기 쉽기 때문에, 표시품위가 저하되는 과제가 있었다.
본 발명은, 이와 같은 배경하에 이루어진 것으로, 현행의 듀얼스캔 인터페이스에 그대로 접속할 수 있어, 표시품위를 떨어뜨리지 않고, 또한, 저비용을 실현할 수 있는 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명은,
액정패널과,
상기 액정패널의 공통전극군을, 동일 수의 연속된 공통전극군으로 2 분할하고, 소정 주파수의 제 1 공통신호를 이용하여, 일방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동하고, 상기 제 1 공통신호와 동일 주파수를 가지면서도 위상이 다른 제 2 공통신호를 이용하여, 상기 제 1 공통신호에 의한 선택·구동에 동기하여, 타방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동하는 공통전극 선택수단과,
상기 공통전극 선택수단이 공통전극을 선택할 때마다, 모든 세그먼트전극을 구동하는 세그먼트전극 선택수단을 구비하는 것을 특징으로 한다.
본 발명에서,
공통전극 선택수단은,
액정패널의 공통전극군을, 동일 수의 연속된 공통전극군으로 2 분할하여, 소정 주파수의 제 1 공통신호를 이용하여, 일방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동하며, 상기 제 1 공통신호와 동일 주파수를 가지면서도 위상이 다른 제 2 공통신호를 이용하여, 상기 제 1 공통신호에 의한 선택·구동에 동기하여, 타방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동한다. 또, 세그먼트전극 선택수단은, 공통전극 선택수단이 공통전극을 선택할 때마다, 모든 세그먼트전극을 구동한다.
도 1 은 본 발명의 일 실시형태에 의한 액정표시장치에 있어서, 공통전극에 인가되는 신호 (공통신호 (C1, C2) 의 일례를 나타낸 설명도.
도 2 는 동일 실시형태에 의한 액정표시장치의 구성예를 나타낸 블록도.
※ 도면의 주요부분에 대한 부호의 설명
1 : 액정패널 2 : 공통데이터 처리부
3, 4 : 공통 드라이버 5 : 세그먼트 데이터 처리부
6 : 세그먼트 드라이버
이하, 도면을 참조하여, 본 발명의 실시형태에 대하여 설명한다.
1. 개요
먼저, 본 실시형태의 개요에 대하여 설명한다.
여기서는, 일례로서, 행방향 (가로방향) 640 도트와 열방향 (세로방향) 480 도트의 표시도트를 갖는 단순 매트릭스형 액정패널을 이용한다.
또한, 편의상, 이 표시도트 구성에 대응하여, 행방향으로 나열되는 640 개의 세그먼트전극을 제 1 세그먼트전극 ∼ 제 640 세그먼트전극 이라 하고, 열방향으로 나열되는 480 개의 공통전극을 제 1 공통전극 ∼ 제 480 공통전극 이라 한다.
본 실시형태에서는, 이와 같은 액정패널의 화면이 상하로 2 분할된다. 여기에서, 2 분할된 화면 중에서 상부 절반의 화면 (640 도트 × 240 도트) 을 상화면 이라 하고, 하부 절반의 화면 (640 도트 × 240 도트) 을 하화면 이라 한다.
또, 본 실시형태에서는, 2 분할로 얻어진 각 화면 (상화면과 하화면) 에서, 각각, 1 개의 공통전극이 구동 (소정전압의 신호가 인가) 된다.
즉, 액정패널의 1 화면전체에서 보면, 한번에 합계 2 개의 공통전극이 동시에 구동되는 것이 된다.
이하, 상화면의 공통전극에 인가되는 신호를 공통신호(C1) 라 하고, 하화면의 공통전극에 인가되는 신호를 공통신호 (C2) 라 한다.
도 1 은 본 발명의 일 실시형태에 의한 액정표시장치에 있어서, 공통전극에 인가되는 신호 (공통신호 (C1, C2)) 의 일례를 나타낸 설명도이다.
이 도면에서, 1 은 소정전위의 하이레벨신호를 나타내고, -1 은 상기 소정전위와는 다른 소정전위의 로우레벨신호를 나타낸다.
또, 이 도면에서, 각 괄호는 1 프레임 (1 화면) 의 주사기간을 나타낸다.
각 괄호내에서, 분할선 (파선) 보다 위에 기록된 신호 (1 또는 -1) 는 상기 공통신호 (C1) 을 나타내고, 분할선 (파선) 보다 아래에 기록된 신호 (1 또는 -1) 는 상기 공통신호 (C2) 를 나타낸다.
이 도면에 나타낸 바와 같이, 공통신호 (C1) 는, 각 프레임기간내에서, 제 1 공통전극부터 제 240 공통전극까지, 시간의 경과에 따라, 순차적으로, 인가된다 (즉, 주사가 실시된다).
동일하게, 공통신호 (C2) 는, 각 프레임 기간내에서, 제 241 공통전극부터 제 480 공통전극까지, 시간의 경과에 따라, 순차적으로, 인가된다 (즉, 주사가 실시된다).
이 때, 공통신호 (C1, C2) 는, 4 프레임 기간을 1 주기로 변화한다. 즉. 공통신호 (C1) 는, 상기 1 주기를 단위로 하고, 또한, 프레임의 전환점을 변화점으로서, (1→1→1→-1) 의 패턴으로 변화한다. 한편, 공통신호 (C2) 는 상기 1 주기를 단위로 하고, 또한, 프레임의 전환점을 변화점으로서, (1→-1→1→1) 의 패턴으로 변화한다.
이와 같이, 본 실시형태에서는, 공통신호 (C1) 는 (1→1→1→-1) 의 패턴으로, 공통신호 (C2) 는 (1→-1→1→1) 의 패턴으로 서로 동기하여 변화한다.
이 때문에, 공통신호 (C1 과 C2) 를 비교하면, 외관상으로는, 동일파형의 신호가 단순히 위상이 어긋나 공통전극에 인가되어 있는 것이 된다.
따라서, 본 실시형태에서는, 상화면의 구동주파수 (공통신호 (C1) 의 주파수) 와, 하화면의 구동주파수 (공통신호 (C2) 의 주파수) 와의 주파수차가 없어져, 표시품위의 저하를 방지할 수 있다.
2. 구체예
다음으로, 상기 개요를 실현하는 구체예에 대하여 설명한다.
도 2 는 본 실시형태에 의한 액정표시장치의 구성예를 나타낸 블록도이다.
이 도면에서, 액정패널 (1) 은, 행방향 (가로방향) 640 도트, 열방향 (세로방향) 480 도트의 표시도트를 갖는 단순 매트릭스형 액정패널이다. 즉, 액정패널 (1) 은, 행방향으로 640 개의 세그먼트전극을 가지며, 열방향으로 480 개의 공통전극을 갖는다.
공통데이터 처리부 (2) 는, 프레임데이터 (FRAME) 에 근거하여, 상기 공통신호 (C1, C2) 를 생성한다. 또, 공통데이터 처리부 (2) 는, 로드신호 (LOAD) 에 근거하여, 공통전극의 주사용 클럭 (CK) 을 생성한다.
공통드라이버 (3) 는, 공통신호 (C1) 를, 주사용 클럭 (CK) 이 나타낸 타이밍으로, 상하면의 공통전극에 순차적으로 인가한다.
한편, 공통 드라이버 (4) 는, 공통신호 (C2) 를, 주사용 클럭 (K) 이 나타낸 타이밍으로, 하화면의 공통전극에 순차적으로 인가한다.
세그먼트 데이터 처리부 (5) 는, 정규 직교함수로 이루어지는 공통신호 (C1, C2) 와 상화면용 세그먼트 데이터 (UD0 ∼ UD3), 및 하화면용 세그먼트 데이터 (LDO ∼ LD3) 에 대해 소정의 연산을 행하고, 상기 연산결과에 근거하여, 세그먼트 데이터 (DO ∼ D3) 를 생성한다.
세그먼트 드라이버 (6) 는, 클럭 펄스 (CP) 가 나타나는 타이밍으로, 세그먼트 데이터 (DO ∼ D3) 를 순차적으로 불러온다. 세그먼트 드라이버 (6) 는 불러온 세그먼트 데이터 (D0 ∼ D3) 를 상기 세그먼트 드라이버 (6) 의 내장 래지스터 (도시생략) 에 격납한다. 세그먼트 드라이버 (6) 는 이와 같은 불러오기 처리를 160 (=640/4) 회 반복한다. 이로써, 세그먼트 데이터가 모든 세그먼트 전극 (즉, 640 개) 만큼 갖추게 되면, 세그먼트 드라이버 (6) 는 상기 640 개의 세그먼트 데이터를 신호 (LOAD) 에 근거하는 타이밍으로 액정패널 (1) 의 세그먼트 전극에 인가한다.
본 장치의 인터페이스 (외부에서 공급되는 신호구성) 는, 상화면용 세그먼트 데이터 (UD0 ∼ UD3), 하화면용 세그먼트 데이터 (LD0 ∼ LD3), 클럭펄스 (CP), 프레임데이터 (FRAME), 및 로드신호 (LOAD) 로 이루어진다.
상기 인터페이스는 표준적인 듀얼 스캔형 액정표시장치의 인터페이스와 호환성이 있다.
상기 인터페이스에서의 각 신호는 본 장치와는 별도로 설치된 표시제어회로 (도시생략)에서 공급된다. 일반적으로, 이 표시제어회로는, 본 액정표시장치가 설치되는 장치의 설계자 (즉, 본 액정표시장치의 구입자) 가 설계하는 제어회로이다.
상화면용 세그먼트 데이터 (UD0 ∼ UD3) 는, 듀얼 스캔형 액정표시장치에 있어서, 상화면의 세그먼트전극에 인가되는 신호이다.
한편, 하화면용 세그먼트 데이터 (LD0-LD3) 는, 듀얼스캔형 액정표시장치에서, 하화면의 세그먼트전극에 인가되는 신호이다.
클럭펄스 (CP) 는, 세그먼트 드라이버 (6) 가 세그먼트 데이터 (D0 ∼ D3) 를 불러올 때에 사용하는 클럭펄스이다.
프레임 데이터 (FRAME) 는 상기 공통신호 (C1, C2) 의 원래의 데이터이다.
로드신호 (LOAD) 는 1 프레임 기간의 1/240 주기인 펄스신호이다.
다음으로, 상기 구성에 의한 액정표시장치의 동작을 설명한다.
(1) 공통전극의 구동처리에 대하여
전원이 투입되어, 제 1 프레임 (도 1 참조) 의 표시처리가 개시되면, 표시제어회로 (도시생략) 는 프레임 데이터 (FRAME) 를 공통데이터 처리부 (2) 에 입력한다.
공통데이터 처리부 (2) 는, 상기 프레임 데이터 (FRAME) 에 근거하여, 공통신호 (C1, C2) 를 생성한다.
현재의 프레임이 제 1 프레임이므로, 도 1 에 나타낸 바와 같이, 공통신호 (C1, C2) 는 모두 1 이다.
공통데이터 처리부 (2) 는, 생성된 공통신호 (C1) 를 공통 드라이버 (3) 로, 생성된 공통신호 (C2) 를 공통 드라이버 (4) 로, 각각 입력한다.
한편, 상기 표시제어회로는 로드신호 (LOAD) 를 공통데이터 처리부 (2) 에 입력한다. 상술한 바와 같이, 로드 신호 (LOAD) 는 1 프레임 기간의 1/240 주기인 펄스신호이다.
따라서, 공통데이터 처리부 (2) 는 상기 로드신호 (LOAD) 를 공통전극의 주사용 클럭 (CLK) 으로서 공통 드라이버 (3, 4) 에 입력한다.
이로써, 공통 드라이버 (3) 는, 주사용 클럭 (CK) 의 펄스가 입력될 때마다, 공통신호 (C1) 를 인가하는 공통전극을, 제 1 공통전극→제 2 공통전극→…… → 제 240 공통전극의 순서로, 순차적으로 전환한다.
동일하게, 공통 드라이버 (4) 는, 주사용 클럭 (CK) 의 펄스가 입력될 때마다, 공통신호 (C2) 를 인가하는 공통전극을, 제 241 공통전극→제 242 공통전극 → ……→제 480 공통전극의 순서로, 순차적으로 전환한다.
이상의 처리에 의해, 제 1 프레임에서의 공통신호 (C1, C2) 의 인가처리가 종료되면 (즉, 주사 클럭 (CK) 을 240 펄스카운트하면), 상기 표시제어회로는 새로운 프레임데이터 (FRAME) 를 공통데이터 처리부 (2) 에 입력한다.
공통데이터 처리부 (2) 는, 상기 프레임 데이터 (FRAME) 에 근거하여, 새로운 공통신호 (C1, C2) 를 생성한다.
현재의 프레임이 제 2 프레임이므로, 도 1 에 나타낸 바와 같이, 공통신호 (C1) 는 1 이며, 공통신호 (C2) 는 -1 이다.
이하, 제 1 프레임과 동일한 처리에 의해, 공통신호 (C1, C2) 의 각 공통전극으로의 인가가 실시되어, 제 2 프레임에서의 공통신호 (C1, C2) 의 인가처리가 종료된다.
이하, 제 1 프레임 및 제 2 프레임과 동일처리에 의해, 제 3 프레임 및 제 4 프레임 (도 1 참조) 에서의 공통신호 (C1, C2) 의 인가처리가 실시된다.
이 때, 도 1 에 나타낸 바와 같이, 제 3 프레임에서는, 공통신호 (C1, C2) 는 모두 1 이고, 제 4 프레임에서는, 공통신호 (C1) 는 -1 이며 공통신호 (C2) 는 1 이다.
그리고, 제 4 프레임에 대한 인가처리가 종료되면, 도 1 에 나타낸 바와 같이, 상기 처리는, 다시, 제 1 프레임에 대한 인가처리로 되돌아간다.
(2) 세그먼트 전극의 구동처리에 대하여
상기 공통신호 (C1, C2) 가 1 개의 공통전극에 계속 인가되고 있는 기간 (즉, 1 개의 주사선이 선택되어 있는 기간) 에, 세그먼트전극에 대하여, 이하의 구동처리가 실시된다.
먼저, 공통드라이버 (3) 가 출력한 공통신호 (C1) 와, 공통드라이버 (4) 가 출력한 공통신호 (C2) 가 세그먼트 데이터 처리부 (5) 에 입력된다.
그후, 상기 표시제어회로는 상화면용 세그먼트데이터 (UD0 ∼ UD3) 와 하화면용 세그먼트 데이터 (LD0 ∼ LD3) 를 세그먼트 데이터 처리부 (5) 에 입력한다.
세그먼트 데이터 처리부 (5) 는 공통신호 (C1, C2) 와 상화면용 세그먼트 데이터 (UD0 ∼ UD3), 및 하화면용 세그먼트 데이터 (LD0 ∼ LD3) 에 근거하여, 세그먼트 데이터 (D0 ∼ D3) 를 생성한다.
세그먼트 드라이버 (6) 는, 클럭펄스 (CP) 가 나타낸 타이밍으로, 생성된 세그먼트 데이터 (D0 ∼ D3) 를 불러온다.
세그먼트 드라이버 (6) 는 불러온 세그먼트 데이터 (D0 ∼ D3) 를 상기 세그먼트 드라이버 (6) 의 내장 레지스터 (도시생략) 에 격납한다.
세그먼트 드라이버 (6) 는 이와 같은 불러오기 처리를 160 (=640/4) 회 반복한다.
이로써, 세그먼트 데이터가 모든 세그먼트 전극 (즉, 640 개) 만큼 갖추어지면, 세그먼트 드라이버 (6) 가 상기 640 개의 세그먼트 데이터를 신호 (LOAD) 에 근거하는 타이밍으로, 액정패널 (1) 의 세그먼트전극에 인가한다.
3. 보충
이상, 본 발명의 실시형태를 도면을 참조하여 설명하였지만, 구체적인 구성은 본 실시형태에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위의 설계변경 등이 있어도 본 발명에 포함된다.
이상 설명한 바와 같이, 본 발명에 의하면, 액정표시장치에 있어서, 현행의 듀얼스캔 인터페이스에 그대로 접속할 수 있어, 표시품위를 떨어뜨리지 않고, 또한 저비용을 실현할 수 있다.

Claims (4)

  1. 액정패널과,
    상기 액정패널의 공통전극군을, 동일 수의 연속된 공통전극군으로 2 분할하고, 소정 주파수의 제 1 공통신호를 이용하여, 일방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동하고, 상기 제 1 공통신호와는 동일 주파수를 가지나 위상이 다른 제 2 공통신호를 이용하여, 상기 제 1 공통신호에 의한 선택·구동에 동기하여, 타방의 공통전극군으로부터, 1 개의 공통전극을 순차적으로 선택·구동하는 공통전극 선택수단과,
    상기 공통전극 선택수단이 공통전극을 선택할 때마다, 모든 세그먼트전극을 구동하는 세그먼트전극 선택수단을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 공통신호는 상기 액정패널의 4 화면분의 주사기간을 1 주기로 하고, 또한, 1 화면분의 주사의 종료시점을 변화점으로서, (1→1→1→-1) 의 패턴으로 변화하고,
    상기 제 2 공통신호는 상기 액정패널의 4 화면분의 주사기간을 1 주기로 하고, 또한, 1 화면분의 주사의 종료시점을 변화점으로서, (1→-1→1→1) 의 패턴으로 변화하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 액정패널에서, 상기 세그먼트 전극은 각각, 상기 공통전극의 전체에 교차하며,
    상기 세그먼트전극 선택수단은 상기 세그먼트전극의 전체를 구동하는 하나의 세그먼트 드라이버를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 세그먼트전극 선택수단은, 듀얼스캔 인터페이스의 신호인 상화면용 세그먼트 데이터와 하화면용 세그먼트 데이터에 근거하여, 상기 세그먼트전극에 반대되는 구동신호를 생성하는 세그먼트 데이터 처리부를 구비하고,
    상기 공통전극 선택수단은, 듀얼스캔 인터페이스의 신호인 프레임 데이터에 근거하여, 상기 제 1 공통신호 및 상기 제 2 공통신호를 생성하는 공통 데이터 처리부를 구비하는 것을 특징으로 하는 액정표시장치.
KR1019980026813A 1997-07-15 1998-07-03 액정표시장치 KR100300617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-190183 1997-07-15
JP9190183A JPH1138382A (ja) 1997-07-15 1997-07-15 液晶表示装置

Publications (2)

Publication Number Publication Date
KR19990013591A true KR19990013591A (ko) 1999-02-25
KR100300617B1 KR100300617B1 (ko) 2001-10-19

Family

ID=16253838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980026813A KR100300617B1 (ko) 1997-07-15 1998-07-03 액정표시장치

Country Status (5)

Country Link
US (1) US6297786B1 (ko)
JP (1) JPH1138382A (ko)
KR (1) KR100300617B1 (ko)
CN (1) CN1095550C (ko)
TW (1) TW480360B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100444694B1 (ko) * 1999-08-04 2004-08-18 엘지전자 주식회사 폴더형 이동 통신 단말기의 표시장치
US6628243B1 (en) * 1999-12-09 2003-09-30 Seiko Epson Corporation Presenting independent images on multiple display devices from one set of control signals
TW200509037A (en) * 2003-08-22 2005-03-01 Ind Tech Res Inst A gate driver for a display
JP4899300B2 (ja) * 2004-09-09 2012-03-21 カシオ計算機株式会社 液晶表示装置及び液晶表示装置の駆動制御方法
JP2008020601A (ja) * 2006-07-12 2008-01-31 Seiko Epson Corp 動画像表示装置および動画像表示方法
JP2012247500A (ja) * 2011-05-25 2012-12-13 Sumitomo Wiring Syst Ltd 表示装置
FR2978859B1 (fr) * 2011-08-05 2014-01-24 Thales Sa Systeme d'affichage smart-dual

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2042238B (en) * 1979-02-14 1982-12-08 Matsushita Electric Ind Co Ltd Drive circuit for a liquid crystal display panel
JPS60257497A (ja) * 1984-06-01 1985-12-19 シャープ株式会社 液晶表示装置の駆動方法
US4778260A (en) * 1985-04-22 1988-10-18 Canon Kabushiki Kaisha Method and apparatus for driving optical modulation device
US4816816A (en) * 1985-06-17 1989-03-28 Casio Computer Co., Ltd. Liquid-crystal display apparatus
KR880005792A (ko) * 1986-10-21 1988-06-30 가시오 다다오 화상(畵橡)표시장치
US5392058A (en) * 1991-05-15 1995-02-21 Sharp Kabushiki Kaisha Display-integrated type tablet device
US5489919A (en) * 1991-07-08 1996-02-06 Asashi Glass Company Ltd. Driving method of driving a liquid crystal display element
KR960014494B1 (ko) * 1992-06-18 1996-10-16 가부시기가이샤 히다찌세이사구쇼 에스.티.엔(stn) 액정패널의 구동방법 및 그 표시장치
JP3298301B2 (ja) * 1994-04-18 2002-07-02 カシオ計算機株式会社 液晶駆動装置
US5508716A (en) * 1994-06-10 1996-04-16 In Focus Systems, Inc. Plural line liquid crystal addressing method and apparatus
JPH08114783A (ja) * 1994-10-14 1996-05-07 Sony Corp Ｌｃｄ駆動装置及びｌｃｄ駆動方法
JPH08278769A (ja) * 1995-04-05 1996-10-22 Citizen Watch Co Ltd マイクロコンピュータ
JPH08286207A (ja) * 1995-04-14 1996-11-01 Casio Comput Co Ltd 液晶表示素子
JPH0922275A (ja) * 1995-07-07 1997-01-21 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
CN1095550C (zh) 2002-12-04
CN1205451A (zh) 1999-01-20
KR100300617B1 (ko) 2001-10-19
TW480360B (en) 2002-03-21
US6297786B1 (en) 2001-10-02
JPH1138382A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
KR960004650B1 (ko) 액정 표시기의 구동 장치 및 구동 방법
US6118425A (en) Liquid crystal display and driving method therefor
EP0843300B1 (en) Display gradation controller for a passive liquid crystal display
EP1280130A2 (en) Display device and electronic instrument
US20030222840A1 (en) Liquid crystal display device and driving method for liquid crystal display device
KR100300617B1 (ko) 액정표시장치
KR20040037177A (ko) 매트릭스 구동 방법, 매트릭스 구동 회로 및 액정디스플레이 장치
US6597335B2 (en) Liquid crystal display device and method for driving the same
US5912655A (en) Display device
US6828953B2 (en) Method of driving liquid crystal display panel
KR100316980B1 (ko) 액정 표시 장치
KR0150262B1 (ko) 표시장치의 구동회로
KR19980071743A (ko) 액정 표시 장치
JP2000322032A (ja) 平面型表示器の駆動方法
KR100357945B1 (ko) 액정 표시 소자 구동 회로
JP2003121813A (ja) 液晶表示パネルの階調駆動方法
KR100249106B1 (ko) 주사회로 및 매트릭스 형화상 표시장치
JPH10161610A (ja) 液晶表示装置
KR100332333B1 (ko) 디스플레이장치
JP2002229524A (ja) 単純マトリクス型液晶表示パネルの駆動回路及び液晶表示装置
JP3453987B2 (ja) 液晶表示装置の駆動方法、液晶表示装置及び電子機器
US5999156A (en) Matrix electrode structural display element driving unit
KR100889539B1 (ko) 액정표시장치
JP3020228B2 (ja) 液晶表示装置
JPH08115061A (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060510

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee