KR19990011929A - 반도체장치의 금속막 식각방법 - Google Patents
반도체장치의 금속막 식각방법 Download PDFInfo
- Publication number
- KR19990011929A KR19990011929A KR1019970035184A KR19970035184A KR19990011929A KR 19990011929 A KR19990011929 A KR 19990011929A KR 1019970035184 A KR1019970035184 A KR 1019970035184A KR 19970035184 A KR19970035184 A KR 19970035184A KR 19990011929 A KR19990011929 A KR 19990011929A
- Authority
- KR
- South Korea
- Prior art keywords
- metal film
- etching
- semiconductor device
- gas
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 238000005530 etching Methods 0.000 title claims abstract description 106
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 91
- 239000002184 metal Substances 0.000 title claims abstract description 91
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 42
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 5
- 230000000996 additive effect Effects 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- -1 chlorine ions Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- ing And Chemical Polishing (AREA)
Abstract
본 발명은 미세한 패턴을 요구하는 최근의 반도체장치의 제조를 위한 반도체장치의 금속막 식각방법에 관한 것이다.
본 발명은 반도체 기판 상에 형성되는 금속막을 식각하는 반도체장치의 금속막 식각방법에 있어서, 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용한 식각공정의 수행으로 상기 금속막을 식각시킴을 특징으로 한다.
따라서, 최근의 반도체소자의 스펙을 만족시킬 수 있는 금속막의 식각공정의 수행으로 반도체소자의 신뢰도가 향상되는 효과가 있다.
Description
본 발명은 반도체장치의 금속막 식각방법에 관한 것으로서, 보다 상세하게는 나선형공명기(Helical Resonator)를 이용하여 형성시킨 플라즈마(Plasma)를 이용하는 반도체장치의 금속막 식각방법에 관한 것이다.
일반적으로 반도체장치의 제조에서는 반도체 기판 상에 소자의 특성에 따른 패턴을 형성시키는 식각공정을 수행한다.
이러한 식각공정은 반도체소자의 고집적화에 따라 케미컬을 이용한 식각공정에서 플라즈마를 이용한 식각공정으로 그리고 상기 플라즈마의 효율을 더욱 향상시킨 식각공정인 반응성이온식각공정(Reactive Ion Etching Process) 등으로 발달되는 추세이다.
그러나 상기 반도체소자의 집적도가 더욱 더 미세화되어가는 최근의 반도체장치의 제조에서는 급격히 감소하는 패턴의 선폭(CD : Critical Dimension) 및 토포라지(Topology)의 영향에 따른 평가항목 등이 세분화되어감에 따라 상기 식각공정의 수행으로는 상기 고집적화되어가는 반도체소자에 따른 패턴을 형성시키기에는 한계가 있었다.
즉, 상기와 같은 평가항목 등에 따른 마이크로로딩(Microloading), 프로파일(Profile)의 관리 또는 하부막에 대한 식각선택비(Etching Selectivity) 등의 스펙(Spec)을 만족시키지 못하였다.
특히, 미세한 콘택홀(Contact Hole) 등의 패턴 형성을 위한 최근의 금속막(Metal Film)의 식각공정에서는 상기 스펙들이 더욱 철저하게 요구되고 있으나, 상기 식각공정들의 수행으로 상기 스펙을 만족시키기에는 그 한계가 있었다.
따라서 종래의 금속막 식각공정의 수행으로는 고집적화되어가는 최근의 반도체소자의 스펙을 만족시키지 못함으로 인해 반도체소자의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 고집적화되어가는 최근의 반도체소자의 스펙을 만족시킬 수 있는 금속막의 식각공정을 수행하기 위한 반도체장치의 금속막 식각방법을 제공하는 데 있다.
도1은 본 발명에 따른 반도체장치의 금속막의 식각공정에 이용되는 나선형공명기로 형성된 챔버를 나타내는 구성도이다.
도2는 본 발명에 따른 반도체장치의 금속막 식각을 수행하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 챔버 10 : 웨이퍼
12 : 척 14 : 내벽
16 : 외벽 18 : 커버
20 : 코일 22 : 정전기차폐막
24 : 냉각기 30 : 반도체 기판
32 : 산화막 34 : 티타늄막
36 : 알루미늄막 38 : 티타늄나이트라이드막
40 : 포토레지스트
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 금속막 식각방법은, 반도체 기판 상에 형성되는 금속막을 식각하는 반도체장치의 금속막 식각방법에 있어서, 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용한 식각공정의 수행으로 상기 금속막을 식각시킴을 특징으로 한다.
상기 금속막은 알루미늄막인 것이 바람직하고, 상기 알루미늄막은 0.8% 내지 1.2 정도의 실리콘 및 0.4% 내지 0.6% 정도의 구리가 함유되는 알루미늄막 또는 0.8% 내지 1.2% 정도의 실리콘이 함유되는 알루미늄막인 것이 바람직하다.
상기 금속막은 알루미늄을 포함하는 다층금속막으로써, 상기 다층금속막은 티타늄막, 알루미늄막 및 티타늄나이트라이드막이 순차적으로 형성되는 다층금속막인 것이 바람직하다.
상기 식각공정은 삼염화불소가스 및 염소가스가 혼합되는 혼합가스 또는 염소가스를 식각가스로 이용하는 것이 바람직하다.
상기 삼염화불소는 분당 100cc 이하로, 상기 염소가스는 30cc 내지 100cc 정도로 공급하는 것이 바람직하다.
상기 식각공정은 질소가스를 첨가가스로 이용하고, 분당 5cc 내지 30cc 정도로 공급하는 것이 바람직하다.
상기 식각공정은 3mTorr 내지 15mTorr 정도의 압력에서 공정을 수행하는 것이 바람직하다.
상기 식각공정시 챔버의 상부전극에 인가되는 파워는 700W 내지 3,500W 정도인 것이 바람직하다.
상기 식각공정시 챔버의 하부전극에 인가되는 파워는 500W 이하인 것이 바람직하다.
상기 식각공정은 30℃ 내지 50℃ 정도의 온도에서 공정을 수행하는 것이 바람직하다.
본 발명에 따른 반도체장치의 금속막 식각방법은, 반도체 기판 상에 금속막을 형성시키는 단계를 구비하는 반도체장치의 금속막 식각방법에 있어서,
상기 금속막 상에 식각마스크를 형성시키는 단계; 상기 식각마스크를 소정의 패턴에 따라 제거하는 단계; 및 상기 식각마스크의 제거에 의해 노출되는 상기 금속막을 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하여 식각시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 금속막은 알루미늄막인 것이 바람직하고, 상기 식각공정은 5mTorr의 압력 및 40℃의 온도에서, 상부전극의 파워는 800W로 하부전극의 파워는 120W로 인가시키고, 삼염화불소가스 및 염소가스를 분당 각각 80cc로 공급되어 혼합되는 혼합가스를 공급하면서 공정을 수행하는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명에 따른 반도체장치의 금속막의 식각공정에 이용되는 나선형공명기로 형성된 챔버를 나타내는 구성도이고, 도2는 본 발명에 따른 반도체장치의 금속막 식각을 수행하기 위한 단면도이다.
먼저, 도1은 유도결합형(Inductive Coupled Type)의 나선형공명기로 구성되는 챔버(Chamber)(1)를 나타내는 것으로써, 그 구성을 살펴보면 상기 챔버(1)의 내부에 웨이퍼(Wafer)(10)가 안착되는 척(Chuck)(12)이 구비되고, 상기 챔버(1)는 원형의 내벽(14) 및 외벽(16)으로 형성되어 있으며, 그 상부에는 가스가 공급되는 홀(Hole)들이 일정간격으로 형성된 커버(Cover)(18)가 구비되어 있다.
여기서 상기 내벽(14)은 석영(Quartz) 또는 세라믹(Ceramic) 등의 비도전성재질 즉, 절연재질로 형성시킬 수 있고, 상기 외벽(16)은 전도성재질로 형성시킬 수 있다.
그리고 상기 내벽(14)과 외벽(16) 사이에 확보되는 공간에는 나선형으로 형성된 코일(Coil)(20)이 구비되어 있고, 상기 공간의 내벽측으로는 정전기차폐막(Electrostatic Shield)(22)이 구비되어 있으며, 상기 공간의 저면에는 상기 내벽(14)을 냉각시키는 냉각기(24)가 구비되어 있다.
이러한 구성으로 이루어지는 상기 유도결합형의 나선형공명기를 이용한 플라즈마의 형성은 먼저, 상기 커버(18)의 홀들을 통하여 가스를 공급한다.
그리고 상기 코일(20)에 13.56MHz의 고주파(Radio Friquency)를 인가시키면 상기 코일(20)에 의해 전기장 및 자기장이 형성되고, 상기 전기장 및 자기장에 의해 플라즈마가 형성된다.
이에 따라 상기 코일(20)이 형성된 방향과 동일한 방향으로는 전기장이 형성되고, 상기 전기장의 수직방향으로는 자기장이 형성됨으로써, 상기 챔버(1) 내의 전자는 상기 자기장에 의해 로렌츠힘(Lorentz Force)을 받아 원운동을 하면서 상기 가스분자와 충돌하여 전리된 이온 및 레디컬(Radical) 등을 이용하여 본 발명의 금속막 식각공정을 수행한다.
이러한 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하는 본 발명의 금속막 식각공정은 도2에 도시된 바와 같이 반도체 기판(30) 상의 산화막(32) 상에 형성된 금속막(34, 36, 38) 즉, 다층금속막을 소정의 패턴으로 형성시키기 위하여 포토레지스트(Photo Resist)(40)를 식각마스크(Etching Mask)로 형성시켜 식각공정을 수행한다.
여기서 본 발명의 상기 금속막은 알루미늄막(Al Film)(36)을 포함하는 다층금속막으로써, 티타늄막(Ti Film)(34), 알루미늄막(36) 및 티타늄나이트라이드막(TiN Film)(38)이 순차적으로 형성되는 다층금속막이고, 또한 상기 알루미늄막(36)은 0.8% 내지 1.2 정도의 실리콘(Si) 및 0.4% 내지 0.6% 정도의 구리(Cu)가 함유되는 알루미늄막 또는 0.8% 내지 1.2% 정도의 실리콘이 함유되는 알루미늄막을 형성시킬 수 있으며, 실시예에서는 상기 0.8% 내지 1.2% 정도의 실리콘이 함유되는 알루미늄막(36)을 형성시킨다.
상기와 같은 금속막(34, 36, 38)들을 식각시키는 본 발명의 금속막 식각공정은 주식각가스로 삼염화불소가스(HCl3Gas) 및 염소가스(Cl2Gas)가 혼합되는 혼합가스 또는 상기 염소가스를 이용할 수 있고, 실시예에서는 상기 혼합가스를 주식각가스로 이용한다.
그리고 본 발명은 상기 삼염화불소를 분당 100cc 이하로, 상기 염소가스를 30cc 내지 100cc 정도로 공급할 수 있고, 실시예에서는 상기 삼염화불소 및 염소가스가 분당 80cc로 각각 공급되는 혼합가스를 이용한다.
또한 본 발명은 상기 주식각가스외에도 질소가스(N2Gas)를 첨가가스로 이용할 수 있고, 그 공급은 분당 5cc 내지 30cc 정도이며, 실시예에서는 분당 10cc로 공급한다.
그리고 본 발명은 3mTorr 내지 15mTorr 정도의 압력으로 상기 식각공정을 수행할 수 있고, 실시예에서는 상기 압력을 5mTorr로 하여 상기 식각공정을 수행한다.
또한 본 발명은 30℃ 내지 50℃ 정도의 온도에서 상기 식각공정을 수행할 수 있고, 실시예에서는 상기 온도를 40℃로 하여 상기 식각공정을 수행한다.
그리고 본 발명의 상기 식각공정의 수행시 상기 챔버(1)의 상부전극에 인가되는 파워 즉, 소스파워(Source Power)는 700W 내지 3,500W 정도로 인가할 수 있고, 상기 챔버(1)의 하부전극 즉, 웨이퍼(10)가 안착되는 영역에 인가되는 파워인 보텀파워(Bottum Power)는 500W 이하로 인가할 수 있으며, 실시예에서는 상기 소스파워를 800W로, 상기 보텀파워를 120W로 인가하여 상기 금속막 식각공정을 수행한다.
이러한 구성으로 이루어지는 본 발명의 금속막 식각공정은 상기 금속막(34, 36, 38)들의 식각공정의 수행시 상기 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하여 상기 주식각가스인 삼염화불소 및 염소가스의 혼합가스를 전리시켜 상기 전리된 이온들과 금속막(34, 36, 38)들과 반응으로 식각시킨다.
여기서 상기 주식각가스 및 첨가가스 등의 식각가스가 공급되는 홀들을 커버(18)에 형성시킨 챔버(1)를 이용함으로써 상기 가스들을 균일하게 혼합시키면서 공급시킬 수 있다.
또한 상기 유도결합형의 나선형공명기를 이용한 금속막 식각공정에서는 플라즈마의 형성시 자기장이 형성되어도 웨이퍼(10)가 손상되지 않는 것은 도1에 도시된 바와 같이 상기 코일(20)과 내벽(14) 사이의 일정공간에 형성된 정전기차폐막(22)이 상기 자기장을 효율적으로 유도하기 때문이다.
즉, 상기 정전기차폐막(22)이 상기 자기장의 Z축 백터성분(Vector Factor)만을 통과시키기 때문에 이온과 상기 내벽(14)과의 충돌을 방지함으로써 상기 자기장에 의한 상기 웨이퍼(10)의 손상을 최소화시킬 수 있다.
따라서 본 발명은 상기 금속막(34, 36, 38)들의 식각공정시 최적의 프로파일을 얻을 수 있고, 또한 금속막과 식각마스크인 포토레지스트 또는 상기 금속막과 하부막과의 원하는 식각선택비를 얻을 수 있으며, 마이크로로딩 등을 현격하게 줄일 수 있음으로 인해 이방성모드(Anisotropic Mode)로 형성시킬 수 있다.
본 발명을 이용한 금속막 식각공정은 디자인룰(Design Rule)이 미세화되어가는 최근의 반도체장치의 제조 즉, 반도체소자가 요구하는 미세 패턴의 스펙을 만족시킬 수 있다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체 기판(30) 상에 산화막(32) 및 금속막(34, 36, 38)들을 순차적으로 형성시키는 것으로써, 상기 산화막(32) 상에 티타늄막(34), 알루미늄막(36) 및 티타늄나이트라이드막(38)을 순차적으로 형성시킨다.
그리고 소정의 패턴을 형성시키기 위하여 상기 티타늄라이트나이드막(38) 상에 식각마스크인 포토레지스트(40)를 형성시킨 후, 사진식각공정을 수행한다.
여기서 상기 금속막(34, 36, 38)들을 패턴으로 형성시키기 위하여 수행되는 본 발명의 금속막 식각공정은 먼저, 유도결합형의 나선형공명기를 이용하여 플라즈마를 형성시킨다.
그리고 상기 금속막(34, 36, 38)들이 형성된 반도체 기판(30) 즉, 웨이퍼(10)가 안착된 챔버(1) 내로 주식각가스인 삼염화불소가스 및 염소가스를 각각 분당 80cc로 공급하고, 첨가가스인 질소가스를 분당 10cc로 공급한다.
또한 상기 금속막 식각공정의 수행시 5mTorr의 압력 및 40℃의 온도를 형성시킨다.
여기서 상기 40℃의 온도를 유지시키기 위하여 상기 챔버(1)의 냉각기(24)를 이용한다.
그리고 상기 챔버(1)의 상부전극의 소스파워는 800W로 하부전극의 보텀파워는 120W로 인가시킨다.
또한 본 발명은 상기 금속막 식각공정시 상기 웨이퍼(10)와 전극간의 온도조절을 위하여 12torr의 압력으로 백사이드헬륨(Backside He)을 공급한다.
이에 따라 본 발명은 상기 유도결합형의 나선형공명기를 이용하여 형성된 플라즈마에 의해 염소가스가 전리되어 염소이온 및 염소레디컬이 생성되고, 상기 염소레디컬이 상기 금속막(34, 36, 38)들과 순차적으로 반응하여 상기 금속막(34, 36, 38)들을 식각시킨다.
또한 상기 삼염화불소도 상기 플라즈마에 의해 전리되어 상기 금속막(34, 36, 38)들과 순차적으로 반응하여 식각시킨다.
그리고 상기 질소가스는 상기 금속막 식각공정시 식각속도 등을 조절하여 상기 식각공정의 수행으로 형성되는 패턴의 프로파일등을 향상시킨다.
여기서 본 발명은 상기 금속막(34, 36, 38)들 즉, 다층금속막에 대한 식각공정에 대하여 설명하였다.
그리고 상기의 실시예에서의 식각공정의 조건 즉, 5mTorr의 압력 및 40℃의 온도에서, 챔버(1)의 상부전극의 파워는 800W로 하부전극의 파워는 120W로 인가시키고, 삼염화불소가스 및 염소가스가 분당 각각 80cc로 공급되어 혼합되는 혼합가스와 분당 10cc의 질소가스를 공급하면서 공정을 수행하는 공정조건은 상기 금속막(34, 36, 38)들 중에서 상기 알루미늄(36)의 식각공정의 최적의 공정조건이다.
또한 전술한 본 발명의 공정조건의 범위내에서 상기 식각공정을 수행하면 상기 금속막(34, 36, 38)들의 식각공정의 공정조건을 모두 만족시킬 수 있다.
이에 따라 본 발명은 미세한 패턴을 요구하는 최근의 반도체장치의 제조에 효율적으로 이용할 수 있고, 디자인 룰이 미세화되어가는 최근의 반도체소자가 요구하는 스펙들을 만족시킬 수 있다.
즉, 본 발명은 상기 금속막들의 식각시 원하는 식각선택비를 얻을 수 있고, 또한 버티컬(Vertical)한 이방성모드의 프로파일을 형성시킬 수 있다.
따라서, 본 발명에 의하면 최근의 반도체소자의 스펙을 만족시킬 수 있는 금속막의 식각공정의 수행으로 반도체소자의 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (18)
- 반도체 기판 상에 형성되는 금속막(Metal Film)을 식각하는 반도체장치의 금속막 식각방법에 있어서,유도결합형(Inductive Coupled Type)의 나선형공명기(Helical Resornator)를 이용하여 형성시킨 플라즈마(Plasma)를 이용한 식각공정의 수행으로 상기 금속막을 식각시킴을 특징으로 하는 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 금속막은 알루미늄막(Al Film)임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 2 항에 있어서,상기 알루미늄막은 0.8% 내지 1.2 정도의 실리콘(Si) 및 0.4% 내지 0.6% 정도의 구리(Cu)가 함유되는 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 2 항에 있어서,상기 알루미늄막은 0.8% 내지 1.2% 정도의 실리콘이 함유되는 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 금속막은 알루미늄을 포함하는 다층금속막임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 5 항에 있어서,상기 다층금속막은 티타늄막(Ti Film), 알루미늄막 및 티타늄나이트라이드막(TiN Film)이 순차적으로 형성되는 다층금속막임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 삼염화불소가스(BCl3Gas) 및 염소가스(Cl2Gas)가 혼합되는 혼합가스를 식각가스로 이용함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 7 항에 있어서,상기 삼염화불소는 분당 100cc 이하로, 상기 염소가스는 30cc 내지 100cc 정도로 공급함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 염소가스를 식각가스로 이용함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 질소가스(N2Gas)를 첨가가스로 이용함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 10 항에 있어서,상기 질소가스는 분당 5cc 내지 30cc 정도로 공급함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 3mTorr 내지 15mTorr 정도의 압력에서 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정시 챔버의 상부전극에 인가되는 파워는 700W 내지 3,500W 정도임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정시 챔버의 하부전극에 인가되는 파워는 500W 이하임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 1 항에 있어서,상기 식각공정은 30℃ 내지 50℃ 정도이 온도에서 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 반도체 기판 상에 금속막을 형성시키는 단계를 구비하는 반도체장치의 금속막 식각방법에 있어서,상기 금속막 상에 식각마스크(Etching Mask)를 형성시키는 단계;상기 식각마스크를 소정의 패턴(Pattern)에 따라 제거하는 단계; 및상기 식각마스크의 제거에 의해 노출되는 상기 금속막을 유도결합형의 나선형공명기를 이용하여 형성시킨 플라즈마를 이용하여 식각시키는 단계;를 구비하여 이루어짐을 특징으로 하는 반도체장치의 금속막 식각방법.
- 제 16 항에 있어서,상기 금속막은 알루미늄막임을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
- 제 16 항에 있어서,상기 식각공정은 5mTorr의 압력 및 40℃의 온도에서, 챔버의 상부전극의 파워는 800W로 하부전극의 파워는 120W로 인가시키고, 삼염화불소가스 및 염소가스가 분당 각각 80cc로 공급되어 혼합되는 혼합가스를 공급하면서 공정을 수행함을 특징으로 하는 상기 반도체장치의 금속막 식각방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035184A KR100291585B1 (ko) | 1997-07-25 | 1997-07-25 | 반도체장치의금속막식각방법 |
| TW087104738A TW418465B (en) | 1997-07-25 | 1998-03-30 | Method of etching metallic film of semiconductor devices |
| JP10110867A JPH1154490A (ja) | 1997-07-25 | 1998-04-21 | 半導体装置の金属膜エッチング方法 |
| US09/116,483 US6037267A (en) | 1997-07-25 | 1998-07-16 | Method of etching metallic film for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970035184A KR100291585B1 (ko) | 1997-07-25 | 1997-07-25 | 반도체장치의금속막식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990011929A true KR19990011929A (ko) | 1999-02-18 |
| KR100291585B1 KR100291585B1 (ko) | 2001-11-30 |
Family
ID=19515726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970035184A KR100291585B1 (ko) | 1997-07-25 | 1997-07-25 | 반도체장치의금속막식각방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6037267A (ko) |
| JP (1) | JPH1154490A (ko) |
| KR (1) | KR100291585B1 (ko) |
| TW (1) | TW418465B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473580B2 (ja) * | 2000-12-27 | 2003-12-08 | 住友電気工業株式会社 | ＺｎＳｅ多結晶体の炭酸ガスレーザ用回折型光学部品の製造方法 |
| US20040107561A1 (en) * | 2002-09-30 | 2004-06-10 | Tokyo Electron Limited | Electrostatically shielded radio frequency plasma apparatus and method of manufacturing |
| JP4865361B2 (ja) * | 2006-03-01 | 2012-02-01 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| CN106611692A (zh) * | 2015-10-26 | 2017-05-03 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 上电极组件及反应腔室 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372877A (ja) * | 1986-09-12 | 1988-04-02 | Tokuda Seisakusho Ltd | 真空処理装置 |
| JP3238925B2 (ja) * | 1990-11-17 | 2001-12-17 | 株式会社東芝 | 静電チャック |
| JP3257741B2 (ja) * | 1994-03-03 | 2002-02-18 | 東京エレクトロン株式会社 | プラズマエッチング装置及び方法 |
| JP2861785B2 (ja) * | 1994-02-15 | 1999-02-24 | 日本電気株式会社 | 半導体装置の配線の形成方法 |
| JPH07335623A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | プラズマエッチング方法 |
| JPH0982495A (ja) * | 1995-09-18 | 1997-03-28 | Toshiba Corp | プラズマ生成装置およびプラズマ生成方法 |
-
1997
- 1997-07-25 KR KR1019970035184A patent/KR100291585B1/ko not_active IP Right Cessation
-
1998
- 1998-03-30 TW TW087104738A patent/TW418465B/zh not_active IP Right Cessation
- 1998-04-21 JP JP10110867A patent/JPH1154490A/ja active Pending
- 1998-07-16 US US09/116,483 patent/US6037267A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1154490A (ja) | 1999-02-26 |
| US6037267A (en) | 2000-03-14 |
| KR100291585B1 (ko) | 2001-11-30 |
| TW418465B (en) | 2001-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783101A (en) | High etch rate residue free metal etch process with low frequency high power inductive coupled plasma | |
| JP2018510515A (ja) | 原子層をエッチングする方法 | |
| JP2005508078A (ja) | 高アスペクト比形態のエッチング方法 | |
| US5783496A (en) | Methods and apparatus for etching self-aligned contacts | |
| JP2013030778A (ja) | 二層レジストプラズマエッチングの方法 | |
| KR100535961B1 (ko) | 플라즈마에 의해 유도되는 차징 결함을 감소시키는 방법 | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| KR102580124B1 (ko) | 플라스마 처리 방법 | |
| KR100291585B1 (ko) | 반도체장치의금속막식각방법 | |
| US6921493B2 (en) | Method of processing substrates | |
| JP4335441B2 (ja) | 有機反射防止膜のエッチングプロセス | |
| US5686363A (en) | Controlled taper etching | |
| KR20160110153A (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| US11842900B2 (en) | Etching method and plasma processing apparatus | |
| CN114496769A (zh) | 蚀刻方法 | |
| KR100550348B1 (ko) | 반도체소자의 식각방법 | |
| KR19990035509A (ko) | 반도체장치의 폴리막 식각방법 | |
| US6914010B2 (en) | Plasma etching method | |
| KR20010033102A (ko) | 전이금속함유층 엣칭방법 | |
| KR100851455B1 (ko) | 챔버 조건에 대한 공정 민감도를 감소시키는 방법 | |
| KR100455819B1 (ko) | Ａｃｐ 방식에 의한 플라즈마 생성방법 | |
| US20230187214A1 (en) | Remote source pulsing with advanced pulse control | |
| US5904862A (en) | Methods for etching borophosphosilicate glass | |
| JPH0786249A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080303 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |