KR19990010038A - 에이티엠 교환기 가입자 제어 모듈의 시험장치 - Google Patents

에이티엠 교환기 가입자 제어 모듈의 시험장치 Download PDF

Info

Publication number
KR19990010038A
KR19990010038A KR1019970032658A KR19970032658A KR19990010038A KR 19990010038 A KR19990010038 A KR 19990010038A KR 1019970032658 A KR1019970032658 A KR 1019970032658A KR 19970032658 A KR19970032658 A KR 19970032658A KR 19990010038 A KR19990010038 A KR 19990010038A
Authority
KR
South Korea
Prior art keywords
cell
test
control
unit
taxi
Prior art date
Application number
KR1019970032658A
Other languages
English (en)
Other versions
KR100269261B1 (ko
Inventor
소운섭
양성모
이승한
김진태
Original Assignee
양승택
한국전자통신연구원
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이계철, 한국전기통신공사 filed Critical 양승택
Priority to KR1019970032658A priority Critical patent/KR100269261B1/ko
Publication of KR19990010038A publication Critical patent/KR19990010038A/ko
Application granted granted Critical
Publication of KR100269261B1 publication Critical patent/KR100269261B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 교환기 가입자 제어 모듈의 시험장치에 관한 것으로서, 시험장치 전체를 제어하는 중앙제어회로부, 주소를 지정해주는 신호를 발생시켜주는 주소 디코딩부 및 메모리부가 각각 로컬버스에 접속되고, 이 로컬버스에 접속된 셀 송신부가 시험 셀을 생성하고 중앙제어회로부에서 생성한 제어 셀을 보내고, 이 셀 송신부로 부터 보내진 셀들을 TAXI 선택부에서 선택적으로 수신하여 그 선택된 셀을 셀 수신부에서 분석하거나 일시 저장후 중앙제어회로부에 보내는 장치로 구성되어, ATM 교환기의 가입자 제어 모듈에 구성되어 다양한 속도의 시험 및 동시에 여러 시험 경로를 시험할 수 있고, 교환기 내에 장착할 수 있도록 교환기에 사용되는 보드와 동일한 형상으로 구성되고, 교환기 내부에 위치한 가입자 제어 모듈 내에 있는 호연결 제어장치의 제어를 받아 시험 셀을 발생하거나, 수신된 시험 셀을 상세하게 분석하여 그 결과를 호연결 제어장치에 보고 하도록 한 것이다.

Description

에이티엠 교환기 가입자 제어 모듈의 시험장치
본 발명은 ATM(Asynchronous Transfer Mode) 교환기 가입자 제어 모듈 내에 있는 호연결 제어장치의 제어를 받아 다양한 속도로 정해진 시험 경로를 시험할 수 있는 시험 셀을 발생시키고, 시험 경로를 거친 시험 셀을 수신하여 분석한 결과를 호연결 제어장치에 보고하는 기능을 갖는 ATM 교환기 가입자 제어모듈의 시험장치에 관한 것이다.
종래의 시험장치는 가입자의 속도에 따라 각각 다른 시험장치를 사용하였고, 시험장치당 한 개의 시험 경로만 시험할 수 있었으며, ATM 교환기 내에 장착되지 않고 부피가 큰 장비로서 교환기 외부에서만 접속하여 사용할 수 있었다. 그러므로 여러가지 속도의 가입자에 대해서 시험하고자 하는 가입자 수와 시험하고자 하는 경로 만큼 시험장치가 필요하고, 교환기 외부에서만 접속되므로 교환기 내부의 가입자 제어 모듈에 있는 호연결 제어장치의 제어를 받아 내부 시험 경로를 시험하기 위한 시험 셀을 생성하거나 분석할 수 없었다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은, ATM 교환기의 가입자 제어 모듈에 구성되어 다양한 속도의 시험 및 동시에 여러 시험 경로를 시험할 수 있으며, 교환기 내에 장착할 수 있도록 교환기에 사용되는 보드와 동일한 형상으로 구성되고, 교환기 내부에 위치한 가입자 제어 모듈 내에 있는 호연결 제어장치의 제어를 받아 시험 셀을 발생하거나, 수신된 시험 셀을 상세하게 분석하여 그 결과를 호연결 제어장치에 보고 할 수 있도록 함으로써, 단일 형상으로 다양한 속도의 시험 셀을 생성하거나 분석하고 ATM 교환기 내에 실장할 수 있는 ATM 교환기 가입자 제어모듈의 시험장치를 제공하는데 그 목적이 있다.
도 1은 본 발명이 적용되는 가입자 제어 모듈의 개략적인 구성도,
도 2는 본 발명에 따른 시험장치의 구성도,
도 3은 본 발명에 따른 시험 셀의 구성도이다.
〈도면의주요부분에대한부호의설명〉
100 : 셀 다중화/역다중화 장치 200 : 시험장치
210 : 중앙제어 회로부 220 : 주소 디코딩부
230 : 메모리부 240 : 셀 송신부
250 : 셀 수신부
260 : TAXI(Transparent Asynchronous Xmitter-receiver Interface) 선택부
300 : 경보취합장치 400 : 호연결 제어장치
상기 목적을 달성하기 위해 본 발명은, 로컬 버스에 연결되고 경보신호 접속을 통해 경보 취합장치와 접속되며, RS-232C 접속을 통해 디버깅 터미널과 연결되며, 프로세서를 구비하여 시험장치 전체를 제어하는 중앙제어 회로부; 상기 중앙제어 회로부로 부터 로컬 버스를 통해 입력되는 주소신호와 제어신호들을 조합하여 시험장치내 각부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주는 신호를 발생시켜 주는 주소 디코딩부; 상기 로컬 버스에 연결되어 프로그램을 저장하는 롬과 각종 데이타 저장을 위한 램으로 구성된 메모리부; 상기 로컬 버스에 접속되고 셀송신 제어부의 제어를 받아 시험셀 생성부에서 시험 셀을 생성하여 송신 시험셀 피포부에 일시적으로 저장했다가 TAXI 송신부로 보내거나, 상기 중앙제어 회로부에서 생성한 제어 셀을 셀송신 제어부의 제어를 받아 송신 제어셀 피포부에 일시적으로 저장했다가 TAXI 송신부로 보내고, TAXI 송신부에서 셀 다중화/역다중화장치로 셀을 내보내는 기능을 갖는 셀 송신부; 상기 로컬 버스에 접속되고 TAXI 선택부로 부터 받은 셀을 TAXI 수신부로 수신하여 셀수신 제어부의 제어를 받아 시험 셀일 경우 수신 시험셀 피포부에 일시적으로 저장했다가 시험셀 분석부로 보내어 분석하거나, 제어 셀일 경우 수신 제어셀 피포부에 일시적으로 저장하였다가 중앙제어 회로부로 보내는 기능을 갖는 셀 수신부; 상기 셀 수신부에 연결되어 TAXI 포트로 셀 다중화/역다중화장치에 접속되고 시험장치 자체 루프백 시험시에는 TAXI 송신부에서 출력된 셀을 수신하고, 루프백 시험이 아닌 정상시에는 셀 다중화/역다중화장치에서 출력된 셀을 선택 수신하여 TAXI 수신부로 보내주는 기능을 갖는 TAXI 선택부로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시 예를 상세히 설명한다.
도 1은 본 발명이 적용되는 가입자 제어모듈 구성도이다.
그 구성은, 크게 셀을 다중화하고 역다중화하는 셀 다중화/역다중화 장치(100), 내부 경로를 시험하는 시험장치(200), 경보를 취합하는 경보 취합장치(300), 그리고 유지보수 및 호연결 제어 기능을 수행하는 호연결 제어장치(400)로 구성되어 있다.
이와같은 구성에 의거한 가입자 제어모듈의 동작을 살펴보면 다음과 같다.
셀 다중화/역다중화 장치(100)는, 내부 모듈 접속(IMI; Inter Module Interface)을 통해 187.79Mbps의 직렬 데이타를 가입자 스위치망 모듈과 송수신 하며, 데이타의 클럭 동기를 맞추기 위한 로컬 타이밍 신호(LTSI; Local Timing Signal Interface)를 가입자 스위치망 모듈로 부터 수신한다. 또한 이 장치(100)에 연결된 시험장치(200) 및 호연결 제어장치(400)와 100Mbps의 직렬 TAXI 포트를 통하여 입력된 셀들을 다중화하여 가입자 스위치망 모듈로 출력하고, 가입자 스위치망 모듈로 부터 입력되는 셀들을 역다중화 하여 목적지에 따라 시험장치(200) 또는 호연결 제어장치(400)의 TAXI 포트로 출력한다. 또한, 그 장치(100)는 탈장 경보(Off_Alm)와 기능경보(Fun_Alm)를 경보 취합장치(300)에게 로직 하이(High) 신호로 출력해 준다.
그리고 시험장치(200)는, 호연결 제어장치(400)로 부터 TAXI 포트를 통해 내부 경로 시험 명령을 내부 제어 셀 형태로 수신한 다음, 그 내용을 분석하여 내부 시험 경로에 맞는 시험 셀을 생성하여 TAXI 포트로 출력하고, TAXI 포트에서 입력된 내부 경로를 통과한 시험용 시험셀을 분석하여 그 결과를 내부 제어셀 형태로 만들어 TAXI 포트를 통해 호연결 제어장치(400)에게 통보해 준다. 그리고 그 시험장치(200)는, 탈장 경보(Off_Alm)와 기능경보(Fun_Alm)를 경보 취합장치(300)에게 로직 하이(High) 신호로 출력해 준다.
또한, 경보 취합장치(300)는, 시험장치(200), 호연결 제어장치(400) 및 셀 다중화/역다중화 장치(100)에서 각각 발생하는 경보들을 취합하여 이 결과를 내부 메세지 형태로 만들어 호연결 제어장치(400)에 통보해 준다.
호연결 제어장치(400)는, TAXI 포트로 셀 다중화/역다중화 장치(100)와 접속되어 내부 제어셀 통신을 하고, EIA-485 방식의 직렬 포트로 경보 취합장치(300)와 내부 메세지 통신을 하며, 탈장경보(Off_Alm)와 기능경보(Fun_Alm)를 경보 취합장치(300)에게 로직 하이(High) 신호로 출력해 준다. 또한 도시되지 않았지만 교환기 내의 가입자 스위치망 모듈 및 연결 스위치망 모듈을 통해 연결 스위치망에 접속된 유지보수 제어 모듈과 통신하여 호연결 제어 기능 및 시험장치 제어 기능을 수행한다.
도 2는 도 1에 도시된 본 발명의 시험장치(200) 내부 구성도이다.
그 구성은, 크게 중앙제어 회로부(210), 주소 디코딩부(220), 메모리부(230), 셀 송신부(240), 셀 수신부(250), 그리고 TAXI 선택부(260)로 구성되고, 이들이 상호 로컬버스(235)를 통해 연결되어 있다. 여기에서, 셀 송신부(240)는 셀송신 제어부(241), 시험셀 생성부(242), 송신제어셀 피포(FIFO; First In First Out)부(243), 송신시험셀 피포부(244), 그리고 TAXI 송신부(245)로 구성되고, 셀 수신부(250)는 TAXI 수신부(251), 셀수신 제어부(252), 수신 시험셀 피포부(253), 시험셀 분석부(254), 그리고 수신제어셀 피포부(255)로 구성된다.
이와같은 구성을 보다 구체적으로 설명하면서 본 발명의 시험장치의 동작을 설명하면 다음과 같다.
먼저, 중앙제어 회로부(210)는, 32비트 프로세서를 구비하여 데이터 신호선, 주소 신호선, 제어 신호선을 발생시켜 이들을 버퍼링 하여 로컬 버스(235)에 공급해 준다. 그 중앙제어 회로부(210)에는 25MHz, 19.6608MHz, 16.384MHz의 클럭 발생기가 구비되어, 이 클럭 발생기로부터 출력되는 클럭에 따라 상기 신호선들을 버퍼링 및 분주하여 로컬 버스(235), 셀 송신부(240), 셀 수신부(250)에 공급해 주고, 전원 공급시 및 리셋 스위치에 의한 수동 리셋시에 리셋 신호를 생성하여 로컬 버스(235)에 공급해 준다. 또한 RS-232C 통신 포트를 통하여 시험장치 자체의 디버깅을 할 수 있다.
주소 디코딩부(220)는 상기 중앙제어 회로부(210)로 부터 로컬 버스(235)를 통해 입력되는 주소신호와 제어신호들을 조합하여 시험장치(200)내 각부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주는 신호를 발생시키는 부분으로 롬 (ROM)선택신호, 4개의 램(RAM) 선택신호, 5개의 셀 송신부내 레지스터 선택신호, 5개의 셀 수신부내 레지스터 선택신호를 만들어서 공급해 준다.
메모리부(230)는 로컬 버스(235)에 연결되어 프로그램을 저장하는 128kB 롬 2개와 각종 데이터 저장을 위한 128kB 램 4개로 구성되어, 프로세서에 의한 프로그램을 수행하기에 충분한 메모리 기능을 수행하며, 프로그램이 커지면 메모리를 256kB 롬과 램으로 확장하여 사용할 수 있도록 구성되었다.
셀 송신부(240)는 상기 로컬 버스(235)에 접속되고 셀송신 제어부(241)의 제어를 받아 시험셀 생성부(242)에서 시험 셀을 생성하여 송신 시험셀 피포부(244)에 일시적으로 저장했다가 TAXI 송신부(245)로 보내거나, 상기 중앙제어 회로부(210)에서 생성한 제어 셀을 셀송신 제어부(241)의 제어를 받아 송신 제어셀 피포부(243)에 일시적으로 저장했다가 TAXI 송신부(245)로 보낸다. 상기에서 생성된 시험 셀 또는 제어 셀을 받은 TAXI 송신부(245)는 셀 다중화/역다중화장치(100)에 그 셀을 내보낸다.
셀 수신부(250)는 상기 로컬 버스(235)에 접속되고, TAXI 선택부(260)로 부터 받은 셀을 TAXI 수신부(251)로 수신하여 셀수신 제어부(252)의 제어를 받아 시험 셀일 경우 수신 시험셀 피포부(253)에 일시적으로 저장했다가 시험셀 분석부(254)로 보내어 분석하거나, 제어 셀일 경우 수신 제어셀 피포부(255)에 일시적으로 저장하였다가 중앙제어 회로부(210)로 보낸다.
TAXI 선택부(260)는 루프백(Loop-back) 시험시에는 TAXI 송신부(245)에서 출력한 100Mbps 차동 신호인 직렬 데이타를 선택하거나, 루프백 시험이 아닌 정상 상태에서는 셀 다중화/역다중화장치(100)에서 출력한 100Mbps 차동 신호인 직렬 데이타를 선택하여 TAXI 수신부(251)로 전달해 준다.
셀송신 제어부(241)는 로컬 버스(235)에 연결되어 중앙제어 회로부(210)의 제어에 따라 시험장치(200)의 현재 상태를 보고하거나, 경로 시험의 결과를 호연결 제어장치(400)에게 보고하기 위한 제어 셀의 송신을 제어하는 기능과 호연결 제어장치(400)로 부터 받은 제어 셀의 내용에 따라 교환기 내부의 경로를 시험하기 위한 시험 셀의 송신을 제어하는 기능을 수행할 수 있도록 제어 신호를 발생시켜 시험셀 생성부(242), 송신 시험셀 피포부(244), 송신 제어셀 피포부(243)에 공급해 준다.
시험셀 생성부(242)는 로컬버스(235)에 연결되어 셀송신 제어부(241)의 제어 신호에 따라 시험셀을 하드웨어적으로 발생시켜서 송신 시험셀 피포부(244)에 전달해 준다. 시험 셀을 생성하는 하드웨어는 고속의 데이터를 분산 처리해야 하므로 4개의 FPGA(Field Programmable Gate Array)를 사용하여 4개 모듈에서 각 FPGA당 8개 블럭의 시험 셀을 시간적으로 차이를 두어 발생시키며, 각 FPGA당 1개의 시험 경로에 대한 시험 셀을 발생시킬 수 있으므로 동시에 4개의 시험 경로에 대한 시험 셀을 발생 시킬 수 있다. 또한 중앙제어 회로부(210)의 제어를 받아 소프트웨어적인 시험 셀을 주기적으로 한 셀씩 발생시킬 수 있다.
송신 시험셀 피포부(244)는 셀송신 제어부(241)에서 만들어진 제어 신호의 제어를 받아 시험셀 생성부(242)에서 만들어진 시험 셀을 일시 저장하였다가 TAXI 송신부(245)로 전달해 준다. 시험셀 생성부(242)의 각 모듈별로 생성된 시험 셀을 일시 저장하기 위해 1kB 피포 4개를 사용하였으며, 32kB 피포 4개 까지 확장이 가능하다.
송신 제어셀 피포부(243)는 셀송신 제어부(241)에서 만들어진 제어 신호의 제어를 받아 중앙제어 회로부(210)에서 생성하여 로컬 버스(235)를 통해 입력된 제어 셀을 일시 저장하였다가 TAXI 송신부(245)에 전달해 준다. 시험장치의 상태를 보고하기 위한 제어 셀과 시험한 결과를 보고하기 위한 제어 셀이 있다. 1kB 피포 1개를 사용하였으며 32kB 피포로 확장이 가능하다.
TAXI 송신부(245)는 상기 송신 제어셀 피포부(243)에서 출력한 제어 셀과 송신 시험셀 피포부(244)에서 출력한 시험 셀을 8비트 병렬 데이터로 입력 받아 100Mbps 직렬 데이터 차동 신호로 변환하여 TAXI 포트 접속을 통해 상술한 셀 다중화 /역다중화 장치(100)에 보내 준다. 이때, 제어 셀은 호연결 제어장치(400)로 향하고, 시험 셀은 지정된 시험 경로로 향한다.
셀수신 제어부(252)는 로컬 버스(235)에 연결되어 중앙제어 회로부(210)의 제어에 따라 시험장치(200)의 상태 보고를 요구하거나, 시험 경로를 지정하여 시험을 요구하는 제어 셀과 지정된 시험 경로를 통과하여 수신된 시험 셀의 수신을 제어하는 기능을 수행할 수 있도록 제어 신호를 발생시켜 시험셀 분석부(254), 수신 시험셀 피포부(253), 수신 제어셀 피포부(255)에 공급해 준다. 제어 셀과 시험 셀의 구분은 TAXI 수신부(251)로 부터 입력된 셀의 CET(Cell Type) 비트를 검사하여 판단한다.
시험셀 분석부(254)는 수신 시험셀 피포부(253)로 부터 입력된 시험 셀을 하드웨어적으로 48바이트의 정보 내용을 분석하여 그 결과를 로컬버스(235)를 통해 중앙제어 회로부(210)에 전달해 준다. 시험 셀을 분석하는 하드웨어는 고속으로 처리해야 하므로 4개의 FPGA를 사용하여 4개 모듈에서 각 FPGA당 8개 블럭으로 구성하여 상기 시험셀 생성부(242)에서 발생된 시험 셀을 해당 블럭 별로 분석할 수 있도록 하였으므로, 동시에 4개의 시험 경로에 대한 시험 셀을 분석할 수 있다.
수신 시험셀 피포부(253)는 셀수신 제어부(252)에서 만들어진 제어 신호의 제어를 받아 TAXI 수신부(251)로부터 수신한 시험 셀을 일시 저장하였다가 시험셀 분석부(254)에 전달해 준다. 시험셀 분석부(254)의 각 모듈별로 시험 셀을 일시 저장하기 위해 1kB 피포 4개를 사용하였으며 32kB 피포 4개 까지 확장이 가능하다.
수신 제어셀 피포부(255)는 셀수신 제어부(252)에서 만들어진 제어 신호의 제어를 받아 TAXI 수신부(251)로부터 수신한 제어 셀을 일시 저장하였다가 로컬 버스(235)를 통해 중앙제어 회로부(210)에 전달해 준다. 1kB 피포 1개를 사용하였으며 32kB 피포로 확장이 가능하다.
TAXI 수신부(251)는 TAXI 선택부(260)로부터 수신한 제어 셀 또는 시험 셀을 100Mbps 직렬 데이터 차동 신호로 입력 받아 8비트 병렬 데이터로 변환하여 수신 시험셀 피포부(253) 또는 수신 제어셀 피포부(255)에 출력해 준다.
도 3은 본 발명의 시험 셀 구성도로서, 교환기 내의 시험경로를 지정하기 위한 루팅 태그 3바이트, ATM 셀 헤더 5바이트, 셀 정보 48바이트의 총 56바이트로 하나의 시험 셀을 구성한다. 여기서, 루팅 태그는 3바이트로 구성되어, 시험 셀이 경유해야 할 시험 경로를 지정하는데 사용된다. IDLE(1비트)은 셀이 휴지 상태임을 표시하고 로직 하이(High)로 나타내고, 시험 셀은 항상 유효 셀을 의미하므로 로직 로우(Low)로 세트한다. MTC(Multicasting; 1비트)는 셀이 멀티 캐스트임을 표시하고 로직 로우(Low)로 나타내고, 여러 경로로 멀티 캐스팅할 때 로직 로우(Low)로 세트한다. STAG(Switch Tag; 3비트)는 스위치 태그를 표시하고, 스위치망에서 사용되므로 3비트 모두 로직 하이(High)로 세트한다. CET(2비트)는 셀 형태를 표시하고, 시험용 사용자 셀임을 나타내기 위해 2비트 모두 로직 로우(Low)로 세트한다. 제어용 사용자 셀인 경우는 이 영역이 2비트 모두 로직 하이(High)로 세트되므로 CET만 분석하면 시험 셀과 제어 셀을 구분할 수 있다. RA1(Routing Address 1; 6비트)은 시험 경로의 첫번째 스위치 포트 값이고, RA2(Routing Address 2; 5비트)는 두번째 스위치 포트 값이며, RA3(Routing Address 3 ; 6비트)는 세번째 스위치 포트 값이다. 헤더는 5바이트로 구성된 표준 ATM 셀 헤더 포맷을 그대로 사용하며 시험 셀에 할당된 VPI(Virtual Path Identifier) 값은 104이고, VCI(Virtual Connection Identifier) 값은 1023이다. 정보 영역은 48바이트로 구성되고, CELL ID(2바이트)는 시험 셀을 발생시킨 FPGA의 식별 번호를 표시한다. SN(Sequence Number; 2바이트)은 각 시험 셀 발생 블럭마다의 셀의 순서 번호를 표시하며 0~65536의 순서 번호를 발생한다. CRC-16(2바이트)는 CELL ID와 SN영역에 대한 비트 에러 검출을 위한 에러 검사 코드를 나타낸다. TS(4바이트) 는 셀 지연을 측정하기 위한 시각 정보(Time Stamp)를 표시한다. PRBS(Pseudo Random Bit Sequence; 38바이트)는 시험 셀의 데이터 에러를 검출하기 위한 시험 데이터로서 215-1 패턴, 211-1 패턴, 29-1 패턴의 의사 랜덤 비트 패던 또는 특정의 고정 비트 패턴을 사용한다.
상기와 같이 구성된 시험장치는 호연결 제어장치(400)로 부터 제어 셀을 수신하여 내용을 분석한 다음 시험장치(200)의 현재 상태를 보고하는 제어 셀을 호연결 제어장치(400)에 보내 주거나, 시험 셀을 생성하여 시험할 경로로 보내 주며, 시험 경로를 통과하여 수신된 시험 셀을 분석하여 그 결과를 제어 셀로 만들어 호연결 제어장치(400)에 보내 주는 기능을 수행한다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것은 아니다.
상기와 같이 구성된 본 발명은 ATM 교환기 가입자 제어모듈에 있는 호연결 제어장치의 제어를 받아 교환기 내부의 다양한 가입자 및 스위치망의 전체 경로를 시험할 수 있고, 교환기 내에 다른 보드와 동일한 형상으로 간단하게 장착할 수 있는 장점이 있으며, 호연결 제어장치의 제어 및 응용 소프트웨어에 따라 다양한 시험을 할 수 있는 장점이 있다.

Claims (6)

  1. 가입자 스위치망 모듈과 연결되어 셀을 다중화하고 역다중화하는 셀 다중화/역다중화장치, 이 셀 다중화/역다중화장치와 직렬 TAXI(Transparent Asynchronous Xmitter-receiver Interface) 포트를 통해 접속되어 내부 경로를 시험하는 시험장치, 상기 셀 다중화/역다중화장치와 TAXI 포트를 통해 접속되어 유지보수 및 호연결 제어 기능을 수행하는 호연결 제어장치 및 상기 각 장치들로부터 전송된 경보를 취합하는 경보취합장치를 포함하는 ATM교환기의 가입자 제어모듈에 있어서,
    로컬 버스에 연결되고 경보신호 접속을 통해 상기 경보 취합장치와 접속되며, RS-232C 접속을 통해 디버깅 터미널과 연결되며, 프로세서를 구비하여 시험장치 전체를 제어하는 중앙제어 회로부와;
    상기 중앙제어 회로부로 부터 로컬 버스를 통해 입력되는 주소신호와 제어신호들을 조합하여 시험장치내 각부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주는 신호를 발생시켜 주는 주소 디코딩부와;
    상기 로컬 버스에 연결되어 프로그램을 저장하는 롬과 각종 데이타 저장을 위한 램으로 구성된 메모리부와;
    상기 로컬 버스에 접속되고 셀송신 제어부의 제어를 받아 시험셀 생성부에서 시험 셀을 생성하여 송신 시험셀 피포부에 일시적으로 저장했다가 TAXI 송신부로 보내거나, 상기 중앙제어 회로부에서 생성한 제어 셀을 셀송신 제어부의 제어를 받아 송신 제어셀 피포부에 일시적으로 저장했다가 TAXI 송신부로 보내고, TAXI 송신부에서 셀 다중화/역다중화장치로 셀을 내보내는 기능을 갖는 셀 송신부와;
    상기 로컬 버스에 접속되고 TAXI 선택부로 부터 받은 셀을 TAXI 수신부로 수신하여 셀수신 제어부의 제어를 받아 시험 셀일 경우 수신 시험셀 피포부에 일시적으로 저장했다가 시험셀 분석부로 보내어 분석하거나, 제어 셀일 경우 수신 제어셀 피포부에 일시적으로 저장하였다가 중앙제어 회로부로 보내는 기능을 갖는 셀 수신부와; 및
    상기 셀 수신부에 연결되어 TAXI 포트로 셀 다중화/역다중화장치에 접속되고 시험장치 자체 루프백 시험시에는 TAXI 송신부에서 출력된 셀을 수신하고, 루프백 시험이 아닌 정상시에는 셀 다중화/역다중화장치에서 출력된 셀을 선택 수신하여 TAXI 수신부로 보내주는 기능을 갖는 TAXI 선택부를 구비한 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
  2. 제 1 항에 있어서,
    상기 셀 송신부는
    상기 로컬 버스에 접속되어 제어 셀과 시험 셀의 송신을 제어하기 위한 제어 신호를 만들어서 공급하는 셀송신 제어부와;
    상기 셀송신 제어부의 제어를 받아 시험 셀을 생성하는 시험셀 생성부와;
    상기 시험셀 생성부에서 보내온 시험 셀을 셀송신 제어부의 제어를 받아 일시적으로 저장하는 송신 시험셀 피포부와;
    상기 중앙제어 회로부에서 생성한 제어 셀을 셀송신 제어부의 제어를 받아 일시적으로 저장하는 송신 제어셀 피포부와; 및
    상기 송신 시험셀 피포부 또는 송신 제어셀 피포부에서 보내온 병렬 입력 데이터를 직렬 출력 데이터로 변환하여 TAXI 포트로 송출해 주는 TAXI 송신부로 구성된 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
  3. 제 2 항에 있어서,
    상기 시험셀 생성부는
    하드웨어로 구성된 4개의 FPGA(필드 프로그래머블 게이트 어레이)를 사용하여 4개의 모듈에서 각 FPGA당 8개 블럭의 시험 셀을 시간적으로 차이를 두어 발생시키고, 동시에 4개의 시험 경로에 대한 다양한 시험 셀을 발생시킬 수 있고, 소프트웨어적인 시험 셀을 주기적으로 한 셀씩 발생 시키도록 구성된 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
  4. 제 1 항에 있어서,
    상기 셀 수신부는
    상기 로컬 버스에 접속되어 제어 셀과 시험 셀의 수신을 제어하기 위한 제어 신호를 만들어서 공급해 주는 셀수신 제어부와;
    상기 셀수신 제어부의 제어를 받아 시험 셀을 분석하는 시험셀 분석부와;
    상기 셀수신 제어부의 제어를 받아 수신되는 시험 셀을 일시적으로 저장하는 수신 시험셀 피포부와;
    상기 셀수신 제어부의 제어를 받아 수신되는 제어 셀을 일시적으로 저장하는 수신 제어셀 피포부와; 및
    상기 TAXI 선택부로 부터 받은 직렬 데이터를 병렬로 변환하여 수신 시험셀 피포부 또는 수신 제어셀 피포부로 출력해 주는 TAXI 수신부로 구성된 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 시험셀 분석부는
    하드웨어적으로 48바이트의 정보 내용을 분석하고, 4개의 FPGA를 사용하여 4개 모듈에서 각 FPGA당 8개 블럭으로 구성하여 상기 시험셀 생성부에서 발생된 시험 셀을 해당 블럭 별로 분석할 수 있고, 동시에 4개의 시험 경로에 대한 시험 셀을 분석할 수 있도록 구성된 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
  6. 제 1 항에 있어서,
    상기 시험 셀은,
    루팅 태그 3바이트, ATM 셀 헤더 5바이트, 셀 정보 48바이트의 총 56바이트로 구성되고,
    상기 루팅 태그는 셀이 휴지 상태임을 표시하는 IDLE(1비트), 셀이 멀티 캐스트임을 표시하는 MTC(1비트), 스위치 태그를 표시하는STAG(3비트), 셀 형태를 표시하는CET(2비트), 시험 경로의 첫번째 스위치 포트 값인 RA1(6비트), 두번째 스위치 포트 값인 RA2(5비트), 세번째 스위치 포트 값인 RA3(6비트)구성되며,
    상기 헤더는 5바이트로 표준 ATM 셀 헤더 포맷을 사용하며 시험 셀을 위해 특정한 VPI , VCI 값을 사용하고,
    상기 정보 영역은 시험 셀을 발생시킨 FPGA의 식별 번호를 표시하는 CELL ID(2바이트), 셀의 순서 번호를 표시하는 SN(2바이트), CELL ID와 SN영역에 대한 에러 검사 코드를 나타내는 CRC-16(2바이트), 셀 지연을 측정하기 위한 시각 정보를 표시하는 TS(4바이트), 시험 데이터로서 215-1 패턴, 211-1 패턴, 29-1 패턴의 의사 랜덤 비트 패던 또는 특정의 고정 비트 패턴을 사용한 것을 특징으로 하는 ATM 교환기 가입자 제어모듈의 시험장치.
KR1019970032658A 1997-07-14 1997-07-14 에이티엠교환기가입자제어모듈의시험장치 KR100269261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032658A KR100269261B1 (ko) 1997-07-14 1997-07-14 에이티엠교환기가입자제어모듈의시험장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032658A KR100269261B1 (ko) 1997-07-14 1997-07-14 에이티엠교환기가입자제어모듈의시험장치

Publications (2)

Publication Number Publication Date
KR19990010038A true KR19990010038A (ko) 1999-02-05
KR100269261B1 KR100269261B1 (ko) 2000-10-16

Family

ID=19514404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032658A KR100269261B1 (ko) 1997-07-14 1997-07-14 에이티엠교환기가입자제어모듈의시험장치

Country Status (1)

Country Link
KR (1) KR100269261B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419150B1 (ko) * 1999-08-24 2004-02-14 엘지전자 주식회사 교환 시스템에서의 활성/대기 유 링크 시험 장치
KR100438531B1 (ko) * 2000-10-28 2004-07-03 엘지전자 주식회사 자체 기능 테스트가 가능한 중계선 보드
KR100460489B1 (ko) * 2000-12-28 2004-12-08 엘지전자 주식회사 셀경로 시험장치 및 그 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100397921B1 (ko) * 1999-09-10 2003-09-19 엘지전자 주식회사 교환기 구성 보드의 시험 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254901A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd セル透過試験方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419150B1 (ko) * 1999-08-24 2004-02-14 엘지전자 주식회사 교환 시스템에서의 활성/대기 유 링크 시험 장치
KR100438531B1 (ko) * 2000-10-28 2004-07-03 엘지전자 주식회사 자체 기능 테스트가 가능한 중계선 보드
KR100460489B1 (ko) * 2000-12-28 2004-12-08 엘지전자 주식회사 셀경로 시험장치 및 그 방법

Also Published As

Publication number Publication date
KR100269261B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US6275491B1 (en) Programmable architecture fast packet switch
JPH08505991A (ja) アクセス制御ａｔｍスイッチ
JPH04369945A (ja) Ｖｐｉ変換機能検査のための方法および装置、並びに、該装置を具備するａｔｍクロスコネクト装置
KR100269261B1 (ko) 에이티엠교환기가입자제어모듈의시험장치
US5887000A (en) Centralized test apparatus for ATM exchange system
KR0174690B1 (ko) 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템
EP0674409B1 (en) Apparatus for testing ATM channels
CN113141279A (zh) 一种交换机网状测试系统及方法
KR100204061B1 (ko) 에이티엠 교환시스템에서의 시험기능을 구비한 가입자제어모듈
US6564161B1 (en) Arrangement for testing light emitting diode interface of an integrated network device
JP3074570B2 (ja) Ａｔｍスイッチのパス試験方式
KR100307495B1 (ko) Ｎｏ.7 신호방식을 수용하는 비동기전송모드 교환기
CN101127643B (zh) 时分同步码分多址接入网络测试中接口参数的配置方法
KR100289575B1 (ko) 비동기 전달모드 교환기에 있어서의 선로 시험기
KR100194607B1 (ko) Pstn 연동용 atm 스위치 정합장치
KR20010063835A (ko) 디지털가입자회선 가입자 다중화정합모듈의비동기전송모드 셀 다중화장치
KR19990015700A (ko) 비대칭 디지털 가입자 회선(에이디에스엘) 가입자 정합모듈
KR20000025506A (ko) Atm 스위치 파브릭 검증을 위한 atm 셀 시험장치
KR100228319B1 (ko) 비동기 전송모드 교환기의 고속 트렁크 비동기 전송모드 / 기본 속도 트렁크 인터페이스 겸용 프린트 보드 어셈블리 및 그 제어방법
JPH1132016A (ja) パケット通信装置
KR100233679B1 (ko) Atm 교환기에서 중속 가입자 정합장치
JP2001230779A (ja) Ａｔｍ通信装置
JPH1028125A (ja) Ａｔｍ交換機システムのループバック方式
JPH05199246A (ja) ネットワーク試験方式
KR20010089915A (ko) 비동기전송모드 광신호 정합장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee