KR100438531B1 - 자체 기능 테스트가 가능한 중계선 보드 - Google Patents

자체 기능 테스트가 가능한 중계선 보드 Download PDF

Info

Publication number
KR100438531B1
KR100438531B1 KR10-2000-0063729A KR20000063729A KR100438531B1 KR 100438531 B1 KR100438531 B1 KR 100438531B1 KR 20000063729 A KR20000063729 A KR 20000063729A KR 100438531 B1 KR100438531 B1 KR 100438531B1
Authority
KR
South Korea
Prior art keywords
test
board
test vector
diagnose
path
Prior art date
Application number
KR10-2000-0063729A
Other languages
English (en)
Other versions
KR20020032942A (ko
Inventor
최성곤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0063729A priority Critical patent/KR100438531B1/ko
Publication of KR20020032942A publication Critical patent/KR20020032942A/ko
Application granted granted Critical
Publication of KR100438531B1 publication Critical patent/KR100438531B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H04M3/32—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor for lines between exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
    • H04M2203/055—Aspects of automatic or semi-automatic exchanges related to OAM&P loopback testing

Abstract

본 발명은 자체 기능 테스트가 가능한 중계선 보드 및 그 테스트 방법에 관한 것으로, 종래의 중계선 보드에 대한 시험 및 진단 방법은 별도의 시험장치를 구비하고, 그에 의해 테스트 벡터를 삽입하고 추출하여 그 결과에 의해 이상유무를 판단하는데, 그 삽입된 테스트 벡터가 중계선 보드의 거의 모든 구성부를 통과하여 출력되므로 시험에서 불량으로 판명된 경우에 보드 내부의 어떤 구성부에 결함이 존재하는지 정확한 진단이 어렵기 때문에 그 수리에 많은 시간이 소요되는 문제점이 있었다. 따라서, 본 발명은 보드 내부에서 테스트 벡터를 생성하기 때문에 별도의 외부 시험장치를 필요로 하지 않으므로 시험에 필요한 비용을 줄일 수 있고, 각 부품 단위로 루프백 경로를 설정하여 시험함으로써 시험에서 불량이 판명된 경우에 어떤 부분에 결함이 있는지를 진단하기가 매우 용이하여, 제조 단계 시험에서는 불량 수리 시간을 크게 단축할 수 있고, 시스템 운용 중의 시험에서는 보다 정확한 불량 진단이 가능하므로 운용중인 시스템의 가용도를 높일 수 있는 효과가 있다.

Description

자체 기능 테스트가 가능한 중계선 보드{TRUNK INTERFACE BOARD CAPABLE OF SELF FUNCTION TEST}
본 발명은 전자 교환기의 중계선 보드 시험 및 진단 기술에 관한 것으로, 특히 전자 교환기의 중계선 보드에 대한 기능 시험 및 그 보드의 각 구성부에 대한 결함 여부까지 진단할 수 있도록 한 자체 기능 테스트가 가능한 중계선 보드에 관한 것이다.
일반적으로, 전자 교환기의 중계선 보드는 전화망을 구성하는 전자 교환기의 국간 중계를 위한 것으로, 종래 중계선 보드(100)를 테스트하기 위해서는 도1에 도시된 바와 같이 중계선 보드를 별도의 시험장치(113)에 직접 연결하였다.
이에 따라, 시험장치(113)는 테스트 벡터를 생성하여 상기 중계선 보드에 인가하고, 그 테스트 벡터는 보드 내부 각 구성부의 루프를 돌아 다시 시험장치(113)에 입력되었다.
이와 같이 루핑(looping)된 신호가 시험장치(113)에 다시 입력됨에 따라, 시험장치(113)는 입력 테스트 벡터와 출력 테스트 벡터를 비교하여 그 이상 여부에 의해 해당 중계선 보드의 정상 동작 여부를 판별하였다.
이때, 상기 중계선 보드의 구성은 도1에 도시된 바와 같이, 보드 내의 자원을 관리하고 상위 프로세서의 명령을 받아 처리하는 엘씨유(LCU : Local Control Unit)(101)와; 롬(ROM)과 램(RAM)으로 구성되어 보드 자체의 구동에 사용되는 지역 메모리부(102)와; 상위 프로세서와 상기 엘씨유(101)간의 통신 경로를 제공하는 공동 메모리부(103)와; 버스 데이터를 해석하고 엘씨유가 보드 내의 자원을 관리하는데 필요한 각종 제어신호를 생성하는 버스 인터페이스 및 어드레스 디코더(104)와; RS-485 트랜시버를 이용해 버스 데이터를 송수신하기 위한 버스 인터페이스부(105)와; IPC(Inter Processor Communication) 데이터를 송수신하는 IPC 인터페이스부(106)와; 서브하이웨이(SHW : Sub Highway) 데이터를 송수신하는 SHW 인터페이스부(107)와; 타임슬롯 교환을 수행하는 타임 스위치(108)와; 중계선 프레임 생성 및 해석을 수행하는 프레이머(FRAMER)(109)와; 중계선 펄스 생성 및 감지를 수행하는 엘아이유(LIU : Line Interface Unit)(110)와; 트랜스포머(미도시)를 포함한 보호 회로인 라인 보호부(111)와; 중계선 링크로부터 추출한 클럭을 시스템 동기장치에 공급하는 클럭 처리부(112)로 구성된다.
다음, 상기와 같이 구성된 중계선 보드를 테스트하기 위한 시험장치는 중계선 보드의 IPC 인터페이스부(106) 및 SHW 인터페이스부(107)를 통해 테스트 벡터를 삽입하고 추출하도록 이루어져 있다.
이에 따라, 상기 중계선 보드가 시스템에 부착된 상태에서는 테스트가 어렵기 때문에, 상기 보드를 시스템으로부터 분리하여 상기와 같은 별도의 시험장치(113)에 연결하는 것이다.
이와 같이, 중계선 보드가 연결되면 시험장치(113)는 테스트 벡터를 생성하여 IPC 인터페이스부(106) 및 SHW 인터페이스부(107)에 인가하고, 이에 따라 그 테스트 벡터는 타임 스위치(108), 프레이머(109), 엘아이유(110) 및 라인 보호부(111)를 통해 보드 외부로 출력된다.
다음, 상기와 같이 외부로 출력되는 테스트 벡터는 그 출력단을 입력단에 연결하여 루프백(Loop-Back)되도록 함으로써, 다시 보드 내부로 입력되어 이번에는 상기 출력 과정과는 역순으로 라인 보호부(111), 엘아이유(110), 프레이머(109), 타임 스위치(108) 및 IPC 인터페이스부(106), SHW 인터페이스부(107)를 통해 외부 시험장치(113)에 입력된다.
따라서, 시험장치(113)는 보드에 입력시킨 테스트 벡터와 그 테스트 벡터가 보드 내부를 돌아 출력된 테스트 벡터를 비교함으로써, 해당 중계선 보드의 정상 동작 여부를 판별하였다.
참고로, 여기서 말하는 시험이란 시스템을 동작시키고 그 결과를 분석하여 시스템이 정상적으로 동작하는지를 판별하는 것을 의미하며, 진단이란 상기 보드에 이상이 있을 때 원인을 찾아내는 것으로 일반적으로 회로에서는 시험벡터를 입력에 인가하였을 때 출력에 나타난 결과가 정상값과 같은지 여부를 비교하여 결함을 검출하는 것을 의미한다.
그러나, 상기 종래의 중계선 보드에 대한 시험 및 진단 방법은 별도의 시험장치를 구비하고, 그에 의해 테스트 벡터를 삽입하고 추출하여 그 결과에 의해 이상유무를 판단하는데, 그 삽입된 테스트 벡터가 중계선 보드의 거의 모든 구성부를 통과하여 출력되므로 시험에서 불량으로 판명된 경우에 보드 내부의 어떤 구성부에 결함이 존재하는지를 진단하기가 매우 어려운 문제점이 있었다.
즉, 상기 종래의 기술에 의해서는 보드 자체의 이상 유무에 대한 진단은 가능하지만, 보드 내부의 어떤 구성부에 결함이 존재하는지 정확한 진단이 어렵기 때문에그 수리에 많은 시간이 소요되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 보드 차체 또는 시스템에 연결된 상태에서도 중계선 보드의 각 구성부에 대하여 독립적으로 시험 경로를 설정하여 테스트 벡터를 인가하고 그 출력 결과에 의해 이상 유무를 판단하도록 함으로써, 결함이 있는 구성부의 정확한 진단이 가능하도록 하여 수리 시간을 크게 단축시키고, 운용중인 시스템의 가용도를 높일 수 있도록 하는 자체 기능 테스트가 가능한 중계선 보드를 제공함에 그 목적이 있다.
도1은 종래 시험장치를 이용한 중계선 보드의 기능 테스트 과정을 설명하기 위한 예시도.
도2는 본 발명에 의한 자체 중계선 보드의 기능 테스트 및 진단 과정을 설명하기 위한 예시도.
***도면의 주요 부분에 대한 부호의 설명***
201 : 엘씨유 202 : 지역 메모리부
203 : 공동 메모리부 204 : 버스 인터페이스 및 어드레스 디코더
205 : 버스 인터페이스부 206 : IPC 인터페이스부
207 : SHW 인터페이스부 208 : 타임 스위치
209 : 프레이머 210 : 엘아이유
211 : 라인 보호부 212 : 클럭 처리부
이와 같은 목적을 달성하기 위한 본 발명은, 상위 프로세서의 명령을 받아 처리함과 아울러 테스트 벡터의 생성 및 보드 내의 각 구성부를 제어하여 독립적인 테스트 벡터의 루핑 경로를 설정하는 엘씨유(LCU)와; 보드 자체의 구동에 필요한 데이터 및 상위 프로세서와의 통신시 필요한 데이터를 저장하기 위한 지역 메모리부 및 공동 메모리부와; 버스 데이터를 해석하고 엘씨유가 보드 내의 자원을 관리하는데 필요한 각종 제어신호를 생성하는 버스 인터페이스 및 어드레스 디코더와; 각각 버스 데이터, IPC 데이터, SHW 데이터를 송수신하기 위한 버스 인터페이스부, IPC 인터페이스부 및 SHW 인터페이스부와; 타임슬롯 교환 및 상기 엘씨유에서 생성된 테스트 벡터를 버스를 통해 입력받아 해당 구성부에 출력하는 타임 스위치와; 중계선 프레임 생성 및 해석을 수행하는 프레이머와; 중계선 펄스 생성 및 감지를 수행하는 엘아이유(LIU)와; 트랜스포머를 포함한 보호 회로인 라인 보호부와; 중계선 링크로부터 추출한 클럭을 시스템 동기장치에 공급하는 클럭 처리부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 중계선 보드의 시험 및 진단 과정을 설명하기 위한 예시도로서, 중계선 보드 자체의 구성이 도1에 도시된 종래 중계선 보드의 구성과 크게 달라지는 것은 없다.
다만, 종래에는 시험장치에서 생성된 테스트 벡터를 중계선 보드에 인가하기 위한 통로로 IPC 인터페이스부(106)와, SHW 인터페이스부(107)를 이용하였으나, 본 발명에서는 보드 내부적으로 테스트 벡터를 각 구성부에 인가 및 추출하기 위한 통로로 타임 스위치(208)를 이용하기 때문에 그에 따른 각 구성부의 기능상의 변경이 이루어지는 것은 자명한 사실이다.
그럼, 보다 구체적인 테스트 과정을 설명하기 위해 도2에 도시된 중계선 보드의 구성을 설명하기로 한다.
물론, 기본적인 구성요소들은 종래와 큰 차이가 없으나 그 기능에 있어서는 여러 가지 차이가 있다.
즉, 상위 프로세서의 명령을 받아 처리함과 아울러 테스트 벡터의 생성 및 보드 내의 각 구성부를 제어하여 독립적인 테스트 벡터의 루핑 경로를 설정하는 엘씨유(201)와; 보드 자체의 구동에 필요한 데이터 및 상위 프로세서와의 통신시 필요한 데이터를 저장하기 위한 지역 메모리부(202) 및 공동 메모리부(203)와; 버스 데이터를 해석하고 엘씨유가 보드 내의 자원을 관리하는데 필요한 각종 제어신호를 생성하는 버스 인터페이스 및 어드레스 디코더(204)와; 각각 버스 데이터, IPC 데이터, SHW 데이터를 송수신하기 위한 버스 인터페이스부(205), IPC 인터페이스부(206) 및 SHW 인터페이스부(207)와; 타임슬롯 교환 및 상기 엘씨유에서 생성된 테스트 벡터를 버스를 통해 입력받아 해당 구성부에 출력하는 타임 스위치(208)와; 중계선 프레임 생성 및 해석을 수행하는 프레이머(209)와; 중계선 펄스 생성 및 감지를 수행하는 엘아이유(LIU)(210)와; 트랜스포머를 포함한 보호 회로인 라인 보호부(211)와; 중계선 링크로부터 추출한 클럭을 시스템 동기장치에 공급하는 클럭 처리부(212)로 구성한다.
여기서, 설명이 생략된 DDLB(Diagnostic Digital Loop Back), DIALB(DIAgnostic Loop Back), DMLB(Diagnostic Metallic Loop Back)는 중계선 보드 내부의 레지스터(Register)를 이용한 가상 시험 경로를 의미한다.
또한, Loop Back #1∼3은 제조시험 또는 보드 자체에 의한 테스트에서는 루프 케이블에 의해 입력단과 출력단을 연결하기 위한 경로이며, 운용시험 또는 시스템에 결합된 상태의 테스트에서는 중계선 보드와 정합하는 해당 기능 블록에서의 시험 경로를 의미한다.
즉, 본 발명에서는 엘씨유(201)가 보드 내부에서 테스트에 필요한 해당 레지스터를 세팅함으로써, 상기와 같은 독립적인 시험 경로(DDLB, DIALB, DMLB 등)를 설정할 수 있게 되는 것이다.
이하, 상기와 같이 구성된 본 발명의 동작 및 작용을 설명하면 다음과 같다.
일단, 엘씨유(201)는 테스트 벡터를 생성하여 데이터 버스(Data Bus)를 이용해 타임 스위치(208)에 삽입하고, 설정된 시험 경로를 통해 되돌아 온 테스트 벡터를 타임 스위치(208)에서 추출하여 시험 및 진단을 수행하는데 그 시험의 종류 및 순서를 보다 구체적으로 설명하면 다음과 같다.
먼저, 엘씨유(201)는 테스트 벡터를 타임 스위치(208)에 삽입하고 추출하여 타임 스위치(208)의 이상 유무를 진단한다.
다음, Loop Back #1을 통해 루프백되는 테스트 벡터를 이용하여 IPC 인터페이스부(206)의 이상 유무를 진단하고, Loop Back #2를 통해 루프백되는 테스트 벡터를 이용하여 SHW 인터페이스부(207)의 이상 유무를 진단한다.
다음, 내부 레지스터 세팅에 의해 프레이머(209)에 DDLB 경로를 만들고, 이를 통해 루프백되는 테스트 벡터를 이용하여 프레이머(209)의 이상 유무를 진단한다.
다음, 내부 레지스터 세팅에 의해 엘아이유(210)에 DIALB 경로를 만들고, 상기 프레이머(209)와 엘아이유(210)간의 연결에 이상이 없는지를 알기 위한 PCB 패턴 이상 유무를 진단한다.
다음, 내부 레지스터 세팅에 의해 엘아이유(210)에 DMLB 경로를 만들고, 이를 통해 루프백되는 테스트 벡터를 이용하여 엘아이유(210)의 이상 유무를 진단한다.
마지막으로, Loop Back #3을 통해 루프백되는 테스트 벡터를 이용하여 라인 보호부(211)의 이상 유무를 진단한다.
다시 말해, 상기 DDLB, DIALB, DMLB는 중계선 보드 내부의 레지스터(Register)를 이용한 시험 경로이고, 'Loop Back #1∼3'은 루프 케이블 또는 중계선 보드와 정합하는 해당 기능 블록의 시험 경로로서, 보드 자체적으로 테스트할 수 있으며 시스템에 연결된 상태에서도 테스트가 가능하게 된다.
이상에서 설명한 바와 같이 본 발명 자체 기능 테스트가 가능한 중계선 보드 및 그 테스트 방법은 보드 내부에서 테스트 벡터를 생성하기 때문에 별도의 외부 시험장치를 필요로 하지 않으므로 시험에 필요한 비용을 줄일 수 있고, 각 부품 단위로 루프백 경로를 설정하여 시험함으로써 시험에서 불량이 판명된 경우에 어떤 부분에 결함이 있는지를 진단하기가 매우 용이하여, 제조 단계 시험에서는 불량 수리 시간을 크게 단축할 수 있고, 시스템 운용 중의 시험에서는 보다 정확한 불량 진단이 가능하므로 운용중인 시스템의 가용도를 높일 수 있는 효과가 있다.

Claims (4)

  1. 상위 프로세서의 명령을 받아 처리함과 아울러 테스트 벡터의 생성 및 보드 내의 각 구성부를 제어하여 독립적인 테스트 벡터의 루핑 경로를 설정하는 엘씨유(LCU)와; 보드 자체의 구동에 필요한 데이터 및 상위 프로세서와의 통신시 필요한 데이터를 저장하기 위한 지역 메모리부 및 공동 메모리부와; 버스 데이터를 해석하고 엘씨유가 보드 내의 자원을 관리하는데 필요한 각종 제어신호를 생성하는 버스 인터페이스 및 어드레스 디코더와; 각각 버스 데이터, IPC 데이터, SHW 데이터를 송수신하기 위한 버스 인터페이스부, IPC 인터페이스부 및 SHW 인터페이스부와; 타임슬롯 교환 및 상기 엘씨유에서 생성된 테스트 벡터를 버스를 통해 입력받아 해당 구성부에 출력하는 타임 스위치와; 중계선 프레임 생성 및 해석을 수행하는 프레이머와; 중계선 펄스 생성 및 감지를 수행하는 엘아이유(LIU)와; 트랜스포머를 포함한 보호 회로인 라인 보호부와; 중계선 링크로부터 추출한 클럭을 시스템 동기장치에 공급하는 클럭 처리부로 구성한 것을 특징으로 하는 자체 기능 테스트가 가능한 중계선 보드.
  2. 제1항에 있어서, 상기 엘씨유는 테스트 벡터를 생성하여 데이터 버스를 이용해 타임 스위치에 삽입하고, 설정된 시험 경로를 통해 되돌아 온 테스트 벡터를 타임 스위치에서 추출하여 시험 및 진단을 수행하도록 구성한 것을 특징으로 하는 자체 기능 테스트가 가능한 중계선 보드.
  3. 제1항에 있어서, 상기 타임 스위치는 엘씨유로부터 테스트 벡터를 입력받아 해당 경로의 각 구성부에 출력하고, 그 루핑된 테스트 벡터를 다시 엘씨유로 출력하는, 텍스트 벡터의 입/출력 통로 역할을 수행하도록 구성한 것을 특징으로 하는 자체 기능 테스트가 가능한 중계선 보드.
  4. 제1항에 있어서, 상기 엘씨유는 타임 스위치에 테스트 벡터를 루핑시켜 그 이상 유무를 진단하고, 'Loop Back #1'와 'Loop Back #2'를 통해 IPC 인터페이스부 및 SHW 인터페이스부에 순차로 테스트 벡터를 루핑시켜 그 이상 유무를 진단하고, 프레이머에 DDLB(Diagnostic Digital Loop Back) 경로를 만들고, 이를 통해 루프백되는 테스트 벡터를 이용하여 프레이머의 이상 유무를 진단하고, 순차로 엘아이유에 DIALB(DIAgnostic Loop Back) 경로를 만들어 상기 프레이머와 엘아이유간의 PCB 패턴 이상 유무를 진단하고, 엘아이유에 DMLB(Diagnostic Metallic Loop Back) 경로를 만들어 이를 통해 테스트 벡터를 루핑시켜 엘아이유의 이상 유무를 진단하고, 'Loop Back #3'을 통해 루프백되는 테스트 벡터를 이용하여 라인 보호부의 이상 유무를 진단하도록 이루어진 것을 특징으로 하는 자체 기능 테스트가 가능한 중계선 보드.
KR10-2000-0063729A 2000-10-28 2000-10-28 자체 기능 테스트가 가능한 중계선 보드 KR100438531B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0063729A KR100438531B1 (ko) 2000-10-28 2000-10-28 자체 기능 테스트가 가능한 중계선 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0063729A KR100438531B1 (ko) 2000-10-28 2000-10-28 자체 기능 테스트가 가능한 중계선 보드

Publications (2)

Publication Number Publication Date
KR20020032942A KR20020032942A (ko) 2002-05-04
KR100438531B1 true KR100438531B1 (ko) 2004-07-03

Family

ID=19695945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063729A KR100438531B1 (ko) 2000-10-28 2000-10-28 자체 기능 테스트가 가능한 중계선 보드

Country Status (1)

Country Link
KR (1) KR100438531B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068412A (ko) * 1996-03-19 1997-10-13 유기범 전전자 교환기의 시험 및 유지보수 장치
KR19980051705A (ko) * 1996-12-23 1998-09-25 유기범 전전자 교환기의 패킷보드 시험방법
KR19990010038A (ko) * 1997-07-14 1999-02-05 양승택 에이티엠 교환기 가입자 제어 모듈의 시험장치
KR19990031554A (ko) * 1997-10-13 1999-05-06 윤종용 비트 오차율 검사 기능을 보완한 중계선 보드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970068412A (ko) * 1996-03-19 1997-10-13 유기범 전전자 교환기의 시험 및 유지보수 장치
KR19980051705A (ko) * 1996-12-23 1998-09-25 유기범 전전자 교환기의 패킷보드 시험방법
KR19990010038A (ko) * 1997-07-14 1999-02-05 양승택 에이티엠 교환기 가입자 제어 모듈의 시험장치
KR19990031554A (ko) * 1997-10-13 1999-05-06 윤종용 비트 오차율 검사 기능을 보완한 중계선 보드

Also Published As

Publication number Publication date
KR20020032942A (ko) 2002-05-04

Similar Documents

Publication Publication Date Title
US7237161B2 (en) Remote integrated circuit testing method and apparatus
US5487074A (en) Boundary scan testing using clocked signal
US5719881A (en) Test pattern generating apparatus and method
KR100459701B1 (ko) 접점 개폐 장치 제어 회로 및 이를 이용한 반도체 칩테스트 시스템 및 테스트 방법
CN111200544A (zh) 一种网络端口流量测试方法和装置
KR100438531B1 (ko) 자체 기능 테스트가 가능한 중계선 보드
JP3545407B2 (ja) 電気接続要素の電気試験を行う装置
JP2974984B2 (ja) 回路装置の試験方法
US7970569B2 (en) Apparatus and method for connection test on printed circuit board
US20040123206A1 (en) System and method for evaluating an integrated circuit design
JP2000065890A (ja) Ｌｓｉテストシステム
CN111752780A (zh) 一种服务器jtag部件自适应互连系统、方法
JPH06186302A (ja) 半導体装置
KR0120613Y1 (ko) 불량구간추적이 용이한 디지탈 가입자 보드 시험장치
JP2647209B2 (ja) 電気回路の試験方法
KR960014690B1 (ko) 전자교환기에서의 아날로그 가입자회로 검사방법 및 그 장치
KR101003783B1 (ko) 통합항해 시스템의 항해 디지털 입력장치 검사방법
KR19990060610A (ko) 교환시스템에서의 통신용 디바이스 온라인 상태 체크방법
JP3104739B2 (ja) Ｌｓｉの不良解析に用いるｌｓｉテスター
KR20000014995A (ko) 교환시스템의 통화로 진단방법
SU1290359A1 (ru) Устройство дл диагностики электрических цепей
JPS636471A (ja) 論理集積回路
JP2872118B2 (ja) 装置の試験方式
KR19980051679A (ko) 전전자 교환기의 공간분할 스위치 경로 시험 장치
KR100308924B1 (ko) 복합 가입자 선로 시험대

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee