KR19990008769A

KR19990008769A - 층간 절연막 형성방법 및 이를 이용한 반도체장치의 제조방법

Info

Publication number: KR19990008769A
Application number: KR1019970030883A
Authority: KR
Inventors: 김도형; 김진원; 홍진기
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-07-03
Filing date: 1997-07-03
Publication date: 1999-02-05

Abstract

O₂플라즈마를 이용한 층간 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법. 본 발명에 따른 층간 절연막 형성 방법에서는 보호막으로 덮인 게이트 전극이 형성된 반도체 기판상에 HDP(High Density Plasma) 산화막으로 이루어지는 층간 절연막을 형성한다. 이를 위하여, 상기 보호막을 O₂플라즈마 처리한다. 상기 O₂플라즈마 처리된 보호막 위에 HDP 산화막을 형성한다.

Description

층간 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법

본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 O₂플라즈마를 이용한 층간 절연막 형성 방법 및 이를 이용한 반도체 장치의 제조 방법에 관한 것이다.

DRAM을 제조하는 데 있어서 층간 절연막을 형성하기 위하여 기존에는 BPSG(borophosphosilicate glass), O₃-TEOS(tetraethylorthosilicate) 등을 사용하였다. 그러나, 반도체 장치의 집적도가 증가함에 따라 층간 절연막 형성을 위한 증착 공정시에 막질 내에 보이드(void)가 형성되는 문제가 있고, 특히 층간 절연막으로서 BPSG막을 형성하는 경우에는 별도의 후속 열처리 공정을 필요로 하는 등 공정이 번거로워지는 문제가 있다.

상기와 같은 문제를 해결하기 위하여 최근에는 반도체 장치의 층간 절연막으로서 HDP(High Density Plasma) 산화막을 사용하는 경우가 많다. HDP 산화막은 후속 열처리 공정이 필요 없고 갭 필링(gap filling) 능력이 우수한 장점이 있다. 그러나, HDP 산화막을 층간 절연막으로 사용하는 경우에는 그 하부 막질의 종류에 따라서 HDP 산화막을 그 하부 막질에 그대로 증착할 때 HDP 산화막과 그 하부 막질간의 스트레스와 바이어스에 의한 이온 손상에 의하여 하부 막질의 계면에 영향이 미친다. 그 결과, HDP 산화막 형성 후에 활성 영역에서 그 산화막 위에 거품성 결함이 발생되고, 이로 인하여 후속 공정을 진행하는 것이 불가능하게 된다.

본 발명의 목적은 상기한 바와 같은 종래의 문제를 해결하고자 하는 것으로서, HDP 산화막으로 이루어지는 층간 절연막을 결함 없이 형성하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기한 바와 같은 층간 절연막을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.

도 1 내지 도 5는 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다.

도면의 주요 부분에 대한 부호의 설명

10 : 반도체 기판, 12 : 게이트 절연막

20 : 게이트 전극, 22 : 캡핑층

24 : 스페이서, 30 : 식각 저지층

40 : 층간 절연막, 40A : 층간 절연막 패턴

50 : 콘택

상기 목적을 달성하기 위한 본 발명에 따른 층간 절연막 형성 방법에서는 보호막으로 덮인 게이트 전극이 형성된 반도체 기판상에 HDP(High Density Plasma) 산화막으로 이루어지는 층간 절연막을 형성한다. 이를 위하여, 상기 보호막을 O₂플라즈마 처리한다. 상기 O₂플라즈마 처리된 보호막 위에 HDP 산화막을 형성한다.

상기 보호막은 실리콘 질화막이고, 상기 O₂플라즈마 처리하는 단계는 플라즈마의 소스 가스로서 O₂, N₂O, N₂, N₂+ NH₃및 SiH₄를 사용한다. 상기 O₂플라즈마 처리하는 단계는 1500∼2500sccm의 O₂유량, 1000∼1500W의 RF 파워, 1.5∼3토르(torr)의 압력, 약 400℃의 온도 조건하에서 행한다.

상기 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 장치의 제조 방법에서는 반도체 기판상에 게이트 절연막을 개재하여 상부는 캡핑층, 측벽은 스페이서로 덮인 게이트 전극을 형성한다. 상기 결과물 전면을 덮는 식각 저지층을 형성한다. 상기 식각 저지층이 형성된 결과물을 O₂플라즈마 처리한다. 상기 O₂플라즈마 처리된 보호막 위에 층간 절연막을 형성한다. 상기 식각 저지층을 식각 종말점으로 하여 상기 층간 절연막을 패터닝하여 인접하는 2개의 상기 게이트 전극 사이에서 상기 캡핑층의 일부 및 상기 스페이서 상부의 영역에서 상기 식각 저지층을 노출시키는 콘택홀을 포함하는 층간 절연막 패턴을 형성한다. 상기 콘택홀 내에 노출된 식각 저지층을 제거하여 상기 2개의 인접하는 게이트 전극 사이에서 상기 반도체 기판의 표면을 노출시킨다. 상기 결과물상에 도전 물질을 증착하여 상기 콘택홀을 채우는 콘택을 형성한다.

상기 층간 절연막은 HDP 산화막이다.

본 발명에 의하면, HDP 산화막으로 이루어지는 층간 절연막을 결함 없이 형성할 수 있다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

다음에 설명하는 실시예는 본 발명을 한정하고자 하는 것이 아니며, 다른 다양한 형태의 변형 및 변경이 가능하다. 또한, 첨부 도면에 있어서 각 막질들과 영역들의 두께는 명료한 표시를 위하여 강조하여 나타낸 것이며, 본 명세서에서 하나의 막이 다른 막의 위 또는 반도체 기판의 위에 있는 것으로 설명하는 경우는 그 막이 상기 다른 막 또는 반도체 기판 바로 위에 있거나 또는 그 사이에 층간막이 존재할 수 있다.

도 1을 참조하면, 반도체 기판(10)상에 게이트 절연막(12)을 개재하여 상부는 캡핑층(22), 측벽은 스페이서(24)로 덮인 게이트 전극(20), 예를 들면 폴리사이드 구조의 게이트 전극을 형성한다.

도 2를 참조하면, 상기 게이트 전극(20)이 형성된 결과물 전면에 상기 게이트 전극(20)을 보호하기 위한 보호막으로서 식각 저지층(30)을 형성한다. 상기 식각 저지층(30)은 후속 공정에서 SAC(Self Aligned Contact) 형성을 위한 콘택홀 형성시에 상기 게이트 전극(20)을 덮는 캡핑층(22) 및 스페이서(24)가 소모되는 것을 방지하기 위하여 형성하는 것으로서, 본 예에서는 실리콘 질화막으로 형성한다.

도 3을 참조하면, 층간 절연막 형성을 위한 전처리 단계로서, 상기 식각 저지층(30)이 형성된 결과물을 O₂플라즈마 처리한다. 이 때, 플라즈마의 소스 가스로서 O₂, N₂O, N₂, N₂+ NH₃및 SiH₄를 사용하고, 플라즈마 처리는 약 1500∼2500sccm의 O₂유량, 약 1000∼1500W의 RF 파워, 약 1.5∼3토르(torr)의 압력, 약 400℃의 온도 조건하에서 행한다. 상기와 같이 O₂플라즈마 처리를 행함으로써, 후속 공정에서 HDP 산화막으로 이루어지는 층간 절연막을 형성할 때 스트레스를 완화시킬 수 있다.

도 4를 참조하면, 상기 O₂플라즈마 처리된 결과물상에 HDP 산화막으로 이루어지는 층간 절연막(40)을 형성한다. 그 결과, 상기 O₂플라즈마 전처리에 의한 스트레스 완화에 의하여 상기 층간 절연막(40)에는 거품성 결함이 존재하지 않으면서 보이드가 형성되지 않은 갭 필링 특성이 우수한 층간 절연막(40)이 얻어진다.

도 5를 참조하면, 포토리소그래피 공정을 이용하여 인접하는 2개의 게이트 전극(20) 사이에서 캡핑층(22)의 일부 및 스페이서(24) 상부의 영역에서 상기 식각 저지층(20)을 노출시키도록 상기 층간 절연막(40)을 이방성 식각하여 층간 절연막 패턴(40A)을 형성하여 자기 정렬된 콘택(SAC) 형성용 콘택홀을 형성한다. 이 때, 상기 식각 저지층(20)이 식각 종말점으로 작용하게 된다. 그 후, 상기 식각 저지층(20)중에서 상기 SAC 형성용 콘택홀 내에서 노출되어 있는 부분을 제거하여 상기 2개의 인접하는 게이트 전극 사이에서 상기 반도체 기판(10)의 표면을 노출시킨다.

이어서, 상기 SAC 형성용 콘택홀을 채우도록 도전 물질을 증착하여 자기 정렬된 콘택(50)을 형성한다. 그 후, 통상의 방법에 의하여 반도체 장치를 완성한다.

상기한 바와 같이, 본 발명에 의하면 HDP 산화막으로 이루어지는 층간 절연막을 형성하기 전에 O2 플라즈마를 이용하여 하부 막질을 전처리함으로써 HDP 산화막으로 이루어지는 층간 절연막을 결함 없이 형성할 수 있다.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims

보호막으로 덮인 게이트 전극이 형성된 반도체 기판상에 HDP(High Density Plasma) 산화막으로 이루어지는 층간 절연막을 형성하는 방법에 있어서,

상기 보호막을 O₂플라즈마 처리하는 단계와,

상기 O₂플라즈마 처리된 보호막 위에 HDP 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
제1항에 있어서, 상기 보호막은 실리콘 질화막인 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
제1항에 있어서, 상기 O₂플라즈마 처리하는 단계는 플라즈마의 소스 가스로서 O₂, N₂O, N₂, N₂+ NH₃및 SiH₄를 사용하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
제1항에 있어서, 상기 O₂플라즈마 처리하는 단계는 1500∼2500sccm의 O₂유량, 1000∼1500W의 RF 파워, 1.5∼3토르(torr)의 압력, 약 400℃의 온도 조건하에서 행하는 것을 특징으로 하는 반도체 장치의 층간 절연막 형성 방법.
반도체 기판상에 게이트 절연막을 개재하여 상부는 캡핑층, 측벽은 스페이서로 덮인 게이트 전극을 형성하는 단계와,

상기 결과물 전면을 덮는 식각 저지층을 형성하는 단계와,

상기 식각 저지층이 형성된 결과물을 O₂플라즈마 처리하는 단계와,

상기 O₂플라즈마 처리된 보호막 위에 층간 절연막을 형성하는 단계와,

상기 식각 저지층을 식각 종말점으로 하여 상기 층간 절연막을 패터닝하여 인접하는 2개의 상기 게이트 전극 사이에서 상기 캡핑층의 일부 및 상기 스페이서 상부의 영역에서 상기 식각 저지층을 노출시키는 콘택홀을 포함하는 층간 절연막 패턴을 형성하는 단계와,

상기 콘택홀 내에 노출된 식각 저지층을 제거하여 상기 2개의 인접하는 게이트 전극 사이에서 상기 반도체 기판의 표면을 노출시키는 단계와,

상기 결과물상에 도전 물질을 증착하여 상기 콘택홀을 채우는 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서, 상기 식각 저지층은 실리콘 질화막인 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서, 상기 O₂플라즈마 처리하는 단계는 플라즈마의 소스 가스로서 O₂, N₂O, N₂, N₂+ NH₃및 SiH₄를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서, 상기 O₂플라즈마 처리하는 단계는 1500∼2500sccm의 O₂유량, 1000∼1500W의 RF 파워, 1.5∼3토르(torr)의 압력, 약 400℃의 온도 조건하에서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제5항에 있어서, 상기 층간 절연막은 HDP 산화막인 것을 특징으로 하는 반도체 장치의 제조 방법.