KR100327662B1 - 반도체소자의 층간절연막 형성방법 - Google Patents

반도체소자의 층간절연막 형성방법 Download PDF

Info

Publication number
KR100327662B1
KR100327662B1 KR1019990025384A KR19990025384A KR100327662B1 KR 100327662 B1 KR100327662 B1 KR 100327662B1 KR 1019990025384 A KR1019990025384 A KR 1019990025384A KR 19990025384 A KR19990025384 A KR 19990025384A KR 100327662 B1 KR100327662 B1 KR 100327662B1
Authority
KR
South Korea
Prior art keywords
forming
insulating film
interlayer insulating
contact plug
film
Prior art date
Application number
KR1019990025384A
Other languages
English (en)
Other versions
KR20010004681A (ko
Inventor
김진배
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025384A priority Critical patent/KR100327662B1/ko
Publication of KR20010004681A publication Critical patent/KR20010004681A/ko
Application granted granted Critical
Publication of KR100327662B1 publication Critical patent/KR100327662B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 반도체기판 상부에 게이트전극을 형성하고 전체표면상부에 질화막을 일정두께 형성한 다음, 전체표면상부를 평탄화시키는 제1층간절연막을 고밀도 플라즈마 산화막 ( high densitiy plasma oxide, 이하에서 HDP 산화막이라 함 ) 으로 형성하고 상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 제1콘택플러그를 형성한 다음, 상기 제1콘택플러그에 접속되는 비트라인을 형성하고 전체표면상부를 평탄화시키는 제2층간절연막을 형성한 다음, 상기 제2층간절연막을 통하여 상기 제1콘택플러그에 접속되는 제2콘택플러그를 형성하고 상기 제2콘택플러그에 접속되는 저장전극 및 그 상부구조를 형성하는 공정후 후속열처리공정으로 반도체소자의 안정성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 층간절연막 형성방법{Forming method for inter layer oxide of semiconductor device}
본 발명은 반도체소자의 층간절연막 형성방법에 관한 것으로, 특히 플레이트전극 하부의 층간절연막을 고밀도 플라즈마 산화막으로 형성함으로써 후속 어닐링 ( annealing ) 공정에 의한 소자의 안정화를 향상시킬 수 있는 기술에 관한 것이다.
일반적으로 반도체 메모리 소자는 다음과 같은 구조로 형성한다.
먼저, 반도체기판 상부에 게이트산화막, 게이트전극용 도전체, 마스크질화막을 적층하고 이들을 게이트전극 마스크를 이용하여 식각함으로써 게이트전극을 형성한다.
그리고, 상기 게이트전극 측벽에 절연막 스페이서를 형성하고 전체표면상부에 제1층간절연막을 형성한 다음, 상기 반도체기판에 접속되는 비트라인을 형성하되, 그 상부 및 측벽에 질화막이 구비되도록 형성하고 그 상부를 평탄화시키는 제2층간절연막을 형성한다.
그리고, 상기 반도체기판에 접속되는 반도체기판에 접속되는 저장전극을 형성하고 그 표면에 유전체막을 형성한다.
그리고, 상기 반도체소자의 셀영역을 도포하는 플레이트전극을 형성한다.
그리고, 전체표면상부를 평탄화시키는 제3층간절연막을 형성하고 상기 반도체기판 및 각각의 도전배선에 접속되는 금속배선을 형성한다.
그리고, 금속배선 층간절연막인 HDP 산화막을 형성하고 다른 금속배선을 형성한다.
후속공정으로 다층의 금속배선을 형성하고 그 표면을 보호하는 보호막을 형성하되, HDP 산화막으로 형성한다.
상기한 바와같이 종래기술은 셀영역을 모두 도포하는 플레이트전극 상측에서 HDP 산화막이 층간절연막으로 사용됨으로써 후속열처리공정시 상기 플레이트전극이 상기 HDP 산화막에 함유된 수소가 반도체기판으로 확산되는 현상을 억제하여 상기 반도체기판과 수소가 반응하는 것을 방해함으로써 후속 열처리공정시 누설전류가 발생되어 그에 따른 반도체소자의 특성 열화를 야기하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 금속배선 층간절연막으로 사용되는 HDP 산화막을 플레이트전극의 형성공정전에 층간절연막으로 사용하여 후속열처리공정시 상기 HDP 산화막의 수소가 반도체기판과 반응하여 기판의 안정화를 향상시킬 수 있는 반도체소자의 층간절연막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c 는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체기판 2 : 게이트전극
3 : 제1마스크질화막 4 : 제1절연막 스페이서
5 : 질화막 6 : 제1층간절연막
7 : 제1콘택플러그 8 : 제2층간절연막
9 : 비트라인 10 : 제2마스크질화막
11 : 제2절연막 스페이서 12 : 제3층간절연막
13 : 제2콘택플러그 14 : 제4층간절연막
20 : 제1콘택홀 40 : 제2콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 층간절연막 형성방법은,
반도체기판 상부에 게이트전극을 형성하는 공정과,
전체표면상부에 질화막을 일정두께 형성하는 공정과,
전체표면상부를 평탄화시키는 제1층간절연막을 HDP 산화막으로 형성하는 공정과,
상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 제1콘택플러그를 형성하는 공정과,
상기 제1콘택플러그에 접속되는 비트라인을 형성하는 공정과,
전체표면상부를 평탄화시키는 제2층간절연막을 형성하는 공정과,
상기 제2층간절연막을 통하여 상기 제1콘택플러그에 접속되는 제2콘택플러그를 형성하는 공정과,
상기 제2콘택플러그에 접속되는 저장전극 및 그 상부구조를 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명은 상세히 설명하기로 한다.
도 1a 내지 도 1c 는 본 발명의 실시예에 따른 반도체소자의 층간절연막 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1) 상부에 게이트전극(2)을 형성한다. 이때, 상기 게이트전극(2)은 전체표면상부에 게이트전극용 도전체 및 마스크절연막을 형성하고 이를 게이트전극마스크를 이용한 사진식각공정으로 패터닝하여 형성한 다음, 그 측벽에 제1절연막 스페이서(4)를 형성한 것이다.
그리고, 전체표면상부에 질화막(5)을 50 ∼ 100 Å 두께 형성한다. 이때, 상기 질화막(5)은 후속 콘택공정인 자기정렬적인 콘택공정시 이용되고, 층간절연막으로 HDP 산화막을 증착할때 반도체기판(1)의 손상을 방지하는 역할을 한다.
그리고, 전체표면상부를 평탄화시키는 제1층간절연막(6)을 형성하되, HDP 산화막으로 형성한다.
이때, 상기 HDP 산화막은 갭필 ( gap fill ) 을 용이하게 하고 후속 열처리공정시 상기 HDP 산화막에 함유된 수소가 반도체기판으로 침투하기 용이하도록 한다. (도 1a)
그 다음, 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 반도체기판(1)의 예정된 부분을 노출시키는 콘택홀(20)을 형성한다. 이때, 상기 콘택마스크는 비트라인 콘택홀과 저장전극 콘택홀로 예정된 반도체기판(1)을 노출시킬 수 있는 마스크이다.
그리고, 상기 콘택홀(20)을 통하여 상기 반도체기판(1)에 접속되는 제1다결정실리콘막을 전체표면상부에 형성하고 상기 제1층간절연막(6)이 노출될때까지 화학기계연마하여 제1콘택플러그(7)를 형성한다.
그리고, 전체표면상부에 제2층간절연막(8)을 일정두께 형성한다. 이때, 상기 제2층간절연막(8)은 플라즈마 증착 테오스 ( plasma enhanced - tetraethylorthosilicate, 이하에서 PE-TEOS 라 함 ) 나 저압 증착 테오스 ( low presure - tetraethylorthosilicate, 이하에서 LP-TEOS 라 함 ) 로 형성한다.
그 다음, 상기 비트라인 콘택영역에 형성된 제1콘택플러그(7)에 접속되는 비트라인(9)을 형성한다.
이때, 상기 비트라인(9)은 상측에 제2마스크질화막(10)이 구비되고 측벽에 제2절연막 스페이서(11)가 구비된 것이다. (도 1b)
그 다음, 전체표면상부를 평탄화시키는 제3층간절연막(12)을 형성하되, 유동성이 우수한 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 나 유.에스.지. ( undoped silicate glass, 이하에서 USG 라 함 ) 로 형성한다.
그리고, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 저장전극 콘택영역에 형성된 제1콘택플러그(7)에 접속되는 제2콘택플러그(13)를 형성한다.
그리고, 전체표면상부에 제4층간절연막(14)을 일정두께 형성한다. 이때, 상기 제2층간절연막(14)은 상기 제1층간절연막(8)과 같은 물질로 형성한다. (도 1c)
그 다음, 상기 제2콘택플러그(13)에 접속되는 저장전극, 유전체막 및 플레이트전극을 형성하고 후속공정으로 금속배선과 금속배선 층간절연막 및 보호막을 형성한다.
그리고, 후속 열처리공정으로 상기 제1층간절연막(6)에 함유된 수소와 반도체기판의 뎅글링 본드를 결합시켜 반도체소자의 안정성을 향상시켜 누설전류를 감소시킨다. 이때, 상기 후속 열처리공정은 400 ∼ 600 ℃ 온도의 질소가스분위기에서 30 ∼ 60 분 동안 실시한 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 층간절연막 형성방법은, 셀영역 전역을 도포하는 플레이트전극 하측에 사용되는 층간절연막을 수소가 함유된 HDP 산화막으로 형성하여 후속 열처리공정시 반도체기판의 뎅글링 본드와 결합함으로써 반도체소자의 안정성을 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 반도체기판 상부에 게이트전극을 형성하는 공정과,
    전체표면상부에 질화막을 일정두께 형성하는 공정과,
    전체표면상부를 평탄화시키는 제1층간절연막을 HDP 산화막으로 형성하는 공정과,
    상기 제1층간절연막을 통하여 상기 반도체기판에 접속되는 비트라인 및 저장전극용 제1콘택플러그를 형성하는 공정과,
    상기 제1콘택플러그에 접속되는 비트라인을 형성하는 공정과,
    전체표면상부를 평탄화시키는 제2층간절연막을 형성하는 공정과,
    상기 제2층간절연막을 통하여 상기 제1콘택플러그에 접속되는 저장전극용 제2콘택플러그를 형성하는 공정과,
    상기 제2콘택플러그에 접속되는 저장전극 및 그 상부구조를 형성하는 공정을 포함하는 반도체소자의 층간절연막 형성방법.
  2. 제 1 항에 있어서,
    상기 질화막은 50 ∼ 100 Å 두께로 형성되는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
  3. 제 1 항에 있어서,
    상기 제2층간절연막을 PE-TEOS 나 LP-TEOS 로 형성하는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
  4. 제 1 항에 있어서,
    상기 제3층간절연막을 BSPG, USG 또는 HDP 산화막으로 형성하는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
  5. 제 1 항에 있어서,
    상기 제1층간절연막인 HDP 산화막에 함유된 수소를 후속 열처리하여 상기 반도체기판의 뎅글링 본드와 결합시키는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
  6. 제 5 항에 있어서,
    상기 후속 열처리공정은 400 ∼ 600 ℃ 온도의 질소가스분위기에서 30 ∼ 60 분 동안 실시하는 것을 특징으로하는 반도체소자의 층간절연막 형성방법.
KR1019990025384A 1999-06-29 1999-06-29 반도체소자의 층간절연막 형성방법 KR100327662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025384A KR100327662B1 (ko) 1999-06-29 1999-06-29 반도체소자의 층간절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025384A KR100327662B1 (ko) 1999-06-29 1999-06-29 반도체소자의 층간절연막 형성방법

Publications (2)

Publication Number Publication Date
KR20010004681A KR20010004681A (ko) 2001-01-15
KR100327662B1 true KR100327662B1 (ko) 2002-03-08

Family

ID=19597094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025384A KR100327662B1 (ko) 1999-06-29 1999-06-29 반도체소자의 층간절연막 형성방법

Country Status (1)

Country Link
KR (1) KR100327662B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368941B1 (en) * 2000-11-08 2002-04-09 United Microelectronics Corp. Fabrication of a shallow trench isolation by plasma oxidation
KR100835412B1 (ko) * 2006-12-18 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 형성방법

Also Published As

Publication number Publication date
KR20010004681A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100450686B1 (ko) 자기정렬 콘택플러그를 구비한 반도체 소자 및 그 제조방법
KR20000013397A (ko) 트렌치 격리 형성 방법
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR100258578B1 (ko) 반도체 메모리 장치의 콘택 형성 방법
KR100327662B1 (ko) 반도체소자의 층간절연막 형성방법
KR20020018865A (ko) 자기정렬 콘택 제조방법
KR20040057485A (ko) 반도체소자 제조 방법
KR20000010390A (ko) 반도체 장치의 콘택 패드 및 그의 형성 방법
KR20020017796A (ko) 반도체 소자 제조방법
KR20000014004A (ko) 고집적 반도체 장치의 접촉구 및 그 형성 방법
KR100600288B1 (ko) 반도체 소자의 제조 방법
KR20040038049A (ko) 반도체 소자의 콘택 형성 방법
KR100325703B1 (ko) 반도체소자의캐패시터제조방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100365762B1 (ko) 반도체소자의콘택스페이서형성방법
KR20040001480A (ko) 랜딩 플러그 형성 방법
KR20040079171A (ko) 반도체소자의 제조방법
KR100445408B1 (ko) 반도체소자의콘택방법
KR20040059816A (ko) 반도체 소자의 제조방법
KR20010105885A (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
KR100308201B1 (ko) 다층도전막형성방법
KR20040060335A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR20070027811A (ko) 반도체 소자의 층간절연막 형성방법
KR19980060885A (ko) 반도체 소자의 제조방법
KR20050041433A (ko) 게이트전극 구조 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee