KR19990006179A - 반도체 소자의 콘택홀 매립방법 - Google Patents

Abstract

본 발명은 반도체 소자의 콘택홀내의 금속 매립방법에 관한 것으로서, 특히 이온을 가속시켜 소정의 운동 에너지를 반도체 소자위에 증착된 금속분자에 인가시켜 임의의 방향성을 갖는 이동을 유발함으로써, 증착 금속의 랜덤한 재분배를 통하여 스텝 커버리지를 향상시킬 수 있도록 하는 반도체 소자의 콘택홀내의 금속 매립방법에 관한 것이다.

Description

반도체 소자의 콘택홀 매립방법

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 이온 스퍼터링법을 이용한 반도체 소자의 콘택홀내의 금속 매립방법에 관한 것이다.

반도체 소자의 콘택홀 내로의 금속매립시 통상적으로 금속을 증착시키는 방법이 사용된다.

그러나 반도체 소자의 고집적화로 인하여 콘택홀의 단차비가 커질수록 콘택홀 내에 보이드의 형성 및 크랙의 발생 등의 문제점이 있을 뿐만 아니라, 스탭 커버리지(Step Coverage: 반도체 소자에서 콘택홀 등과 같은 계단형태의 부분에서, 의도된 금속막의 두께에 대한 최소 두께의 백분율)가 저하된다.

스텝 커버리지의 저하는 여러 가지 문제를 유발하는데, 한가지 예로 스탭 커버리지가 낮은 금속막위에 SOG(Spin On Glass)가 도포되면 SOG에 함유된 수분에 의한 압력으로 금속막이 상대적으로 얇게 형성된 부분이 끊어지는 문제점이 있을 수 있다.

따라서, 반도체 소자의 콘택홀내의 금속막 매립시 스탭 커버리지를 향상시키는 콘택홀의 금속매립 방법이 요망되고 있다.

본 발명은 반도체 소자의 콘택홀내의 금속 매립후, 이온을 반도체 기판의 금속막상에 주입시킴으로써 스탭 커버리지를 향상시키는 반도체 소자의 콘택홀 매립방법을 제공하는 것을 목적으로 한다.

도 1은 본 발명에 의한 금속분자의 이동을 설명하기 위한 도면.

도 2는 본 발명에 의한 이온 주입을 설명하기 위한 도면.

도 3은 본 발명에 의한 이온 주입전의 반도체 기판.

도 4는 본 발명에 의한 이온 주입후의 반도체 기판.

도 5는 본 발명의 실시예에 따른 공정 흐름도.

도면의 주요 부분에 대한 부호의 설명

1: 반도체 기판2: 금속막

3: 절연막4: Ti/TiN층

5: 플라즈마6: 더미 플레이트

100: 콘택홀

E: 콘택홀지역D: 콘택홀 이외의 지역

E1: 콘택홀 지역에서의 금속분자의 측방이동(lateral displacement)

E2: 콘택홀 지역에서의 금속분자의 궤적이동(trajectory displacement)

E3: 콘택홀 지역에서의 금속분자의 미끄럼이동(gliding displacement)

D1: 콘택홀 이외의 지역에서의 금속분자의 측방이동(lateral displacement)

D2: 콘택홀 이외의 지역에서의 금속분자의 궤적이동(trajectory displacement)

D3: 콘택홀 이외의 지역에서의 금속분자의 수직 및 중력이동(vertical and gravitational displacement)

상기와 같은 목적을 달성하기 위하여 본 발명은, 금속막이 증착된 콘택홀이 구비된 반도체 기판을 제공하는 단계와, 상기 반도체 기판을 스퍼터링 장치에 위치시키는 단계와, 상기 스퍼터링 장치에 소정의 작용가스를 인입시키는 단계와, 상기 스퍼터링 장치내에 인입된 상기 소정의 작용가스로부터 플라즈마를 상기 반도체 기판위에 형성시키는 단계와, 플라즈마의 이온을 가속시켜 상기 반도체 기판의 금속막에 주입시키는 단계를 포함한다.

상기와 같은 구성은 플라즈마를 가속시킴으로써 반도체 기판상의 증착금속에 운동 에너지를 공급하여 금속분자에 임의의 방향성을 갖는 이동(displacement)을 유발함으로써, 증착 금속의 랜덤(random)한 재분배를 통하여 스탭 커버리지를 향상시킬 수 있도록 한다.

[실시예]

이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세하게 설명하면 다음과 같다.

도 5는 상기의 본 발명의 실시예에 따른 반도체 기판의 콘택홀의 금속매립방법의 흐름도를 도시한 것이다. 도 5를 참조하여 본 발명의 실시예에 따른 콘택홀의 금속매립방법을 설명하면 다음과 같다.

먼저 도 1에 도시된 바와 같은 반도체 기판을 제공한다. 도시된 바와 같이 반도체 기판(1)상에 절연막(3)이 형성되어 있고, 소정의 위치에 콘택홀(100)이 형성되어 있다. 그 위에 배리어막 및 확산방지막층(4)인 Ti/TiN층이 형성된 후 그 위에 금속막(2)이 형성되어 있다. 콘택홀(100)의 기저부에는 금속막이 얇게 증착되어 있는 반면에 상부에는 금속막이 오버행(over hang)되어 있다.

도 2는 상기 도 1의 반도체 기판을 스퍼터링 장치(200)에 위치시킨 상태를 도시한 것으로서, 도 1에서와 같이 금속막이 형성된 기판을 제공한 다음 이온주입을 한다. 즉, 일단 반도체 기판이 위치되면 진공펌프에 의해 스퍼터링 장치(200) 내부에 진공을 유지시키고, 작용가스를 주입하여 플라즈마(5)를 형성시킨다. 본 발명에서는 작용가스로서 아르곤을 사용했으나, 질소가 사용될 수도 있다.

다음으로 더미 플레이트(6) 및 반도체 기판에 마이너스 바이어스 전압을 걸어주어 플러스로 이온화된 아르곤(Ar⁺) 가스에 의한 주입을 유도한다. 더미 플레이트(6)는 플라즈마(5)와 충돌하여도 스퍼터링이 되지 않는 안정된 원자구조의 소자로 되어 있기 때문에 반도체 기판(1)의 금속막(2)상에는 아르곤 이온만이 주입된다. 이것은 본 발명의 실시예에서는 스퍼터링 타겟이 반도체 기판(1)상의 금속막(2)이 된다는 것을 의미한다. 그리고, 상기의 더미 플레이트(6)는 반도체 기판(1)의 금속막(2)상에 주입되는 이온의 양을 조절하는 역할을 한다는 것을 알 수 있다.

반도체 기판상에 바이어스 전압을 인가할때 중요한 것은 금속분자에 너무 크지 않는 운동 에너지를 인가함으로써, 상기 반도체 기판상의 증착금속이 반도체 기판(1)의 윤곽을 유지하는 범위에서 이온주입을 유도해야 한다는 것이다. 즉, 콘택(100)홀에 금속이 매립되지 않고, 반도체 기판(1)의 표면에 균일한 두께로 금속분자가 형성되어야 한다는 것이다.

따라서, 더미 플레이트(6)에 인가된 바이어스 전압과 반도체 기판(1)에 인가한 바이어스 전압의 적절한 균형이 유지된다.

도 3은 도 2와 같은 장치에서 이온 주입되는 금속막(2)의 금속분자의 이동을 설명하기 위한 도면이다.

먼저, 콘택홀 지역(E)에서, 운동 에너지가 인가된 금속분자의 이동은 도 3에 도시된 바와 같이 다음과 같은 3종류의 기본적인 이동이 있다.

첫째는 금속분자가 그 인근주변으로 이동하는 측방이동(lateral displacement)(E1)이고, 둘째는 금속분자 또는 금속 덩어리의 이동이 비교적 긴 비거리를 갖는 궤적이동(trajectory displacement)(E2), 셋째는 금속분자가 미끄러지면서 콘택홀 내로 유입되는 미끄럼이동(gliding displacement)(E3)이 있다.

다음으로, 콘택홀 이외의 지역(D)에서의 금속 분자의 이동으로는 도 3에 도시된 바와 같이, 상기 E 지역에서와 동일한 개념의 측방이동(D1) 및 궤적이동(D2) 이외에 수직으로 이동후 다시 중력에 의해 떨어지는 수직 및 중력이동(vertical and gravitational displacement)(D3)의 3종류의 기본적인 이동이 있다.

금속막이 증착된 반도체 기판상에 그 밀도가 일정하고, 단일방향(unidirectional)의 플라즈마가 소정의 에너지를 갖고 충돌하면, 도 3에서 설명한 금속분자의 이동중 하나 또는 둘 이상이 일어나게 되어, 확률적으로 균일한 재배치가 이루어진다.

즉, 반도체 기판상에 불균일하게 분포된 증착금속이 집중된 곳에는 금속분자들의 재분배를 위한 이온충돌의 확률이 크고, 증착금속이 상대적으로 희박한 곳, 예를 들어 콘택홀 하부 또는 크랙(crack)이 형성된 곳에는 금속분자의 이온충돌의 확률이 작아 재분배의 기회도 그 만큼 줄어든다. 따라서 종합적으로 볼 때 금속 분자들의 비교적 균일한 재배치가 이루어지게 되어, 상기 반도체 기판상에 금속막의 스탭 커버리지가 향상된다.

도 4는 본 발명의 실시예에 따른 이온 주입후의 반도체 기판을 도시한 것이다. 도시된 바와 같이, 반도체 기판 전체에 걸쳐 금속막이 일정하게 형성되어 있음을 알 수 있다. 아울러, 스탭 커버리지도 도 1의 경우보다 월등하게 향상되었음을 알 수 있다.

다음으로 상기 반도체 기판에 열처리(annealing)를 시켜주어 물리적으로 불안정한 금속이온을 안정시키고, 그 위치를 최적화 시킨다.

이상에서와 같이, 본 발명에 따르면 농도가 균일하고, 그 방향이 일정한 플라즈마를 반도체 기판상에 전기적으로 가속시켜 금속분자에 운동에너지를 인가시킴으로써, 반도체 기판의 증착된 금속을 재배치 시켜 스탭 커버리지를 개선시킬 수 있다.

따라서, 반도체 기판상에 금속막 매립후 SOG(Spin On Glass)도포시, 상기 SOG에 함유되어 있는 수분에 의한 압력으로 생기는 금속막의 쪼개짐 등을 예방할 수 있다.

또한, 금속막의 콘택홀 접촉 개선으로 전기저항을 낮춰 소자의 신뢰성을 높이고, 궁극적으로 수율을 증가시켜 안정적인 생산성을 기대할 수 있게 한다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (11)

1. 금속막이 증착된 콘택홀이 구비된 반도체 기판을 제공하는 단계와,

   상기 반도체 기판을 스퍼터링 장치에 위치시키는 단계와,

   상기 스퍼터링 장치에 소정의 작용가스를 인입시키는 단계와,

   상기 스퍼터링 장치내에 인입된 상기 소정의 작용가스로부터 플라즈마를 상기 반도체 기판위에 형성시키는 단계와,

   플라즈마의 이온을 가속시켜 상기 반도체 기판의 금속막에 주입시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
2. 제1항에 있어서, 상기 스퍼터링 장치에 더미 플레이트가 구비된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
3. 제2항에 있어서, 상기 더미 플레이트는 안정된 원자구조를 갖는 물질로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
4. 제3항에 있어서, 상기 더미 플레이트는 반도체 기판에 주입되는 이온의 양을 조절하는 역할을 하는 것을 특징으로 하는 반도체 소자의 금속막 매립방법.
5. 제1항에 있어서, 스퍼터링 타겟은 반도체 기판상의 금속막인 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
6. 제2항에 있어서, 상기 더미 플레이트와 반도체 기판에 상기 이온과는 전기적으로 반대의 극성을 갖는 소정의 바이어스 전압을 인가하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
7. 제6항에 있어서, 상기 소정의 바이어스 전압은 금속막이 하부의 반도체 기판의 윤곽을 유지시키는 범위내의 운동 에너지를 이온에 인가시키도록 하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
8. 제7항에 있어서, 상기 운동 에너지는 통상의 스퍼터링 공정에서의 에너지 보다 작은 에너지인 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 소정의 작용가스는 아르곤(Ar) 또는 질소(N)중 하나인 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
10. 제1항에 있어서, 상기 플라즈마는 그 농도가 균일한 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
11. 제1항에 있어서, 이온 주입후에 반도체 소자에 열처리하는 단계를 더 포함하는 반도체 소자의 콘택홀 매립방법.