JPH09181056A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09181056A JPH09181056A JP8318150A JP31815096A JPH09181056A JP H09181056 A JPH09181056 A JP H09181056A JP 8318150 A JP8318150 A JP 8318150A JP 31815096 A JP31815096 A JP 31815096A JP H09181056 A JPH09181056 A JP H09181056A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- etching
- semiconductor device
- oxide film
- charges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造工程において、プラズマエ
ッチングを利用するに伴って発生するプラズマイオンの
電荷蓄積現象を、比較的簡単な方法で解決する。 【解決手段】 半導体装置の製造過程中の所定の層膜を
プラズマエッチングした後、上記層膜上に陰イオンを注
入してその層膜上に残存する陽イオンを中和する。半導
体装置の高集積化に従って要求される数ナノメートル厚
さのゲート酸化膜の場合でも、プラズマイオン電荷の蓄
積現象がなく、高度に集積化された半導体装置の特性お
よび信頼性を確保することができる。
ッチングを利用するに伴って発生するプラズマイオンの
電荷蓄積現象を、比較的簡単な方法で解決する。 【解決手段】 半導体装置の製造過程中の所定の層膜を
プラズマエッチングした後、上記層膜上に陰イオンを注
入してその層膜上に残存する陽イオンを中和する。半導
体装置の高集積化に従って要求される数ナノメートル厚
さのゲート酸化膜の場合でも、プラズマイオン電荷の蓄
積現象がなく、高度に集積化された半導体装置の特性お
よび信頼性を確保することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造工程において、プラズマを利用する乾式エッチングの
安定性および均一性を確保するように工夫した半導体装
置の製造方法に関するものである。
造工程において、プラズマを利用する乾式エッチングの
安定性および均一性を確保するように工夫した半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造において、乾式エッチ
ングの処理工程として、プラズマを利用した反応性イオ
ンによるエッチング技術が広く行われており、その場
合、用いられるエッチングガスをイオン化して陽イオン
および陰イオンが生じるが、ウエハ上のパターンには陽
イオンが主に用いられる。
ングの処理工程として、プラズマを利用した反応性イオ
ンによるエッチング技術が広く行われており、その場
合、用いられるエッチングガスをイオン化して陽イオン
および陰イオンが生じるが、ウエハ上のパターンには陽
イオンが主に用いられる。
【０００３】
【発明が解決しようとする課題】しかし、それに従っ
て、プラズマアンテナ効果等によりウエハ表面の特定の
素子部分に陽イオンが注入されることになり、その結
果、半導体装置を構造するトランジスターのゲート酸化
膜などの劣化をもたらして、半導体装置の作動に致命的
な影響を与える可能性の問題がある。
て、プラズマアンテナ効果等によりウエハ表面の特定の
素子部分に陽イオンが注入されることになり、その結
果、半導体装置を構造するトランジスターのゲート酸化
膜などの劣化をもたらして、半導体装置の作動に致命的
な影響を与える可能性の問題がある。
【０００４】したがって、この発明は、プラズマ乾式エ
ッチング工程の後、ウエハ表面上に残存する陽イオン層
を中和させて、素子の特定部分に電荷の流れが形成され
るのを防止する半導体装置の製造方法を提供することを
目的とする。
ッチング工程の後、ウエハ表面上に残存する陽イオン層
を中和させて、素子の特定部分に電荷の流れが形成され
るのを防止する半導体装置の製造方法を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体装置の製造方法は、プラズマ
反応を利用して所定の膜層を乾式エッチングするに際し
て、プラズマエッチングの後、上記膜層上に陰イオンを
注入することにより、その膜層上に残存する陽イオンを
中和することを特徴とするものである。
に、この発明による半導体装置の製造方法は、プラズマ
反応を利用して所定の膜層を乾式エッチングするに際し
て、プラズマエッチングの後、上記膜層上に陰イオンを
注入することにより、その膜層上に残存する陽イオンを
中和することを特徴とするものである。
【０００６】
【発明の実施の形態】以下、添付した図面を参照してこ
の発明の一実施態様を詳細に説明する。図１は、シリコ
ン基板１上にフィールド酸化膜３、ゲート酸化膜２、ゲ
ート電極４、層間絶縁膜５を順次に形成した後、ゲート
電極４に配線用金属層をコンタクトさせ、導線（金属配
線パターン）６をプラズマ７によるエッチングを施して
パターニングした状態を示す。この際、プラズマエッチ
ングの処理中に導線６の表面には、図示のように、陽イ
オンの「＋」電荷が残存し、この電荷により生じる電圧
がゲート酸化膜２の破壊電圧を超えると、トンネリング
現象により酸化膜の劣化が生じる。
の発明の一実施態様を詳細に説明する。図１は、シリコ
ン基板１上にフィールド酸化膜３、ゲート酸化膜２、ゲ
ート電極４、層間絶縁膜５を順次に形成した後、ゲート
電極４に配線用金属層をコンタクトさせ、導線（金属配
線パターン）６をプラズマ７によるエッチングを施して
パターニングした状態を示す。この際、プラズマエッチ
ングの処理中に導線６の表面には、図示のように、陽イ
オンの「＋」電荷が残存し、この電荷により生じる電圧
がゲート酸化膜２の破壊電圧を超えると、トンネリング
現象により酸化膜の劣化が生じる。
【０００７】したがって、この発明においては、エッチ
ング用のプラズマ反応炉内に電子銃を装着して、図２に
示すように、プラズマエッチングの工程の後に、電子ビ
ーム８（陰イオン）をウエハ上に適当量照射して、ウエ
ハ表面上に残存する陽イオン電荷を中和する。これによ
り、トンネリングによるゲート酸化膜２の劣化を防止す
る。
ング用のプラズマ反応炉内に電子銃を装着して、図２に
示すように、プラズマエッチングの工程の後に、電子ビ
ーム８（陰イオン）をウエハ上に適当量照射して、ウエ
ハ表面上に残存する陽イオン電荷を中和する。これによ
り、トンネリングによるゲート酸化膜２の劣化を防止す
る。
【０００８】次に、図３は、プラズマ反応炉内に電子ビ
ーム発生装置を装着した模式的概念図である。図面にお
いて、９は電子銃、１０は二次電子ターゲット、１１は
下部電極、１２は上部電極、１３はＲＦソース、１４は
プラズマ反応炉をそれぞれ示す。図示のとおり、下部電
極１１上に置かれるウエハに、一次電子ビーム発生源と
しての電子銃９で直接電子ビームを照射することもでき
るし、二次電子ターゲット１０を利用して間接的に照射
することもできる。
ーム発生装置を装着した模式的概念図である。図面にお
いて、９は電子銃、１０は二次電子ターゲット、１１は
下部電極、１２は上部電極、１３はＲＦソース、１４は
プラズマ反応炉をそれぞれ示す。図示のとおり、下部電
極１１上に置かれるウエハに、一次電子ビーム発生源と
しての電子銃９で直接電子ビームを照射することもでき
るし、二次電子ターゲット１０を利用して間接的に照射
することもできる。
【０００９】
【発明の効果】以上説明したように、半導体装置の高集
積化に従って要求される数ナノメートル厚さのゲート酸
化膜を考慮するとき、通常の方法であれば、プラズマイ
オン電荷の蓄積現象がますます深刻な問題点として台頭
しているところ、この発明により半導体装置を製造すれ
ば、比較的簡単な方法によりそのような問題をきれいに
解決することができ、高度に集積化された半導体装置の
特性および信頼性を確保することができる。
積化に従って要求される数ナノメートル厚さのゲート酸
化膜を考慮するとき、通常の方法であれば、プラズマイ
オン電荷の蓄積現象がますます深刻な問題点として台頭
しているところ、この発明により半導体装置を製造すれ
ば、比較的簡単な方法によりそのような問題をきれいに
解決することができ、高度に集積化された半導体装置の
特性および信頼性を確保することができる。
【図１】 この発明による半導体の製造方法の工程中に
おける半導体装置の断面図である。
おける半導体装置の断面図である。
【図２】 この発明による半導体の製造方法の工程中に
おける半導体装置の断面図である。
おける半導体装置の断面図である。
【図３】 この発明による半導体の製造方法に用いるプ
ラズマ反応炉の模式的概念図である。
ラズマ反応炉の模式的概念図である。
１…シリコン基板、２…ゲート酸化膜、３…フィールド
酸化膜、４…ゲート電極、５…層間絶縁膜、６…導線、
７…プラズマ、８…電子ビーム、９…電子銃、１０…二
次電子ターゲット、１１…下部電極、１２…上部電極、
１３…ＲＦソース、１４…プラズマ反応炉。
酸化膜、４…ゲート電極、５…層間絶縁膜、６…導線、
７…プラズマ、８…電子ビーム、９…電子銃、１０…二
次電子ターゲット、１１…下部電極、１２…上部電極、
１３…ＲＦソース、１４…プラズマ反応炉。
Claims (3)
- 【請求項１】 半導体装置の製造過程において所定の膜
層をプラズマ反応炉内でプラズマエッチングする工程
と、 前記プラズマエッチングの後、前記膜層上に陰イオンを
注入することにより、前記膜層上に残存する陽イオンを
中和する工程とを備えてなる半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
であって、 前記陰イオンは、前記プラズマ反応炉内に電子ビーム発
生装置を設置して発生させることを特徴とする方法。 - 【請求項３】 請求項２に記載の半導体装置の製造方法
であって、 前記電子ビーム発生装置は、一次電子ビーム発生装置で
ある電子銃と二次電子発生装置である二次電子ターゲッ
トを備えて構成されていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19950050905A KR970052974A (ja) | 1995-12-16 | 1995-12-16 | |
| KR1995P50905 | 1995-12-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181056A true JPH09181056A (ja) | 1997-07-11 |
Family
ID=19440731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8318150A Pending JPH09181056A (ja) | 1995-12-16 | 1996-11-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5744012A (ja) |
| JP (1) | JPH09181056A (ja) |
| KR (1) | KR970052974A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6093658A (en) * | 1997-12-22 | 2000-07-25 | Philips Electronics North America Corporation | Method for making reliable interconnect structures |
| JP3298528B2 (ja) * | 1998-12-10 | 2002-07-02 | 日本電気株式会社 | 回路設計方法および装置、情報記憶媒体、集積回路装置 |
| KR20040001867A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 플라즈마 어택을 방지할 수 있는 반도체소자 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463255A (en) * | 1980-09-24 | 1984-07-31 | Varian Associates, Inc. | Apparatus for enhanced neutralization of positively charged ion beam |
| US4639301B2 (en) * | 1985-04-24 | 1999-05-04 | Micrion Corp | Focused ion beam processing |
| US4976843A (en) * | 1990-02-02 | 1990-12-11 | Micrion Corporation | Particle beam shielding |
-
1995
- 1995-12-16 KR KR19950050905A patent/KR970052974A/ko not_active Application Discontinuation
-
1996
- 1996-11-12 US US08/748,178 patent/US5744012A/en not_active Expired - Fee Related
- 1996-11-28 JP JP8318150A patent/JPH09181056A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5744012A (en) | 1998-04-28 |
| KR970052974A (ja) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100261851B1 (ko) | 전도성막의 이방성 에칭방법 | |
| JP4538209B2 (ja) | 半導体装置の製造方法 | |
| US20010006844A1 (en) | Method for fabricating single electron transistor | |
| US20050136617A1 (en) | MOS transistor having protruded-shape channel and method of fabricating the same | |
| JPH0313743B2 (ja) | ||
| US5994225A (en) | Method of etching metal with increased etching selectivity | |
| US5895262A (en) | Methods for etching fuse openings in a semiconductor device | |
| JPH09181056A (ja) | 半導体装置の製造方法 | |
| US7553770B2 (en) | Reverse masking profile improvements in high aspect ratio etch | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| US5744397A (en) | Method of planarizing an insulating layer | |
| US20210391155A1 (en) | Apparatus and system including high angle extraction optics | |
| JPH06291314A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| JPH1022270A (ja) | 半導体装置の製造方法 | |
| KR20110098693A (ko) | 저손상 공정을 위한 차세대 나노소자용 식각 장비 | |
| JP3550276B2 (ja) | 半導体装置の製造方法 | |
| KR100568434B1 (ko) | 개선된 이온빔 소오스 및 반사체의 세정방법 | |
| JP2000173980A (ja) | ドライエッチング方法 | |
| US20100248498A1 (en) | Material stripping in semiconductor devices by evaporation | |
| JP2001127052A (ja) | 非金属導電物質よりなる陰極板を有する電子ビーム照射装置 | |
| KR100735668B1 (ko) | 개선된 이온빔 소오스 및 이온빔 추출방법 | |
| US20020025677A1 (en) | Dry etching method and apparatus | |
| JPS61135125A (ja) | 半導体装置の製造方法 | |
| KR100247480B1 (ko) | 반도체 소자의 금속층간 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |