KR19990005513A

KR19990005513A - 클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법

Info

Publication number: KR19990005513A
Application number: KR1019970029711A
Authority: KR
Inventors: 구자현; 초종복; 심현섭; 방정호
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 1999-01-25
Also published as: CN1118071C; KR100245929B1; CN1204127A; US6201746B1; JPH1125693A; TW349226B; JP3645992B2

Abstract

본 발명은 저속 검사장치를 사용한 고속 메모리 소자의 검사에서 발생하는 클록신호 간의 간섭을 방지하고 새로운 검사 사이클 타이밍을 구현하기 위하여 드라이브 스위치와 비교기 스위치를 제어하는 시프트 신호의 사용영역을 일정한 제한조건 내에서 조정하여 비교기를 인에이블시키기 위해 사용되는 스트로브 신호의 사용가능 영역을 넓히고, 불사용 영역(dead-zone)을 이동시킴으로써 검사 불량을 없애고 저속의 검사장치를 활용할 수 있게 하여 설비투자를 줄이고 생산성을 향상시키는 효과가 있다.

Description

클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법

본 발명은 반도체 집적회로 소자의 검사에 관한 것으로서 보다 구체적으로는 검사장치에서 공급하는 복수의 클록신호들간의 간섭을 방지할 수 있는 클록사용 제한조건을 설정하고 이 제한조건에 맞도록 검사 사이클 타이밍을 구성하여 고속 메모리 소자를 검사할 수 있는 검사방법에 관한 것이다.

반도체 메모리 소자의 동작 속도를 향상시키기 위한 여러 가지 방안 중 고속 페이지 (fast page) 모드 또는 확장 데이터 출력(Extended Data Out; 하이퍼 페이지(Hyper Page)라고도 함) 모드로 메모리 소자를 동작시키는 방식이 널리 채용되고 있다.

도1은 종래 고속 페이지 모드로 동작하는 메모리 소자의 동작 타이밍도이다. 고속 페이지 모드에서는 RAS/ (Row Address Strobe) 신호가 활성상태인 저레벨로 바뀔 때 지정된 행 번지신호(X)에 의해 정해지는 하나의 페이지를 단위로 데이터 처리가 이루어진다. RAS/가 활성상태를 유지하고 있는 동안, CAS/ (Column Address Strobe)가 토글링되고 이때 입력되는 서로 다른 열 번지신호(Y)에 의해 하나의 행에 연결되어 있는 여러 개의 메모리 셀에 대한 고속 데이터 처리가 가능하다. RAS/와 CAS/가 모두 불활성 상태인 고레벨로 가면 하나의 페이지에 대한 동작이 끝난다.

WE/ (Writer Enable) 신호는 메모리 소자의 읽기/쓰기 동작을 제어하는데, 도1에서처럼 WE/가 고레벨인 경우에는 읽기 동작이 이루어진다. RAS/가 저레벨로 바뀌는 순간에서부터 첫 번째 데이터가 출력될 때까지의 시간을 t_RAC(Access time from RAS/), CAS/가 저레벨로 바뀌는 순간에서부터 첫 번째 데이터가 출력될 때까지의 시간을 t_CAC(Access time from CAS/), 열 번지신호가 입력된 순간에서부터 첫 번째 데이터가 출력될 때까지의 시간을 t_AA(Access time from Column Address)라고 하는데, 메모리 소자의 동작속도는 보통 이 AC 파라미터에 의해 결정된다. 하나의 페이지 내에서 토글링되는 CAS/의 주기는 고속 페이지 모드의 사이클 시간을 결정하므로 t_PC(Fast Page mode cycle time)라고 표시하고, t_CP(CAS/ precharge time)은 CAS/가 불활성 고레벨을 유지하고 있는, 즉 CAS/가 프리챠지 상태에 있는 시간을 의미한다. t_PC와 t_CP를 짧게 하면, 데이터 출력시간이 빨라지므로 이것도 고속 페이지 모드의 동작속도를 결정하는 파라미터이다.

도2는 EDO 모드로 동작하는 메모리 소자의 동작 타이밍도이다. EDO 동작모드에서도 RAS/에 의해 정해지는 페이지 단위로 동작이 이루어지는데, 고속 페이지 모드와는 달리 CAS/가 프리챠지되어도 출력버퍼는 이전의 데이터를 계속 유지하고 있다가 다음 사이클이 진행되어야 그 다음 데이터를 출력하기 때문에, CAS/의 프리챠지에 의한 데이터 프리챠지를 방지함으로써 결과적으로 데이터 인출시간 (fetch time)을 줄일 수 있고 동작 사이클 시간을 줄일 수 있다.

따라서, EDO 메모리 소자에서는 t_RAC, t_CAC, t_AA와 같은 파라미터 이외에, CAS/가 활성상태로 된 후에 이전 데이터를 유지하는 시간 t_DOH(Data output hold time), CAS/가 프리챠지된 후 그 다음 데이터가 나오는 시간 t_CPA(Access time from CAS/ precharge), t_HPC(Hyper page cycle time), t_CP(CAS/ precharge time) 등이 고려대상이 된다.

이렇게 확장 페이지 모드와 EDO 동작모드의 실현 등으로 인해 메모리 소자의 동작속도가 빨라지면, 메모리 소자를 검사하기 위한 검사장치 또한 고속화되어야 한다. 그러나 고속의 검사장치는 가격이 비싸기 때문에 막대한 설비투자를 필요로 하므로, 기존의 저속 검사장치를 사용하여 고속으로 동작하는 메모리 소자를 검사할 수 있는 방법이 필요하게 된다.

예를 들어서, 반도체 메모리 소자를 검사하기 위한 검사장치로서 일본의 MINATO사에서 제공하는 M9600 검사장치는 최대 주파수가 33MHz (30ns)이고 사용가능한 레이트(rate)의 범위가 30ns(nano seconds) - 4ms (milli seconds)이기 때문에 현재 16M DRAM의 EDO 50ns/60ns 검사항목 페이지 읽기/쓰기에서의 동작 사이클 시간 t_HPC(hyper page cycle time) 20ns/25ns를 구현할 수 없다. 그래서 본 출원인에 의해 동일자로 출원되는 발명의 명칭이 클록변조기법을 사용한 고속 메모리 소자의 검사방법에 개시되어 있는 바와 같이 클록변조기법을 이용하면, 저속의 검사장치를 갖고서도 고속의 메모리 소자를 검사하는 것이 가능하게 된다.

그런데, M9600과 같이 최대 주파수가 낮은 검사장치를 사용하여 고속 페이지 모드나 EDO 모드로 동작하는 메모리 소자를 검사하는 경우, 고속의 검사장치에서 사용되던 검사 사이클 타이밍을 저주파수 검사장치에 그대로 적용하게 되면 고주파수에서 각각의 클록간에 간섭이 발생하여 검사할 소자에 정확한 타이밍을 인가하지 못한다.

따라서 본 발명의 목적은 저속 검사장치를 사용할 경우의 검사 사이클의 타이밍 제약을 극복하여 고속 메모리 소자 검사할 수 있는 검사방법을 제공하는 것이다.

본 발명의 또 다른 목적은 검사장치에서 공급되는 클록신호의 사용한계를 정한 제한조건을 설정하고 이에 적합한 검사 사이클 타이밍을 구성하여 고속의 메모리 소자를 효과적으로 검사할 수 있는 검사방법을 제공하는 것이다.

도1은 고속 페이지 모드로 동작하는 일반적인 DRAM 소자의 동작 타이밍도,

도2는 EDO 모드로 동작하는 일반적인 DRAM 소자의 동작 타이밍도,

도3은 검사장치의 I/O 및 드라이브용 회로기판의 개략 회로도,

도4는 스트로브 신호가 검사주기 안에 있는 1 레이트 조건에서 동작하는 고속 페이지 모드 DRAM의 동작 타이밍도,

도5는 스트로브 신호가 검사주기 바깥에 있는 2 레이트 조건에서 동작하는 EDO DRAM의 동작 타이밍도이다.

도면의 주요 부분에 대한 부호의 설명

10; 드라이브 12; 버퍼

14; 드라이브 스위치 16; 비교기 스위치

18; 제1 스큐 조정회로 20; V_OH비교기

22; V_OL비교기 24; 종료 레지스터

26; 제2 스큐 조정회로 30;

40; 검사대상소자

본 발명에 따르면, 저속 검사장치를 사용한 고속 메모리 검사에서 발생하는 클록신호 간의 간섭을 방지하고 새로운 검사 사이클 타이밍을 구현하기 위하여 드라이브 스위치와 비교기 스위치를 제어하는 시프트 신호를 일정한 제한조건 내에서 조정하여 비교기를 인에이블시키기 위해 사용되는 스트로브 신호의 사용가능 영역을 넓히고, 각각의 검사 사이클에 사용되는 클록신호에 대한 새로운 제한조건을 설정한다.

클록신호의 제한조건은 스트로브 신호가 검사 사이클 안에 있는 1 레이트 조건 동작 타이밍에서는 읽기→쓰기 동작에서 읽기 타이밍의 시프트 신호가 다음 사이클의 WE/ 시작시간보다 작거나 같아야 하며, 마찬가지로, 쓰기→읽기 동작에서 쓰기 타이밍의 시프트 신호가 다음 사이클의 OE/ (Output Enable) 시작시간보다 작거나 같아야 한다.

한편, 스트로브 신호가 검사 사이클밖에 있는 2 레이트 조건에서는 불사용 영역을 이동시키기 위한 최대 시프트 클록은 다음번 검사주기 - 불사용 영역이라는 조건을 만족하여야 하고, 최소 시프트 클록은 1 레이트 동작에서의 조건을 고려하면, 검사주기가 스트로브보다 불사용 영역 이상으로 커야 하며 이를 위해서는 불사용 영역을 지연시켜 스트로브의 영역을 보장하기 위해 검사주기 + 시프트 클록 ≥ 스트로브 + 불사용 영역이라는 조건을 만족하여야 한다.

이하, 도면을 참조로 본 발명을 상세하게 설명한다.

도3은 검사장치에서 사용되는 I/O 및 드라이브용 회로기판의 개략 회로도이다. 앞에서 예를 든 M9600 검사장치의 경우 모두 10개의 범용 클록이 공급되는데, 범용 클록은 RAS/, CAS/, 행 번지, 열 번지, WE/ (Write Enable), OE/ (Output Enable), 스트로브(strobe), 시프트(shift), 3-상태(tri-state) 신호로 각각 사용된다. RAS/와 CAS/는 각각 메모리 소자의 행번지와 관련된 동작과 열번지에 관련된 동작을 제어하기 위한 신호이다. WE/와 OE/는 메모리 소자의 읽기/쓰기 동작을 제어하는 신호이며, 스트로브 신호는 메모리 소자의 데이터 출력신호값을 기준 신호값과 비교하는 비교기를 인에이블시키기 위한 신호이다. 시프트 신호는 메모리 소자의 데이터 입출력 단자가 드라이브 또는 비교기와 선택적으로 연결되도록 제어하는 역할을 하며, 3-상태 신호는 메모리 소자의 출력버퍼를 데이터 '0', '1'도 아닌 3-상태로 만들어 주는 역할을 한다.

현재 검사가 진행되고 있는 소자(40, DUT; Device Under Test)의 데이터 입출력 핀 DQ에는 검사장치의 I/O 및 드라이브용 회로기판에 형성되어 있는 드라이브(10)와 비교기(20, 22)가 동시에 연결되어 있다. 소자(40)가 쓰기동작모드인 경우에는 드라이브(10), 버퍼(12), 드라이브 스위치(14)를 통해 데이터가 소자에 입력되고, 읽기동작모드일 때에는 소자(40)의 데이터 입출력 핀 DQ를 통해 출력되는 데이터가 V_OH비교기(20)와 V_OL비교기(22)에 입력되어 기준값과 비교된다. V_OH기준값은 소자에서 고레벨로 인식할 수 있는 최소 전압을 의미하며, V_OL기준값은 소자에서 저레벨로 인식할 수 있는 최대 전압을 의미한다.

비교기(20, 22)의 비교시점은 제2 스큐 조정회로(26)를 통해 입력되는 스트로브(strobe) 신호에 의해 결정된다. 한편 스트로브 신호는 범용클록의 하나로서 검사장치의 타이밍 발생기에서 만들어져서 비교기로 공급되는데, 신호가 비교기까지 공급되는 데 소요되는 공급지연시간에 의해 스트로브 신호를 사용할 수 없는 타이밍 구간이 존재하는데, 이를 불사용 영역(dead zone)이라 한다. 예를 들어서, 불사용 영역 안에서 검사 사이클이 리세트(reset)되면, 비교기에 스트로브 신호가 도달하지 못하여 소자(40)의 데이터 출력을 검사하지 못하고 소자를 불량으로 처리한다. 불사용 영역은 앞에서 예를 든 M9600 검사장치의 경우 검사주기가 끝나는 시점의 이전 10ns이다. 이러한 불사용 영역을 이동시켜 스트로브 신호의 사용가능 범위를 넓히기 위해 사용되는 것이 시프트 신호(shift signal)이다. 이 시프트 신호는 제1 스큐 조정회로(18)를 통해 드라이브 스위치(14)와 비교기 스위치(16)의 개폐를 제어한다.

시프트 신호의 사용은 검사 사이클의 주파수가 높아질수록 사용범위가 엄격하게 제한되며, 사용범위를 벗아나게 되면 검사장치에서 공급하는 클록신호들간에 간섭이 발생하여 정확한 검사 사이클 타이밍을 소자에 인가할 수 없게 된다.

이하에서는 스트로브 클록신호와 시프트 클록신호의 사용제한 조건을 고속 페이지 DRAM과 EDO DRAM에 대하여 각각 나누어서 설명한다.

도4는 스트로브 신호가 검사주기 안에 있는 1 레이트 조건에서 동작하는 고속 페이지 모드 DRAM의 동작 타이밍도이다. EDO DRAM에서도 마찬가지이지만 고속 페이지 모드 DRAM은 앞에서 설명한 것처럼 하나의 행번지에 의해 정해지는 페이지 단위로 동작이 이루어지는데, 하나의 페이지는 페이지-인, 페이지-페이지, 페이지-아웃 사이클로 구성된다. 페이지-인 사이클은 RAS/와 CAS/가 모두 저레벨(활성레벨)로 바뀌고 하나의 페이지가 시작되는 사이클이며, 이와는 반대로 RAS/와 CAS/가 모두 고레벨(프리챠지 레벨)로 바뀌는 페이지-아웃 사이클은 하나의 페이지가 끝나는 구간이다. 페이지-인과 페이지-아웃 사이클 사이에 있는 페이지-페이지 사이클에서는 RAS/가 저레벨을 계속 유지하고 있고, CAS/만 일정한 주기로 토글링한다.

1 레이트 조건 동작 타이밍에서는 읽기동작과 쓰기동작이 반복되며, 스트로브 신호가 발생되는 시점은 스트로브 신호 ≤ 검사주기 - 불사용 영역이라는 조건을 만족하여야 한다. 그 이유는 앞에서 설명한 것처럼, 스트로브 신호가 실제 비교기에 전달되는 데에 소요되는 지연시간 때문인데, 예를 들어서 도4의 페이지-페이지 읽기 동작모드에서 스트로브 신호를 45ns에 검사장치에서 출력했다고 하면 스트로브 신호는 10ns 지연된 55ns가 되어서야 비교기(도3의 20, 22)에 도달하여 비교기를 인에이블시킨다. 비교기가 인에이블되면 검사할 소자에서 출력되는 데이터에 대한 검사가 시작된다. 그런데, CAS/는 55ns가 되면 불활성 상태인 고레벨로 바뀌고, 이러한 CAS/의 전이에 따라 동작모드가 페이지-페이지 읽기에서 페이지-페이지 쓰기 모드로 리세트되고, 비교기가 디스에이블되기 때문에 비교기에 의한 데이터 출력의 비교는 이루어질 수 없게 된다. 따라서, 스트로브 신호는 각 검사주기에서 불사용 영역을 뺀 시간 더 전에 사용되어야 한다.

도4에 도시한 것처럼, 메모리 소자의 읽기동작과 쓰기동작이 반복되는 동안 검사할 소자의 데이터 입출력 핀은 드라이브 스위치 및 비교기 스위치에 의해 검사장치의 I/O 및 드라이브단과 연결되기도 하고 비교기와 연결되기도 한다. 시프트 신호를 사용하면, 드라이브와 비교기는 시프트 신호만큼 지연되어 드라이브 또는 비교기와 연결된다. 따라서 읽기/쓰기 동작이 반복될 때 읽기 타이밍의 시프트 신호가 다음 쓰기 동작 타이밍의 WE/ 시작시간보다 더 커다면, WE/ 신호가 인에이블되는 시점에서 소자의 입출력 핀은 비교기와 연결된 상태이고 따라서 드라이브에서 공급되는 입력 데이터는 소자에 인가될 수 없다.

따라서, 읽기→쓰기 동작에서 읽기 타이밍의 시프트 신호는 다음 사이클의 WE/ 시작시간보다 작거나 같아야 하며, 마찬가지로, 쓰기→읽기 동작에서 쓰기 타이밍의 시프트 신호는 다음 사이클의 OE/ (Output Enable) 시작시간보다 작거나 같아야 한다. 시프트 신호는 예컨대, 디스에이블일 때에는 데이터 '0' 상태를 유지하다가 인에이블일 때 '1'로 되며 '1'일 때 주어진 값만큼 스위치를 조절하여 소자의 데이터 입출력 단자가 드라이브 또는 비교기와 연결되는 것을 지연시킨다. 예를 들어서 소자의 쓰기 동작모드 사이클에서 시프트 클록이 5ns로 설정되어 있다고 하면, 다음 사이클이 들어간 다음에도 5ns 동안 소자의 데이터 입출력 단자는 드라이브와 연결된 상태가 되고, 소자의 읽기 동작모드 사이클에서 시프트 클록 5ns가 적용된다면 다음 사이클이 들어간 다음에도 5ns 동안 소자의 입출력 단자가 비교기와 연결된 상태가 되어 시프트 클록이 사용된 만큼 드라이브 스위치와 비교기 스위치가 지연되어 동작하게 된다.

한편, 도4에서 쓰기 사이클에 사용되는 스트로브 신호는 아무런 역할도 하지 않는다. 검사 사이클이 쓰기 타이밍으로 동작할 때 검사 사이클이 시작되는 시점에서 WE/ 신호의 논리값 1이 ALPG에서 나오게 되고 타이밍 발생기(TG; Timing Generator)에서 인에이블/디스에이블되는 시점이 결정된다. 따라서, 만약 쓰기 사이클이라면 스트로브 신호 자체가 ALPG에서 나오지 않아 비록 타이밍에서는 이를 구현하였다 하더라도 비교기는 동작을 하지 않으며 결국 스트로브 신호는 쓰기 사이클에서만 제기능을 한다.

도5는 스트로브 신호가 검사주기 바깥에 있는 2 레이트 조건에서 동작하는 EDO DRAM의 동작 타이밍도이다. 앞에서 설명한 것처럼, EDO 동작모드는 RAS/, CAS/가 디스에이블되어도 데이터가 리세트되는 것이 아니라 다음 사이클의 RAS/, CAS/가 인에이블되는 시점에서 데이터가 리세트되는 특성이 있다. RAS/, CAS/가 디스에이블되고 나서도 데이터가 유지되는 시간이 바로 tDOH인데, 검사공정에서는 이를 검사하여야 하므로 스트로브가 다음 사이클로 넘어가야 한다. 이와 같이 검사장치의 스트로브 신호가 다음 검사주기로 넘어가는 소자를 검사할 경우 검사속도가 빨라질수록 검사장치에서 공급되는 범용 클록 중 시프트, 스트로브와 같은 검사 사이클과 관계가 깊은 클록에 대하여 새로운 제한조건이 발생한다. 도5의 타이밍은 EDO t_DOH를 검사하는 항목으로 페이지-페이지에서 계속 읽기동작이 반복되는 패턴이 적용되고 있다.

불사용 영역을 이동시키기 위한 최대 시프트 클록은 다음번 검사주기 - 불사용 영역이라는 조건을 만족하여야 하고, 최소 시프트 클록은 1 레이트 동작에서의 조건을 고려하면, 검사주기가 스트로브보다 불사용 영역 이상으로 커야 하며 이를 위해서는 불사용 영역(10ns)을 지연시켜 스트로브의 영역을 보장하기 위해 검사주기 + 시프트 클록 ≥ 스트로브 + 불사용 영역이라는 조건을 만족하여야 한다. 따라서, 도6에 도시한 것처럼, 검사주기가 48ns이고 스트로브가 60ns일 때 위의 두 조건을 만족하기 위한 시프트 클록은 22ns ≤ 시프트 클록 ≤ 38ns을 만족하여야 한다.

아래의 표1은 최대 주파수가 EDO 소자의 동작 속도보다 더 큰 검사장치를 사용하여 실제 불량으로 판정난 소자를 M9600 검사장치를 사용하고 본 발명을 적용하여 검사한 결과를 나타낸다.

[표 1]

실제 불량수	M9600 검사결과
실제 불량수	속도 불량수	t_RP마진 불량수	EDO t_DOH불량수
74개	20	46	8

이 결과는 ADVAN사에서 제조한 최대 주파수가 66MHz인 X-9062 검사장치를 이용하여 불량으로 판정된 3003개의 메모리 소자 중에서 EDO 동작과 관련된 불량소자 74개를 대상으로 M9600 검사장치에서 본 발명에 따른 클록 변조, 새로운 클록 한계에 따른 타이밍을 적용하였다. 검사결과 속도불량이 20개, CBR(CAS/ Before RAS/) 타이밍 t_RP(RAS/ precharge time) 마진(margin) 불량이 46개, EDO t_DOH불량이 8개로 실제 불량 74개를 모두 검출할 수 있었다.

이상 설명한 바와 같이, 본 발명에 따르면 검사장치의 최대 주파수로 인한 한계를 극복하여 고속의 메모리 소자를 저속의 검사장치로 검사할 수 있으므로, 검사공정에 필요한 설비투자를 대폭 줄일 수 있고 검사시간을 단축하는 것이 가능하여 생산성이 향상된다.

Claims

복수의 범용 클록신호를 발생하는 검사장치를 사용하여 반도체 메모리 소자를 검사하는 검사방법에 있어서, 상기 복수의 범용 클록신호는 상기 메모리 소자의 특정 메모리 위치를 지정하기 위한 행 번지신호, 열 번지신호, 상기 메모리 소자의 행 번지와 관련된 동작을 제어하는 RAS/ 신호와, 상기 메모리 소자의 열 번지와 관련된 동작을 제어하는 CAS/ 신호와, 상기 메모리 소자의 읽기동작과 쓰기동작을 제어하는 WE/ 신호 및 OE/ 신호와, 스트로브 신호 및 시프트 신호를 포함하며, 상기 검사장치는 상기 메모리 소자에 입력 데이터를 공급하는 드라이브와, 상기 스트로브 신호를 입력받아 인에이블되며 상기 메모리 소자의 출력 데이터를 기준값과 비교하는 비교기와, 상기 시프트 신호에 의해 제어되며 상기 드라이브와 메모리 소자 사이에 연결되는 드라이브 스위치 및 상기 시프트 신호에 의해 제어되며 상기 비교기와 메모리 소자 사이에 연결되는 비교기 스위치를 구비하는 검사용 회로기판을 구비하고, 상기 메모리 소자를 검사하기 위한 검사 사이클 타이밍에는 상기 스트로브 신호가 비교기에 도달하는 데에 걸리는 지연시간에 의해 스트로브 신호를 사용할 수 없는 불사용 영역이 존재하고, 상기 시프트 신호를 소정의 제한조건 내에서 조정하여 상기 스트로브 신호의 사용가능 영역이 확장되도록 상기 검사 사이클 타이밍을 구성하는 것을 특징으로 하는 반도체 메모리 소자 검사방법.
제1 항에 있어서, 상기 반도체 메모리 소자는 상기 RAS/와 CAS/가 활성상태로 전이하는 페이지-인 사이클과 RAS/가 활성상태를 유지하고 CAS/가 토글링(toggling)하는 페이지-페이지 사이클 및 RAS/와 CAS/가 불활성상태로 전이하는 페이지-아웃 사이클로 구성되는 페이지 단위로 동작하며, 상기 스트로브 신호는 해당 검사 사이클내에 위치하고, 각 사이클의 주기에서 상기 불사용 영역을 뺀 시간 더 전에 발생되는 것을 특징으로 하는 검사방법.
제2 항에 있어서, 상기 검사 사이클 타이밍은 검사 사이클이 읽기동작과 쓰기동작이 순서대로 반복되는 사이클인 경우, 상기 읽기동작의 시프트 신호는 다음번 쓰기동작의 WE/ 시작보다 작거나 같은 제한조건 내에서 조정되는 것을 특징으로 하는 검사방법.
제2 항에 있어서, 상기 검사 사이클 타이밍은 검사 사이클이 쓰기동작과 읽기동작이순서대로 반복되는 사이클인 경우, 상기 쓰기동작의 시프트 신호는 다음번 읽기동작의 OE/ 시작보다 작거나 같은 제한조건 내에서 조정되는 것을 특징으로 하는 검사방법.
제2 항에 있어서, 상기 비교기는 상기 CAS/ 신호의 데이터 '1' 변환에지를 받아서 인에이블되는 것을 특징으로 하는 검사방법.
제1 항에 있어서, 상기 반도체 메모리 소자는 상기 RAS/와 CAS/가 활성상태로 전이하는 페이지-인 사이클과 RAS/가 활성상태를 유지하고 CAS/가 토글링(toggling)하는 페이지-페이지 사이클 및 RAS/와 CAS/가 불활성상태로 전이하는 페이지-아웃 사이클로 구성되는 페이지 단위로 동작하며, 상기 스트로브 신호는 해당 검사 사이클밖에 위치하고, 상기 검사 사이클 타이밍은 검사 사이클이 읽기동작이 반복되는 사이클인 경우, 상기 시프트 신호는 최대 조건 시프트 신호 ≤ 검사 사이클 - 불사용 영역 및 최소 조건 검사 사이클 + 시프트 신호 ≥ 스트로브 신호 + 불사용 영역으로 정의되는 제한조건 내에서 조정되는 것을 특징으로 하는 검사방법.
제6 항에 있어서, 상기 메모리 소자는 EDO 모드로 동작하는 것을 특징으로 하는 검사방법.