KR19990003898A - 선폭 균일도를 향상시킨 사진 식각 방법 - Google Patents
선폭 균일도를 향상시킨 사진 식각 방법 Download PDFInfo
- Publication number
- KR19990003898A KR19990003898A KR1019970027861A KR19970027861A KR19990003898A KR 19990003898 A KR19990003898 A KR 19990003898A KR 1019970027861 A KR1019970027861 A KR 1019970027861A KR 19970027861 A KR19970027861 A KR 19970027861A KR 19990003898 A KR19990003898 A KR 19990003898A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist
- line width
- forming
- exposure
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
반도체 장치의 사진 식각 공정에 있어서, 패터닝되는 선폭의 균일 도를 향상시킬 수 있는 식각 공정 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
소정의 공정이 완료된 하부층을 구비하는 반도체 기판상에 평탄한 절연막을 형성하는 단계, 상기 평탄한 절연막 상에 노광방지막을 형성 단계 및 상기 노광방지막 상에 포토레지스트막을 형성하는 단계를 포함하여 이루어진다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.
Description
본 발명은 디램과 같은 반도체 장치의 제조 방법에 관한 것으로, 특히 포토레지스트의 단차를 줄여 선폭(CD: critical dimension) 균일도를 향상시키는 사진 식각 공정에 관한 것이다.
일반적으로 사진 식각 공정은 HMDS도포, 포토레지스트막의 회전 도포, 소프트 베이크 공정, 노광, 노광후 베이크 공정, 현상의 공정 단계를 거쳐 진행된다.
여기서 HMDS(hexamethydisilazane)막은 (CH3)3-NH-Si(CH3)3의 구조를 갖고 있으며, (CH3)3-NH-Si(CH3)3는 실리콘 기판에서는 Si과 산소가 화학적 반응을 일으키고, 포토레지스트막과는 (CH3)3가 물리적인 결합을 유발시켜 기판과 포토레지스트막간에 접착력을 향상시키는 공정이다.
또한 소프트 베이크 공정은 80℃내지 100℃에서 실시되며, 포토레지스트 막내에 존재하는 80%내지 90%의 솔벤트를 열에너지에 의하여 증발시켜 고형의 포토레지스트 상태를 유지하기 위한 공정이다.
그리고, 노광 공정은 전자빔, DUV(Deep Ultra Violet)의 빛에너지에 포토레지스트막을 노출시키는 공정으로, 포토레지스트막의 광화학 반응을 선택적으로 일으키는 공정이다.
현상 공정은 노광 지역과 비노광 지역간의 화학 반응을 이용하여 최종적으로 패턴 형상을 재현하는 공정이다.
또한 사진 식각 공정의 포토레지스트 패턴 형성 공정시에 동일한 웨이퍼에 여러개의 칩(chip)이 만들어지는데, 이때 전(前) 공정의 영향으로 웨이퍼의 위치별로 칩과 칩간에 형성되는 포토레지스트 패턴의 선폭이 불균일하다. 또한 이전 공정에서 형성된 단차 때문에 동일한 칩내에서도 패턴 선폭의 불균일하게 형성된다.
도 1a 내지 도 1d는 종래의 사진 식각 공정의 단면도 및 웨이퍼의 위치별 선폭 변화를 나타내는 그래프로서, 도면 부호 0b110c은 소정의 공정이 완료된 하부층을 구비하는 실리콘 기판, 0b120c는 인유리막, 0b130c은 포토레지스트막을 각각 나타낸다.
먼저, 도 1a에 도시된 바와같이, 실리콘 기판(11)상에 인유리막(12)막을 형성하고, 포토레지스트막(13)을 도포한다.
다음으로 도 1c에 도시된 바와 같이, 단차가 다른 실리콘 기판(11)상에 인유리막(12)을 형성하고, 포토레지스트막(13)을 형성한다. 여기서 하부층(실리콘 기판 및 인유리막)의 단차로 인하여 그 상부에 형성되는 포토레지스트(13)의 두께가 일정하지 않게 형성된다.
일반적으로, 포토레지스트 패턴 선폭은 포토레지스트 내에 입사되는 노광원의 세기에 의존한다. 그런데, 빛의 다중간섭 효과로 인하여 일정한 노광원의 세기에 대해서도 기판 물질의 광학적 투과율이 높은 경우(광학적 흡수 계수가 0인 경우)에는, 기판 물질의 두께에 따라서 포토레지스트 내에 분포되는 노광원의 세기가 변화되어 포토레지스트 패턴 선폭이 변화된다.
따라서 광학적 투과율이 높은 물질을 기판으로 하는 경우에는 기판의 두께에 따라서 포토레지스트 패턴 선폭이 변하게 된다. 이에 웨이퍼 상의 형성되는 물질이 불균일하게 증착되면 패턴 선폭도 불균일하게 된다.
한편 반도체 소자 제조 공정에서 산화막 물질로서 인유리막을 사용하는데, 인유리막의 광학흡수계수가 0으로서 거의 100%의 투과율을 가진다. 이에 인유리 물질을 웨이퍼 상에 증착할 때에 발생된 두께 불균일도가 마스크 패턴후 웨이퍼 상의 칩의 위치에 다라서 패턴 선폭의 불균일도를 유발하게 된다.
또한 포토레지스트 자체도 광투과율이 높은 물질이므로(70%) 일정한 노광원의 세기(density)에 대하여 포토레지스트 두께가 변화될 경우에 포토레지스트 내에 분포되는 노광원의 세기가 달라지게 되어 패턴 선폭이 변화된다. 따라서 동일한 웨이퍼에서 포토레지스트 두께가 일정하지 않으면 패턴 선폭의 불균일도가 발생된다.
전술한 바와 같은 공정으로, 선폭의 불균일도 문제 외에 셀 영역의 최외각 패턴이 과 노광되면서 패턴이 파괴되는 문제도 있는데, 이것은 주변 회로 지역에 입사된 빛이 인유리막을 투과하여 주변 회로부 내에 형성된 하부층 형태(morphology)에 의해, 산란되어 최외각 패턴에 영향을 주기 때문이다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 패턴 형성을 위한 사진 식각 공정시, 인유리막의 두께 변화에 전혀 관계없고, 포토레지스트의 하부층의 단차에도 영향을 받지 않고, 패턴 선폭의 균일도를 향상시키는 사진 식각 방법을 제공함을 그 목적으로 한다.
도 1a 및 도 1c는 종래의 사진 식각 공정 단면도,
도 1b 및 도 1d는 종래의 사진 식각 공정에 의한 웨이퍼 위치별 선폭을 나타내는 그래프,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 사진 식각공정을 위한 하부층의 형성을 나타내는 공정 단면도,
도 3a 내지 도 3e는 도 2a 내지 도 2e의 각 도면의 측면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 소정 공정이 완료된 하부층을 구비하는 실리콘 기판
22 : 인유리막
23 : 폴리실리콘층
24 : 포토레지스트
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치의 형성 방법은, 소정의 공정이 완료된 하부층을 구비하는 반도체 기판상에 평탄한 절연막을 형성하는 단계, 상기 평탄한 절연막 상에 노광방지막을 형성 단계 및 상기 노광방지막 상에 포토레지스트막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 사진 식각 공정을 위한 하부층의 형성을 나타내는 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(21)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 인유리막(22)을 8000Å내지 12000Å의 두께로 형성한다. 여기서 인유리막(22)은 붕소가 도핑된 인유리막이나, 실리콘 산화막, 실리콘 질화막 등의 노광 공정시투과된 빛을 100% 투과할 수 있는 막으로 대체할 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 화학적 물리적 연마 공정으로 인유리막(22)을 평탄화 시킨다. 이에 주변 회로와 셀영역등의 단차를 갖는 부분에서 유도되었던 포토레지스트의 두께 불균일 문제를 극복할 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 인유리막(22)으로 광원이 투과되는 것을 방지하기 위하여, 광학적 흡수 계수를 0.5이상으로 유지하는 폴리 실리콘막(23)을 형성한다. 여기서 경우에 따라, 폴리 실리콘막(23)은 SiON막으로 사용할 수 있다.
마지막으로, 도 2e에 도시된 바와 같이, 포토레지스트(24)막을 형성하여 본 발명을 실시한다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 사진 식각 공정 위한 하부층의 형성을 나타내는 공정 단면도인데, PSG막이 단차를 갖는 것을 나타내는 공정 단면도이다. 즉 도 2a 내지 도 2e의 측면도이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 반도체 장치의 사진 식각 공정시, 소정 공정이 완료된 하부층을 구비하는 반도체 기판상에 절연막으로 PSG막을 형성한후 화학적 물리적 연마 공정을 실시하여 평탄화시킨후 폴리 실리콘 등의 버퍼층을 형성하고, 포토레지스트막을 형성함으로, 패턴 선폭이 균일하게 형성된다.
Claims (6)
- 소정의 공정이 완료된 하부층을 구비하는 반도체 기판상에 평탄한 절연막을 형성하는 단계, 상기 평탄한 절연막 상에 노광방지막을 형성 단계 및 상기 노광방지막 상에 포토레지스트막을 형성하는 단계를 포함하여 이루어지는 반도체 장치 형성 방법.
- 제1항에 있어서, 상기 평탄한 절연막은 화학적 물리적 연마 공정으로 형성하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제2항에 있어서, 상기 절연막은 투과되는 빛을 완전히 투과하는 것을 특징으로 하는 반도체 장치 형성 방법.
- 제1항에 있어서, 상기 노광방지막은 광학적 흡수 계수가 적어도 0.5인 것을 특징으로 하는 반도체 장치 형성 방법.
- 제3항에 있어서, 상기 절연막은 인유리, 붕소가 도핑된 인유리, 실리콘 산화막, 실리콘 질화막임을 특징으로 하는 반도체 장치 형성 방법.
- 제4항에 있어서, 상기 노광방지막은 폴리 실리콘막 또는 SiON막임을 특징으로 하는 반도체 장치 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027861A KR19990003898A (ko) | 1997-06-26 | 1997-06-26 | 선폭 균일도를 향상시킨 사진 식각 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027861A KR19990003898A (ko) | 1997-06-26 | 1997-06-26 | 선폭 균일도를 향상시킨 사진 식각 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990003898A true KR19990003898A (ko) | 1999-01-15 |
Family
ID=65987760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027861A KR19990003898A (ko) | 1997-06-26 | 1997-06-26 | 선폭 균일도를 향상시킨 사진 식각 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990003898A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947458B1 (ko) * | 2003-07-18 | 2010-03-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
-
1997
- 1997-06-26 KR KR1019970027861A patent/KR19990003898A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100947458B1 (ko) * | 2003-07-18 | 2010-03-11 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3978310B2 (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| KR100375908B1 (ko) | 건식마이크로리소그래피처리 | |
| JP2002134379A (ja) | パターン形成方法 | |
| US6645868B1 (en) | Method of forming shallow trench isolation using antireflection layer | |
| US6040118A (en) | Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist | |
| US6602794B1 (en) | Silylation process for forming contacts | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100741926B1 (ko) | 폴리실리콘 패턴 형성 방법 | |
| US5885756A (en) | Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby | |
| US5322764A (en) | Method for forming a patterned resist | |
| KR19990003898A (ko) | 선폭 균일도를 향상시킨 사진 식각 방법 | |
| JP2001326173A (ja) | パターン形成方法 | |
| KR19980084300A (ko) | 반사억제막을 이용한 소자분리막 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| KR100545185B1 (ko) | 미세 콘택홀 형성 방법 | |
| US6821883B1 (en) | Shallow trench isolation using antireflection layer | |
| KR0161467B1 (ko) | 반도체장치의 평탄화 방법 | |
| US5354706A (en) | Formation of uniform dimension conductive lines on a semiconductor wafer | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| US7061075B1 (en) | Shallow trench isolation using antireflection layer | |
| KR0172718B1 (ko) | 반도체 소자의 형성방법 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| KR19990000089A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |