KR19990001994A - 어드레스 발생장치 - Google Patents

어드레스 발생장치 Download PDF

Info

Publication number
KR19990001994A
KR19990001994A KR1019970025497A KR19970025497A KR19990001994A KR 19990001994 A KR19990001994 A KR 19990001994A KR 1019970025497 A KR1019970025497 A KR 1019970025497A KR 19970025497 A KR19970025497 A KR 19970025497A KR 19990001994 A KR19990001994 A KR 19990001994A
Authority
KR
South Korea
Prior art keywords
address
carry
generator
counter
internal counter
Prior art date
Application number
KR1019970025497A
Other languages
English (en)
Other versions
KR100309090B1 (ko
Inventor
한종희
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970025497A priority Critical patent/KR100309090B1/ko
Publication of KR19990001994A publication Critical patent/KR19990001994A/ko
Application granted granted Critical
Publication of KR100309090B1 publication Critical patent/KR100309090B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/04Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 초기 외부 어드레스를 직접 이용하여 후속 어드레스를 고속으로 만들어 내부 카운터에 실음으로써 시간상의 마진과 최대동작주파수를 늘릴 수 있도록 된 어드레스 발생장치를 제공하기 위한 것이다.
이를 위해 본 발명은, 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두번째 어드레스 발생기와, 상기 두번째 어드레스 발생기로부터의 어드레스를 저장하고서 어드레스 증가시 캐리에 따라 그 어드레스의 상태를 조정하는 내부 카운터 및, 상기 내부 카운터의 상태조정을 결정하는 캐리를 발생하여 상기 내부 카운터로 제공하는 캐리 발생기를 구비함으로써, 카운터의 처리속도를 증가시켜 동작가능한 최고 주파수를 증가시키게 될 뿐만 아니라 캐리발생과 카운터 증가 클럭 사이의 여유시간 및 초기 어드레스에서 두번째 어드레스로 증가하는데 걸리는 시간이 즐어 들어 수율을 향상시킨다.

Description

어드레스 발생장치
본 발명은 둘 이상의 버스트 길이를 갖는 메모리 소자에 적용가능한 어드레스 발생장치에 관한 것으로, 보다 상세하게는 외부 어드레스를 직접 이용하여 카운터 증가클럭을 사용하지 않고 후속 어드레스를 만들어 내부 어드레스 카운터에 실을 수 있도록 된 어드레스 발생장치에 관한 것이다.
메모리 소자에 채용되는 일반적인 컬럼 어드레스 발생장치는 도 1에 도시된 바와 같이, 복수개의 1비트 어드레스 카운터(10a∼10n)로 이루어진 내부 카운터(10)와, 이 내부 카운터(10)에서 출력되는 신호를 기초로 다음에 실행될 증가(increment) 동작에서 어떤 비트의 카운터(10a∼10n 중 어느 하나)가 토글되어야 하는지를 알려주는 캐리를 발생시키는 캐리 발생기(20)로 구성된다.
이러한 종래의 컬럼 어드레스 발생장치는 초기 어드레스를 받아들여 내부 카운터(10)에 실어 주는 세트(set)동작과, 후속 어드레스로 변환되어 가도록 하는 증가(increment)동작을 수행하게 된다.
상기와 같이 구성된 종래의 컬럼 어드레스 발생장치에서, 외부의 어드레스를 받아들이는 첫번째 클럭싸이클에서의 동작에 대해 도 2의 신호타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 내부 카운터(10)는 초기 외부 어드레스(예컨대; A0, ext)가 들어올 때를 기다렸다가 제어수단(도시 생략)으로부터의 세트(set)신호가 입력되면 그 외부 어드레스(A0, ext)를 내부의 1비트 어드레스 카운터(10a∼10n)에 완전히 기입하게 된다.
그에 따라, 그 내부 카운터(10)에서는 그 외부 어드레스(즉, A0, ext)를 세트시킨 다음 후속 어드레스(A1, int)를 만들기 위해 현재의 어드레스를 캐리 발생기(20)로 입력시키며, 그 캐리 발생기(20)에서는 새로운 캐리들을 만들어 상기 내부 카운터(10)로 인가해 주게 되면 제어수단(도시 생략)으로부터의 카운터 증가클럭(inc)에 의해 상기 내부 카운터(10)는 후속 어드레스(A1, int)를 만든다.
이와 같이 동작하는 종래의 컬럼 어드레스 발생장치에서 제공할 수 있는 첫번째 어드레스에 대한 최소한의 클럭싸이클 시간은 상술한 모든 과정을 거치는데 소요되는 시간이 된다.
다시 말해서, 초기 외부 어드레스가 입력되어서 세트(set)되기까지의 여유시간(t1)과, 실제로 내부 어드레스를 세트(set)하는데 걸리는 시간(t2)과, 내부 카운터(10)에 새로운 어드레스가 설정된 후 캐리 발생기(20)에서 캐리를 발생시키는데 걸리는 시간(t 3)과, 캐리발생과 카운터 증가클럭 사이의 여유시간(t4)과, 내부 카운터(10)가 증가하는데 걸리는 시간(t5) 및, 새로운 내부 어드레스(ycnt)를 생성시킨 다음에 그 내부 어드레스(ycnt)를 실제로 이용하기까지의 여유시간을 모두 합산해야 한다.
상술한 바와 같이 종래의 컬럼 어드레스 발생장치에서는 많은 과정을 거쳐야만 하나의 클럭싸이클에서의 동작 예컨대, 초기의 외부 어드레스(첫번째 어드레스)가 두번째 어드레스로 되어 이용할 수 있게 되기까지의 동작이 종료되는데, 이 경우 많은 과정을 거침으로 인해 소요되는 시간이 많다는 문제가 발생된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 초기 외부 어드레스를 직접 이용하여 후속 어드레스를 고속으로 만들어 내부 카운터에 실음으로써 시간상의 마진과 최대동작주파수를 늘릴 수 있도록 된 어드레스 발생장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 제 1 실시예에 따르면, 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두번째 어드레스 발생기와, 이 두번째 어드레스 발생기로부터의 어드레스를 저장하고서 어드레스 증가시 캐리에 따라 그 어드레스의 상태를 조정하는 내부 카운터 및, 내부 카운터의 상태조정을 결정하는 캐리를 발생하여 상기 내부 카운터로 제공하는 캐리 발생기를 구비한 어드레스 발생장치가 제공된다.
그리고 본 발명의 바람직한 제 2 실시예에 따르면, 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두번째 어드레스 발생기와, 이 두번째 어드레스 발생기로부터의 어드레스를 저장하고서 어드레스 증가시 캐리에 따라 그 어드레스의 상태를 조정하는 내부 카운터와, 상기 외부 어드레스와 상기 내부 카운터로부터의 내부 어드레스중에서 하나를 선택하는 멀티플렉서 및, 이 멀티플렉서에 의해 선택된 어드레스를 입력받아 상기 두번째 어드레스 발생기와 내부 카운터의 상태조정을 결정하는 캐리를 발생하여 상기 두번째 어드레스 발생기와 내부 카운터로 제공하는 캐리 발생기를 구비한 어드레스 발생장치가 제공된다.
도 1은 일반적인 컬럼 어드레스 발생장치의 블럭구성도,
도 2는 일반적인 컬럼 어드레스 발생장치에 채용되는 신호타이밍도,
도 3은 본 발명의 제 1실시예에 따른 어드레스 발생장치의 블럭구성도,
도 4는 본 발명의 제 2실시예에 따른 어드레스 발생장치의 블럭구성도,
도 5는 본 발명의 제 1 및 제 2 실시예에 따른 어드레스 발생장치에 채용되는 신호타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 내부 카운터20 : 캐리 발생기
30 : 두번째 어드레스 발생기40 : 내부 카운터
50 :캐리 발생기60 : 두번째 어드레스 발생기
70 : 내부 카운터80 : 멀티플렉서
90 : 캐리 발생기
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 어드레스 발생장치의 블럭구성도로서, 본 발명의 제 1 실시예는 컬럼 어드레스를 발생시키는 어드레스 발생장치에 채용가능한 구성이다.
본 발명의 제 1 실시예는 두번째 어드레스를 생성하는 두번째 어드레스 발생기(30)와, 그 생성된 두번째 어드레스의 출력 및 증가동작을 수행하는 내부 카운터(40) 및, 캐리를 발생하는 캐리 발생기(50)로 구성된다.
여기서, 상기 두번째 어드레스 발생기(30)는 첫번째 외부 어드레스를 받아들여 후술하는 내부 카운터(40)에 저장시킬 때 외부 어드레스를 그대로 저장하지 않고 후속 어드레스(즉, 두번째 어드레스)로 바꾸어서 저장시키기 위해 그 후속 어드레스를 생성시킨다.
그리고, 상기 내부 카운터(40)는 상기 두번째 어드레스 발생기(30)에서 출력되는 두번째 어드레스를 저장하고 카운터 증가클럭(inc)의 입력시 캐리에 의해 그 어드레스의 2진(binary)상태를 바꾸거나 그대로 유지한다.
또한, 상기 캐리 발생기(50)는 카운터 증가시 상기 내부 카운터(40)로부터 제공된 신호(cnt_0∼cnt_n)의 상태를 바꿀것인지 아닌지를 결정하는 캐리를 발생하여 상기 내부 카운터(40)로 제공한다.
본 발명의 제 1 실시예에서는 두번째 어드레스를 생성시킴에 있어서 카운터 증가클럭(increment clock)을 사용하지 않고, 그 이후의 어드레스 생성에서부터 사용한다.
한편, 본 발명의 제 1실시예의 경우 두번째 어드레스 발생기(30)의 내부에도 캐리 발생기가 갖추어져 있다고 볼 수 있다.
그리고 ,도 4는 본 발명의 제 2실시예에 따른 어드레스 발생장치의 블럭구성도로서, 본 발명의 제 2실시예도 역시 제 1실시예에서와 마찬가지로 컬럼 어드레스를 발생시키는 어드레스 발생장치에 채용가능한 구성이다.
본 발명의 제 2 실시예는 두번째 어드레스 발생기(60)와 내부 카운터(70)와, 임의의 어드레스를 선택하는 멀티플렉서(80) 및, 캐리를 발생하는 캐리 발생기(90)로 구성되는데, 상기 두번째 어드레스 발생기(60)와 내부 카운터(70)는 도 3에 도시된 두번째 어드레스 발생기(30)와 내부 카운터(40)와 동일한 기능을 수행하므로 그에 대한 설명은 생략한다.
여기서, 상기 멀티플렉서(80)는 상기 내부 카운터(70)를 세트시키는 신호(set)를 기초로 상기 두번째 어드레스 발생기(60)로 입력되는 외부 어드레스와 상기 내부 카운터(70)로부터의 내부 어드레스중에서 하나를 선택한다.
예컨대, 본 발명의 제 2 실시예에서 상기 멀티플렉서(80)는 상기 카운터 세트 신호(set)가 하이레벨일 경우에 외부 어드레스를 선택하게 되고, 로우레벨일 경우에는 내부 어드레스를 선택하도록 설정된다.
또한, 상기 캐리 발생기(90)는 상기 멀티플렉서(80)에 의해 선택된 어드레스를 입력받아 상기 두번째 어드레스 발생기(60)와 내부 카운터(70)의 상태조정을 결정하는 캐리를 발생하여 상기 두번째 어드레스 발생기(60)와 내부 카운터(70)로 제공한다.
본 발명의 제 2실시예에서도 역시 제 1실시예에서와 마찬가지로 두번째 어드레스를 생성시킴에 있어서 카운터 증가클럭(increment clock)을 사용하지 않고, 그 이후의 어드레스 생성에서부터 사용한다.
그리고, 본 발명의 제 2 실시예에서는 두번째 어드레스 생성에 필요한 캐리 발생기(90)를 그 이후의 어드레스 생성에 이용하는 캐리 발생기와 공용으로 이용하도록 한다.
이어, 상기와 같이 구성된 본 발명의 제 1실시예에 따른 컬럼 어드레스 카운터의 동작에 대해 도 5의 신호타이밍도를 참조하여 설명하면 다음과 같다.
초기의 외부 어드레스(예컨대, 첫번째 외부 어드레스)가 두번째 어드레스 발생기(30)로 입력되면 그 두번째 어드레스 발생기(30)에서는 후속하는 어드레스(즉, 두번째 어드레스)를 만들어 낸다(t3+α 동안, 여기서 α는 거의 무시할 수 있는 정도임).
이어, 그 후속하는 어드레스(즉, 두번째 어드레스)가 내부 카운터(70)에 입력됨에 따라 그 내부 카운터(40)에 카운터 세트신호(set)가 인가되면(상기 t3+α구간이 종료되는 시점에서부터 t1정도 지연된 후 인가됨) 상기 내부 카운터(40)는 입력된 후속의 어드레스를 두번째 어드레스로 세팅하게 된다(상기 t1 구간이 종료되는 시점에서부터 t2구간동안 세팅됨).
그리고, 세번째 어드레스부터는 카운터 증가클럭(inc)이 내부 카운터(70)로 입력될 때마다 캐리 발생기(50)로부터의 캐리에 의해 1씩 증가하면서 생성된다.
한편, 본 발명의 제 2실시예에 따른 컬럼 어드레스 카운터의 동작에 대해 도 5의 신호타이밍도를 참조하여 설명하면 다음과 같다.
초기의 외부 어드레스(예컨대, 첫번째 외부 어드레스)가 두번째 어드레스 발생기(60)로 입력되면 그 두번째 어드레스 발생기(60)에서는 후속하는 어드레스(즉, 두번째 어드레스)를 만들어 낸다((t3+α 동안, 여기서 α는 거의 무시할 수 있는 정도임).
이어, 그 후속하는 어드레스(즉, 두번째 어드레스)가 내부 카운터(70)에 입력됨에 따라 그 내부 카운터(70)에 카운터 세트신호(set)가 인가되면(상기 t3+α구간이 종료되는 시점에서부터 t1 정도 지연된 후 인가됨) 멀티플렉서(80)는 외부 어드레스와 선행의 내부 카운터출력신호(cnt_0∼cnt_n)중에서 외부 어드레스를 선택하여 캐리 발생기(90)로 전달한다.
그에 따라, 상기 캐리 발생기(90)에서 발생된 캐리가 상기 두번째 어드레스 발생기(60)와 내부 카운터(70)로 제공되고, 그 내부 카운터(70)에서는 그 캐리값에 의해 현재 입력된 어드레스(즉, 두번째 어드레스)를 세팅하게 된다(상기 t1구간이 종료되는 시점에서부터 t2구간동안 세팅됨).
그리고, 세번째 어드레스부터는 카운터 증가클럭(inc)이 내부 카운터(70)로 입력될 때마다 캐리 발생기(50)로부터의 캐리에 의해 1씩 증가하면서 생성된다.
한편, 상기 세팅동작을 행하지 않고 증가동작을 행할 경우 상기 멀티플렉서(80)는 내부 카운터(70)의 출력신호(cnt_0∼cnt_n)를 캐리 발생기(90)로 입력시키게 되고, 상기 내부 카운터(70)에서는 그 캐리 발생기(90)로부터의 캐리신호에 의해 어드레스 증가동작을 수행하게 된다.
상기와 같이 동작하는 본 발명의 제 1 및 제 2 실시예와 종래의 동작을 비교하여 보면, 종래의 경우 초기 외부 어드레스(첫번째 어드레스)가 입력되어 두번째 어드레스로 세팅되기까지에는 (A0, ext) - (A0, int set) - (캐리 발생) - (증가) - (A1, int 생성)과 같이 5단계를 거쳤으나, 본 발명의 제 1 및 제 2 실시예에 의하면 (A0, ext) - (캐리 발생) - (A0, int set)와 같이 3단계를 거침을 알 수 있다.
이상 설명한 바와 같은 본 발명에 의하면, 카운터의 처리속도를 증가시킴으로써 동작가능한 최고 주파수를 증가시키게 될 뿐만 아니라 캐리발생과 카운터 증가클럭 사이의 여유시간 및 초기 어드레스에서 두번째 어드레스로 증가하는데 걸리는 시간이 줄어 들어 수율을 향상시키게 된다.

Claims (3)

  1. 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두번째 어드레스 발생기와,
    상기 두번째 어드레스 발생기로부터의 어드레스를 저장하고서 어드레스 증가시 캐리에 따라 그 어드레스의 상태를 조정하는 내부 카운터 및,
    상기 내부 카운터의 상태조정을 결정하는 캐리를 발생하여 상기 내부 카운터로 제공하는 캐리 발생기를 구비하는 것을 특징으로 하는 어드레스 발생장치.
  2. 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두번째 어드레스 발생기와,
    상기 두번째 어드레스 발생기로부터의 어드레스를 저장하고서 어드레스 증가시 캐리에 따라 그 어드레스의 상태를 조정하는 내부 카운터와,
    상기 외부 어드레스와 상기 내부 카운터로부터의 내부 어드레스중에서 하나를 선택하는 멀티플렉서 및,
    상기 멀티플렉서에 의해 선택된 어드레스를 입력받아 상기 두번째 어드레스 발생기와 내부 카운터의 상태조정을 결정하는 캐리를 발생하여 상기 두번째 어드레스 발생기와 내부 카운터로 제공하는 캐리 발생기를 구비하는 것을 특징으로 하는 어드레스 발생장치.
  3. 제 2항에 있어서, 상기 멀티플렉서는 상기 내부 카운터가 세트될 때 외부 어드레스를 선택하고, 어드레스 증가시 상기 내부 카운터로부터의 내부 어드레스를 선택하는 것을 특징으로 하는 어드레스 발생장치.
KR1019970025497A 1997-06-18 1997-06-18 칼럼어드레스내부카운터 KR100309090B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970025497A KR100309090B1 (ko) 1997-06-18 1997-06-18 칼럼어드레스내부카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970025497A KR100309090B1 (ko) 1997-06-18 1997-06-18 칼럼어드레스내부카운터

Publications (2)

Publication Number Publication Date
KR19990001994A true KR19990001994A (ko) 1999-01-15
KR100309090B1 KR100309090B1 (ko) 2001-12-28

Family

ID=37530740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025497A KR100309090B1 (ko) 1997-06-18 1997-06-18 칼럼어드레스내부카운터

Country Status (1)

Country Link
KR (1) KR100309090B1 (ko)

Also Published As

Publication number Publication date
KR100309090B1 (ko) 2001-12-28

Similar Documents

Publication Publication Date Title
US4931986A (en) Computer system clock generator for generating tuned multiple clock signals
KR100694440B1 (ko) 반도체기억장치
US6707759B2 (en) Latency control circuit and method of latency control
KR970051293A (ko) 디램(dram) 시스템, 디램(dram) 시스템의 동작방법
KR100543937B1 (ko) 데이터 출력제어회로
US5031130A (en) Pseudorandom noise code generator
KR100342636B1 (ko) 반도체 기억 장치
EP0080902A2 (en) Semiconductor memory device
JP2004146046A (ja) 半導体メモリ装置からmrsコードを生成する回路及び前記mrsコードを生成する方法
JPH09127198A (ja) 改良型テスタタイミングアーキテクチュア
US6223318B1 (en) IC tester having region in which various test conditions are stored
JPH08181679A (ja) 疑似乱数雑音発生装置
KR100282125B1 (ko) 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로
KR19990001994A (ko) 어드레스 발생장치
US7345496B2 (en) Semiconductor apparatus and test execution method for semiconductor apparatus
AU654769B2 (en) Trigger signal generating circuit
KR19990036836A (ko) 클럭 제어회로
US5327239A (en) Video data splitting circuit
JPH05145519A (ja) デイジタル相関装置
KR100455368B1 (ko) 버스트카운터및그캐리발생방법
KR19990079719A (ko) 캐패시턴스를 조정하는 딜레이 회로
US20050057977A1 (en) Apparatus for tuning a RAS active time in a memory device
KR0157153B1 (ko) 난수발생 장치
KR100356525B1 (ko) 펄스 발생 회로
KR19990001996A (ko) 컬럼 어드레스 내부 카운터 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee