KR100309090B1 - 칼럼어드레스내부카운터 - Google Patents
칼럼어드레스내부카운터 Download PDFInfo
- Publication number
- KR100309090B1 KR100309090B1 KR1019970025497A KR19970025497A KR100309090B1 KR 100309090 B1 KR100309090 B1 KR 100309090B1 KR 1019970025497 A KR1019970025497 A KR 1019970025497A KR 19970025497 A KR19970025497 A KR 19970025497A KR 100309090 B1 KR100309090 B1 KR 100309090B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- counter
- internal
- carry
- generator
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 초기 외부 어드레스가 입력되면, 후속 어드레스를 고속으로 만들어 카운터 블록을 세트하여 시간상의 마진과 최대 동작 주파수를 늘릴 수 있도록 구성된 칼럼 어드레스 내부 카운터를 제공하기 위한 것이다.
이를 위해 본 발명은, 입력되는 초기 외부 어드레스를 후속의 어드레스로 변환하여 출력하는 두 번째 어드레스 발생기와, 상기 두 번째 어드레스 발생기로부터의 어드레스를 입력받아 세트되고 어드레스를 증가될 때 캐리에 따라 내부 어드레스를 발생하는 카운터 블록 및, 상기 카운터 블록의 내부 어드레스를 입력받아 상기 카운터 블록의 상태조정을 결정하는 캐리를 발생하여 상기 카운터 블록으로 제공하는 캐리 발생기를 구비함으로써, 내부 카운터의 처리속도를 증가시켜 동작 가능한 최고 주파수를 증가시키게 될 뿐만 아니라 캐리발생과 카운터 증가 클럭 사이의 여유시간 및 초기 어드레스에서 두 번째 어드레스로 증가하는데 걸리는 시간이 줄어 들어 수율을 향상시킨다.
Description
본 발명은 둘 이상의 버스트 길이를 갖는 메모리 소자에 적용 가능한 칼럼 어드레스 내부 카운터에 관한 것으로, 보다 상세하게는 외부 어드레스가 입력되면, 카운터 증가 클럭을 사용하지 않고 후속 첫번째 내부 어드레스를 만들어 내부 카운터를 세트하여 내부 어드레스를 발생시켜 최대 동작 주파수를 높일 수 있기 때문에 고속으로 동작할 수 있는 내부 어드레스 카운터에 관한 것이다.
일반적으로 반도체 메모리 소자에 채용되는 칼럼 어드레스 내부 카운터는 제1도에 도시된 바와 같이, 복수개의 1비트(one-bit) 어드레스 카운터(10a∼1On)로 이루어진 카운터 블록(10)과, 그 카운터 블록(10)에서 출력되는 신호를 기초로 다음에 실행될 증가(increment) 동작에서 어떤 1비트 카운터(10a∼1On 중 어느 하나)가 토글되어야 하는지를 알려 주는 캐리(carry)를 발생시키는 캐리 발생기(20)로 구성된다.
이러한 종래의 칼럼 어드레스 내부 카운터는 초기 어드레스를 받아들여 내부 카운터(10)에 실어 주는 세트(set)동작과, 후속 어드레스로 변환되어 가도록 하는 증가(increment) 동작을 수힝하게 된다.
상기와 같이 구성된 종래의 칼럼 어드레스 내부 카운터에서, 외부의 어드레스를 받아들이는 첫 번째 클럭 싸이클에서의 동작에 대해 제2도의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 카운터 블록(10)은 초기 외부 어드레스(예컨대; AO, ext)가 들어을 때를 기다렸다가 제어수단(도시 생략)으로부터의 세트(S?t)신호가 입력되면 그 외부 어드레스(AO, ext)를 내부의 1비트 어드레스 카운터(10a∼1On)에 완전히 기입하게 된다.
그에 따라, 상기 카운터 블록(10)에서는 그 외부 어드레스(즉, AO, ext)를 세트시킨 다음 후속 어드레스(Al, int)를 만들기 위해 현재의 어드레스를 캐리 발생기(20)로 입력시키며, 그 캐리 발생기(20)에서는 새로운 캐리들을 만들어 상기 카운터 블록(10)으로 인가해 주게 되면 제어수단(도시 생략)으로부터의 카운터 증가 클럭(inc)에 의해 상기 카운터 블록(10)은 후속 어드레스(Al, int)를 만든다.
이와 같이 동작하는 종래의 칼럼 어드레스 내부 카운터에서 제공할 수 있는 첫 번째 어드레스에 대한 최소한의 클럭 싸이클 시간은 상술한 모든 과정을 거치는 데 소요되는 시간이 된다.
다시 말해서, 초기 외부 어드레스가 입력되어서 세트(set)되기까지의 여유시간(t1)과, 실제로 내부 어드레스를 세트(set)하는데 걸리는 시간(t2)과, 내부 카운터(10)에 새로운 어드레스가 설정된 후 캐리 발생기(20)에서 캐리를 발생시키는데 걸리는 시간(13)과, 캐리발생과 카운터 증가클럭 사이의 여유시간(t4)과, 카운터 블록(10)이 증가하는데 걸리는 시간(t5) 및, 새로운 내부 어드레스(ycnt)를 생성시킨 다음에 그 내부 어드레스(ycnt)를 실제로 이용하기까지의 여유시간을 모두 합산해야 한다.
상술한 바와 같이 종래의 칼럼 어드레스 내부 카운터에서는 많은 과정을 거쳐야만 하나의 클럭 싸이클에서의 동작 예컨대, 초기의 외부 어드레스(첫 번째 어드레스)가 두 번째 어드레스로 되어 이용할 수 있게 되기까지의 동작이 종료되는데, 이 경우 많은 과정을 거침으로 인해 소요되는 시간이 많다는 문제가 발생된다.
따라서 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 초기 외부 어드레스가 입력되면 후속 첫 번째 내부 어드레스를 고속으로 만들어 카운터 블록에 세트하여 시간상의 마진과 최대동작주파수를 늘릴 수 있도록 된 칼럼 어드레스 내부 카운터를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 제1 실시 예에 따르면, 외부로부터 입력되는 초기 외부 어드레스를 후속의 첫 번째 내부 어드레스로 변환하여 출력하기 위해 캐리 발생기를 포함하는 두 번째 어드레스 발생기와, 이 두 번째 어드레스 발생기로부터의 어드레스에 의해 세트되고 어드레스 증가신호에 의해 캐리에 따라 내부 어드레스를 발생하는 카운터 블록 및, 상기 카운터 블록의 내부 어드레스를 입력받아 상기 카운터 블록의 상태조정을 결정하는 캐리를 발생하여 상기 카운터 블록으로 제공하는 캐리 발생기를 구비한 칼럼 어드레스 내부 카운터가 제공된다.
그리고 본 발명의 바람직한 제2 실시 예에 따르면, 외부로부터 입력되는 초기 외부 어드레스를 후속의 첫 번째 내부 어드레스로 변환하여 출력하는 두 번째 어드레스 발생기와, 이 두 번째 어드레스 발생기로부터의 어드레스에 의해 세트되고 어드레스 증가신호에 의해 캐리에 따라 내부 어드레스를 발생하는 카운터 블록과, 카운터 세트신호에 의해 제어되어 상기 외부 어드레스와 상기 카운터 블록으로부터 내부 어드레스 중에서 하나를 선택하는 멀티플렉서 및, 이 멀티플렉서에 의해 선택된 어드레스를 입력받아 상기 두 번째 어드레스 발생기와 카운터 블록의 상태조정을 결정하는 캐리를 발생하여 상기 두 번째 어드레스 발생기와 카운터 블록으로 제공하는 캐리 발생기를 구비한 칼럼 어드레스 내부 카운터가 제공된다.
제1도는 일반적인 칼럼 어드레스 내부 카운터의 블록도.
제2도는 제1도의 일반적인 칼럼 어드레스 내부 카운터의 동작 타이밍도.
제3도는 본 발명의 제1 실시 예에 따른 칼럼 어드레스 내부 카운터의 블록도.
제4도는 본 발명의 제2 실시 예에 따른 칼럼 어드레스 내부 카운터의 블록도.
제5도는 제3도 또는 제4도의 본 발명의 제1 및 제2 실시 예에 따른 칼럼 어드레스 내부 카운터의 동작 타이밍도 이다.
* 도면의 주요부분에 대한 부호의 설명
30 : 두 번째 어드레스 발생기 40, 70 : 카운터 블록
50, 90 : 캐리 발생기 60 : 두 번째 어드레스 발생기
80 : 멀티플렉서
이하, 본 발명의 실시 예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
제3도는 본 발명의 제1 실시 예에 따른 칼럼 어드레스 내부 카운터의 블록도로서, 외부로부터 입력되는 초기 외부 어드레스를 후속의 첫 번째 내부 어드레스로 변환하여 출력하는 두 번째 어드레스 발생기(30)와, 이 두 번째 어드레스 발생기(30)로부터의 어드레스를 저장하고 어드레스 증가신호에 의해 캐리에 따라 내부 어드레스를 발생하는 카운터 블록(40) 및, 상기 카운터 블록(40)의 내부 어드레스를 입력받아 카운터 블록(40)의 상태조정을 결정하는 캐리를 발생하여 상기 카운터 블록(40)으로 제공하는 캐리 발생기(50)를 구비하여 구성된다.
여기서, 상기 두 번째 어드레스 발생기(30)는 첫 번째 외부 어드레스를 받아 들여 후술하는 카운터 블록(40)에 저장시킬 때 외부 어드레스를 그대로 저장하지 않고 후속 어드레스(즉, 두 번째 어드레스)로 바꾸어서 저장시키기 위해 그 후속 어드레스를 생성시킨다.
여기서, 두 번째 어드레스 발생기(30)는 외부로부터 입력되는 외부 어드레스를 내부 어드레스로 변환하기 위한 규칙에 따라 두 번째 어드레스, 즉 첫 번째 내부 어드레스를 발생하게 된다
다시 말하면, 칼럼 어드레스 내부 카운터는 외부 어드레스를 입력받아 내부 어드레스를 발생하게 되는데 그 발생될 내부 어드레스의 첫 번째 내부 어드레스를 전체 칼럼 어드레스 내부 카운터를 거치지 않고 두 번째 어드레스 발생기(30)에서 발생시켜 전체 칼럼 어드레스 내부 카운터를 거치면서 발생하는 지연시간을 줄이기 위한 것이다.
그리고, 상기 카운터 블록(40)은 상기 두 번째 어드레스 발생기(30)에서 출력되는 두 번째 어드레스에 의해 세트되고 카운터 증가 클럭(inc)이 입력될 때 캐리에 의해 그 어드레스의 2진(binary)상태를 바꾸거나 그대로 유지한다.
또한, 상기 캐리 발생기(50)는 카운터가 증가할 때 상기 카운터 블록(40)으로 부터 제공된 신호(cnt_0∼cnt_n)의 상태를 바꿀 것인지 아닌지를 결정하는 캐리를 발생하여 상기 카운터 블록(40)으로 제공한다.
본 발명의 제1 실시 예에서는 두 번째 어드레스를 생성시킴에 있어서 카운터 증가 클럭(increment clock)을 사용하지 않고, 그 이후의 어드레스 생성에서부터 사용한다.
한편, 본 발명의 제1 실시 예의 경우 두 번째 어드레스 발생기(30)의 내부에도 캐리 발생기가 갖추어져 있다고 볼 수 있다.
그리고, 제4도는 본 발명의 제2 실시 예에 따른 칼럼 어드레스 내부 카운터의 블록토로서, 두 번째 어드레스 발생기(60)와 카운터 블록(70)과, 외부 어드레스 또는 내부 어드레스를 선택하는 멀티플렉서(8D) 및, 캐리를 발생시키는 캐리 발생기(90)로 구성되는데, 상기 카운터 블록(70)은 제3도 에 도시된 카운터 블록(40)과 동일한 기능을 수행하므로 그에 대한 설명은 생략한다.
여기서, 상기 두 번째 어드레스 발생기(30)는 자체의 캐리 발생기를 포함하지 않고, 칼럼 어드레스 내부 카운터의 캐리 발생기(90)를 공유한다.
상기 멀티플렉서(80)는 상기 카운터 블록(70)을 세트시키는 신호(set)를 기초로 상기 두 번째 어드레스 발생기(60)로 입력되는 외부 어드레스와 상기 카운터 블록(70)으로부터 출력된 내부 어드레스 중에서 하나를 선택한다.
예컨대, 본 발명의 제 2 실시 예에서 상기 멀티플렉서(80)는 상기 카운터 세트신호(set)가 "하이"레벨일 경우에 외부 어드레스를 전택하게 되고, "로우"레벨일 경우에는 내부 어드레스를 선택하도록 설정된다.
또한, 상기 캐리 발생기(90)는 상기 멀티플렉서(80)에 의해 선택된 어드레스를 입력받아 상기 두 번째 어드레스 발생기(60)와 카운터 블록(70)의 상태조정을 결정하는 캐리를 발생하여 상기 두 번째 어드레스 발생기(60)와 카운터 블록(70)으로 제공한다.
본 발명의 제2 실시 예에서도 역시 제1 실시 예에서와 마찬가지로 두 번째 어드레스를 생성시킴에 있어서 카운터 증가 클럭(increment clock)을 사용하지 않고, 그 이후의 어드레스 생성에서부터 사용한다.
그리고, 본 발명의 제 2 실시 예에서는 두 번째 어드레스 생성에 필요한 캐리 발생기(90)를 그 이후의 어드레스 생성에 이용하는 캐리 발생기와 공용으로 이용하도록 한다.
상기의 제2 실시 예에서와 같이 멀티플렉서를 사용하게 되면, 외부 어드레스와 내부 어드레스 중에서 하나를 고르는 동작을 수행하여 외부 어드레스를 사용하는 경우에는 카운터를 세트할 경우이므로 카운터 세트 신호를 적절히 이용하여 멀티플렉서에서 외부 어드레스를 선택하도록 할 수 있다.
이어, 상기와 같이 구성된 본 발명의 제 1 실시 예에 따른 칼럼 어드레스 카운터의 동작에 대해 제5도의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
초기의 외부 어드레스(예컨대, 첫 번째 외부 어드레스)가 두 번째 어드레스 발생기(30)로 입력되면 그 두 번째 어드레스 발생기(30)에서는 두 번째 어드레스(즉, 첫 번째 내부 어드레스)를 만들어 낸다(t3+a 동안, 여기서 a는 거의 무시할 수 있는 정도임).
이어, 그 두 번째 어드레스가 카운터 블록(70)에 입력됨에 따라 그 카운터 블록(40)에 카운터 세트신호(set)가 인가되면(상기 t3+a구간이 종료되는 시점에서부터 t1정도 지연된 후 인가됨) 상기 카운터 블록(40)은 입력된 두 번째 어드레스를 세팅하게 된다(상기 11구간이 종료되는 시점에서부터 t2구간동안 세팅됨).
그리고, 세 번째 어드레스(두 번째 내부 어드레스)부터는 카운터 증가 클럭(inc)이 카운터 블록(70)으로 입력될 때마다 캐리 발생기(50)로부터의 캐리에 의해 1씩 증가하면서 생성된다.
한편, 본 발명의 제2 실시 예에 따른 칼럼 어드레스 카운터의 동작에 대해 제5도의 동작 타이밍도를 참조하여 설명하면 다음과 같다.
초기의 외부 어드레스(예컨대, 첫 번째 외부 어드레스)가 두 번째 어드레스 발생기(60)로 입력되면 그 두 번째 어드레스 발생기(60)에서는 두 번째 어드레스(즉, 첫 번째 내부 어드레스)를 만들어 낸다(t3+α 동안, 여기서 a는 거의 무시할 수 있는 정도임).
이어, 그 두 번째 어드레스가 카운터 블록(70)에 입력됨에 따라 그 카운터 블록(70)에 카운터 세트신호(set)가 인가되면(상기 t3+α구간이 종료되는 시점에서부터 t1 정도 지연된 후 인가됨) 멀티플렉서(80)는 외부 어드레스와 선행의 내부 카운터 출력신호(cnt_0∼cnt_n)중에서 외부 어드레스를 선택하여 캐리 발생기(90)로 전달한다.
그에 따라, 상기 캐리 발생기(90)에서 발생된 캐리가 상기 두 번째 어드레스 발생기(60)와 카운터 블록(70)으로 제공되고, 그 카운터 블록(70)에서는 그 캐리 값에 의해 현재 입력된 어드레스(즉, 두 번째 어드레스)를 세팅하게 된다(상기 t1구간이 종료되는 시점에서부터 t2구간동안 세팅됨).
그리고, 세 번째 어드레스(즉, 두 번째 내부 어드레스)부터는 카운터 증가 클럭(inc)이 카운터 블록(70)으로 입력될 때마다 캐리 발생기(50)로부터의 캐리에 의해 1씩 증가하면서 생성된다.
한편, 상기 세팅동작을 행하지 않고 증가동작을 행할 경우 상기 멀티플렉서(8)는 카운터 블록(70)의 출력신호(cat_0∼cnt-n)를 캐리 발생기(90)로 입력시키게 되고, 상기 카운터 블록(70)에서는 그 캐리 발생기(90)로부터의 캐리에 의해 어드레스 증가동작을 수행하게 된다.
상기와 같이 동작하는 본 발명의 제 1 및 제 2 실시 예와 종래의 동작을 비교하여 보면, 종래의 경우 초기 외부 어드레스(첫 번째 외부 어드레스)가 입력되어 두 번째 어드레스로 세팅되기까지에는 초기 외부 어드레스(AO, ext) 입력 -> 초기 외부 어드레스 세트(AO, int set) -> 캐리 발생 -> 카운터 증가 -> 두 번째 어드레스(A1, int) 생성과 같이 5단계를 거쳤으나, 본 발명의 제 1 및 제 2 실시 예에 의하면 초기 외부 어드레스(AO, ext) 입력 -> 캐리 발생 -> 두 번째 어드레스(Al, int)세트와 같이 3단계를 거침을 알 수 있다.
이상 설명한 바와 같은 본 발명에 의하면, 카운터의 처리속도를 증가시킴으로써 동작 가능한 최고 주파수를 증가시키게 될 뿐만 아니라 캐리발생과 카운터 증가 클럭 사이의 여유시간 및 초기 어드레스에서 두 번째 어드레스로 증가하는데 걸리는 시간이 줄어들어 수율을 향상시키게 된다.
Claims (3)
- 외부로부터 입력되는 초기 외부 어드레스를 후속의 첫 번째 내부 어드레스로 변환하여 출력하기 위해 캐리 발생기를 포함하는 두 번째 어드레스 발생기와, 상기 두 번째 어드레스 발생기로부터의 어드레스를 입력받아 어드레스 증가 신호에 의해 캐리에 따라 내부 어드레스를 발생하는 카운터 블록 및, 상기 카운터 블록의 내부 어드레스를 입력받아 상기 카운터 블록의 상태조정을 결정하는 캐리를 발생하여 상기 카운터 블록으로 제공하는 캐리 발생기를 구비하는 것을 특징으로 하는 칼럼 어드레스 내부 카운터.
- 외부로부터 입력되는 초기 외부 어드레스를 후속의 첫 번째 내부 어드레스로 변환하여 출력하는 두 번째 어드레스 발생기와, 상기 두 번째 어드레스 발생기로부터의 어드레스를 입력받아 어드레스 증가 신호에 의해 캐리에 따라 내부 어드레스를 발생하는 카운터 블록과, 카운터 세트 신호에 의해 제어되어 상기 외부 어드레스와 상기 카운터 블록으로부터 내부 어드레스 중에서 하나를 선택하는 멀티플렉서 및, 상기 멀티플렉서에 의해 선택된 어드레스를 입력받아 상기 두 번째 어드레스 발생기와 카운터 블록의 상태조정을 결정하는 캐리를 발생하여 상기 두 번째 어드레스 발생기와 카운터 블록으로 제공하는 캐리 발생기를 구비하는 것을 특징으로 하는 칼럼 어드레스 내부 카운터.
- 제2항에 있어서, 상기 멀티플렉서는 상기 카운터 세트 신호가 인에이블 될 때 외부 어드레스를 선택하고, 상기 카운터 세트 신호가 디스에이블 될 때 상기 카운터 블록으로 부터의 내부 어드레스를 선택하는 것을 특징으로 하는 칼럼 어드레스 내부 카운터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970025497A KR100309090B1 (ko) | 1997-06-18 | 1997-06-18 | 칼럼어드레스내부카운터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970025497A KR100309090B1 (ko) | 1997-06-18 | 1997-06-18 | 칼럼어드레스내부카운터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990001994A KR19990001994A (ko) | 1999-01-15 |
KR100309090B1 true KR100309090B1 (ko) | 2001-12-28 |
Family
ID=37530740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970025497A KR100309090B1 (ko) | 1997-06-18 | 1997-06-18 | 칼럼어드레스내부카운터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100309090B1 (ko) |
-
1997
- 1997-06-18 KR KR1019970025497A patent/KR100309090B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990001994A (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100694440B1 (ko) | 반도체기억장치 | |
US20020003747A1 (en) | Semiconductor memory device | |
US6707759B2 (en) | Latency control circuit and method of latency control | |
US6470431B2 (en) | Interleaved data path and output management architecture for an interleaved memory and load pulser circuit for outputting the read data | |
US20080253203A1 (en) | Data output circuit for semiconductor memory apparatus | |
KR100255511B1 (ko) | 이중센싱출력경로를구비한동기화메모리장치 | |
JPH09265777A (ja) | 同期型dram | |
US5796994A (en) | Patch mechanism for allowing dynamic modifications of the behavior of a state machine | |
US20060277426A1 (en) | Memory device, use thereof and method for synchronizing a data word | |
US6320818B1 (en) | Semiconductor storage device, and method for generating timing of signal for activating internal circuit thereof | |
US6853317B2 (en) | Circuit and method for generating mode register set code | |
JP2000156092A (ja) | 同期式バースト不揮発性半導体記憶装置 | |
US7417915B2 (en) | Multiport memory device | |
EP0401763B1 (en) | Timing signal generating system | |
KR100309090B1 (ko) | 칼럼어드레스내부카운터 | |
KR100282125B1 (ko) | 버스트-타입의 랜덤 액세스 메모리 장치의 어드레스 발생 회로 | |
KR100267781B1 (ko) | 테스트 모드를 셋업하기 위한 반도체 소자 | |
JP2987809B2 (ja) | シンクロナスdramのcas信号発生器 | |
KR100301367B1 (ko) | 감지증폭기제어기능을갖는동기형반도체메모리장치 | |
US7177229B2 (en) | Apparatus for tuning a RAS active time in a memory device | |
JPH11273399A (ja) | 半導体メモリバーンインテスト回路 | |
KR100273246B1 (ko) | 스테이트머신에러수정장치 | |
KR200151265Y1 (ko) | 시분할다중접속방식의 gsm단말기를 위한 카운터회로 | |
KR100641914B1 (ko) | 내부 컬럼 어드레스 발생장치 | |
KR100268376B1 (ko) | 쉬프트레지스터를 이용한 sdram 인터페이스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |