KR19980703117A - 에칭된 유리 스페이서를 구비한 플라즈마 어드레스 액정 디스플레이 - Google Patents

Abstract

평면 디스플레이 장치, 양호하게는 PALC 타입의 장치에서 플라즈마 채널은 스페이서 플레이트에서 측벽으로 간격을 둔 슬롯을 에칭하고 상기 에칭된 스페이서 플레이트 상에 얇은 유전체 시트를 부착하고 상기 에칭된 스페이서 플레이트를 투명 기판에 결합시키므로서 형성되어, 각 채널은 상기 스페이서 플레이트의 에칭된 슬롯과 상기 스페이서 플레이트이 인접 측벽과, 상기 얇은 유전체 시트의 중첩 부분에 의해 형성된 측벽들 사이에 있는 기판의 일부에 형성된다. 채널 전극 쌍 사이에 측벽을 위치시켜 글래스대 글래스(glass-to-glass) 인터페이스를 제공하면, 양극 산화 처리 결합은 세개의 채널 엘리먼트를 만드는데 이용될 수 있다. 에칭은 에칭되지 않은 채널 플레이트를 상기 기판 또는 얇은 유전체 중간 에치 스톱을 가지는 커버 시트에 미리 부착하므로서 단순화될 수 있고, 에칭 스톱을 이용하는 원래의 에칭은 상기 기판 또는 얇은 유전체 커버 시트의 에칭을 방지하기 위한 것이다. 한 변형으로, 개별적인 성분과 같은 유전체 커버 시트는 에칭되지 않은 스페이서 플레이트 상에 에치 스톱을 포함하는 연속적인 층 또는 멀티층을 침전하므로서 교체되고, 따라서 상기 에칭 다음에 침전층 또는 멀티층이 상기 얇은 채널 커버로 남아있게 된다.

Description

에칭된 유리 스페이서를 구비한 플라즈마 어드레스 액정 디스플레이

1993년 SID 다이제스트에 기술된 PALC 디스플레이의 부분 개략도는 도 2에 도시된다. 플라즈마 채널을 제조에 대한 참조 공보에 기술된 방버븐 일정한 간격이 있는 리지 또는 메사에 의해 한정된 평행한 반원통 모양의 요부를 형성하도록 평면 유리 기판을 화학적으로 에칭하고 상기 메사의 상부에 약 30 내지 50μm 범위의 두께를 가지는 얇은 유전체 커버 시트를 접착시킨다.

상기 구조와 그 제조는 어떤 문제를 안고 있다. 채널 전극은 채널의 비스듬한 측벽상에서 형성되기 때문에, 전극의 크기와 위치는 정확히 제어될 수 없다.

또한, 처리 조건이 약간만 변해도 에칭률이 변할 수 있기 때문에, 채널 에칭 공정은 제어하기가 어렵고, 따라서 상기 에칭 공정의 제어하에 있는 채널의 깊이도 제어하기 어렵다.

유럽 특허 제0 500 084 A2호는 평면 기판 상에서 전극을 형성하고, 상기 평면 기판 상에 스페이서를 제공하고, 상기 스페이서의 상부에 얇은 유리 시트를 위치시켜 채널을 형성하는 것을 기술한다. 따라서 상기 방전 공간은 전극을 가로질러 연속적으로 연장된다. 그러나, 연속적인 방전공간은 채널 사이로 통하게 되어 혼선을 피하기 어렵다. 또한, 상기 스페이서는 스크린 프린팅과 같은 침전 또는 에칭 공정에 의해 평면 기판 상에 형성되어야 한다. 상기 스페이서는 소요의 채널깊이(100미크론 이상)와 같은 두께를 가져야 하기 때문에 스페이서를 제조하는 상기 공정에서 복잡성이 더해진다.

유럽 특허 제0 500 085 A2호 및 0554 851 A1호는 스크린 프린팅 파티션 벽에 의해 채널의 형성을 기술한다. 그러나, 이것 또한 소요의 벽 높이를 얻기 위하여 많은 공정을 요구할 수 있는 어려운 공정이다.

본 발명은 플라즈마 채널과, 플라즈마 채널을 포함하는 디스플레이 장치와, 상기 채널을 이용하는 일반적으로 PALC라 명칭되는 플라즈마 어드레스 액정 디스플레이 패널에 관한 것이다. PALC 장치는 통상적으로, 인듐 주석 산화물이 일반적으로 사용되기 때문에 ITO 칼럼 또는 전극이라 명칭되며, 컬러 필터층이 그 위에 침전되는 평행한 투명 컬럼 전극을 가지는 제1기판과, 모든 ITO 컬럼을 교차하는 디스플레이의 로우에 대응하여 평행하게 밀봉되고 헬륨, 네온 또는 아르곤과 같은 저압의 이온화가능한 개스로 채워져 있고 플라즈마를 생성하는 기체를 이온화하기 위하여 채널을 따라서 일정한 간격을 둔 음극과 양극 전극을 가지며 얇은 투명한 유전체 시트에 의해 차단되는 플라즈마 채널을 포함하는 제2기판과, 상기 기판 사이에 위치된 액정(LC) 물질을 가지는 샌드위치 구조를 가진다. 상기 구조는 각 픽셀에서 박막 트랜지스터 스위치가 로우 스위치로 동작하는 플라즈마 채널로 교체되어 LC 픽셀 성분의 로우에 선택적으로 어드레스할 수 있는 액티브 매트릭스 액정 디스플레이와 같이 동작한다. 작동중에, 디스플레이되는 이미지를 나타내는 데이터 신호의 연속선은 컬럼 위치에서 시험되고 상기 시험된 데이터 전압은 각각 ITO 컬럼에 인가된다. 로우 플라즈마 채널중 한 채널을 제외한 모든 채널은 탈이온화 상태 또는 지전도 상태에 있다. 한개의 이온화된 선택된 채널의 플라즈마는 도전되고, 사실상 LC 층의 픽셀의 로우의 인접 측면 상에 기준 전위를 개설하여 각각의 LC 픽셀이 데이터 신호의 인가된 컬럼 전위까지 충전되게 한다. 상기 이온화된 채널이 턴오프되면, LC 픽셀은 충전되고 프레임 주기동안 데이터 전압을 저장한다.

데이터의 다음 로우가 ITO 컬럼 상에 나타나면, 단지 다음의 플라즈마 채널 로우만 이온화되어 LC 픽셀의 다음 로우의 데이터 전압을 저장하는 식으로 된다. 공지된 바와 같이, 백라이트의 감쇠 또는 각각의 LC 픽셀에 대한 입사광은 상기 픽셀을 교차하는 저장된 전압의 함수이다. 상기 PALC 장치의 구조, 제조 및 동작은 다음의 미합중국 특허 및 공보에 상세히 기술되어있기 때문에 더 이상의 상세한 설명은 필요치 않고, 그 내용은 본 명세서에 참조된다. 제4,896,149호, 5,077,553호, 5,272,472호, 5,276,284호, 그리고 1993년 기술 요약 논문 SID Int. Symp., Soc. for Info. Dkspl. 제883 내지 886페이지, 부작크(Buzak) 외 다수의 16인치 풀 컬러 플라즈마 어드레스 액정 디스플레이.

도 1은 종래의 평판 디스플레이 시스템의 개략적인 블록 다이어그램.

도 2는 종래의 PALC 디스플레이 장치의 일부 사시도.

도 3은 PALC 컬러 디스플레이에 사용하기 위하여 본 발명에 따른 채널 플레이트의 한 형태의 일부 사시도.

도 4는 상기 채널 플레이트에 사용된 스페이서 플레이트의 평면도.

도 5는 도 3의 채널 플레이트의 측면 분해도.

도 6 및 도 7은 본 발명에 따라서 에치 스톱을 이용하는 두개의 채널 플레이트를 변형한 분해도.

도 8은 본 발명에 따른 또 다른 변형의 분해도.

본 발명의 목적은 개량된 채널 플레이트이다.

본 발명의 다른 목적은 개량된 플라즈마 어드레스 디스플레이 장치이다.

본 발명의 다른 목적은 PALC 디스플레이 장치의 플라즈마 채널을 제조하기 위한 개량된 방법이다.

본 발명의 제1특징에 따르면, 채널 플레이트는 유전체 기판과, 본 명세서에서 스페이서 시트 또는 플레이트라고 명칭되는 관통 구멍에 의해 형성된 유전체 시트의 일부로 각각 형성된 복수의 측면 간격을 가지는 채널 한정 스페이서 부재에 의해 기판으로부터 위쪽으로 이격되어 배치된 얇은 유전체의 시트형 부재를 포함한다. 상기 구멍은 소요의 채널 모양을 형성하도록 구성되며, 일반적으로는 긴 평행 채널 모양인데, 양호하게는 직선이지만 거의 평행 관계를 유지하는 한 굴곡될 수도 있다. 기판 위로의 스페이서 시트의 높이는 채널의 높이를 결정하며, 상기 채널의 높이는 인접 측면에 위치하는 스페이서간에 연장되는 기판 표면 부분과 상기 얇은 유전체 시트형 부재의 중첩부에 의해 각각 형성되고, 측면에 위치하는 스페이스 자체는 채널 벽을 형성한다. 일정한 간격을 두고 있는 전극은 각각의 채널과 플라즈마 형성 가스체에 제공된다. 상기 채널은 세개의 시트형 부재, 즉, 기판, 스페이서 플레이트 및 얇은 유전체 시트가 모여 함께 접착될 때 형성된다. 상기 전극 사이에 스페이서를 위치시켜, 상기 벽이 기판 표면 또는 상기 기판 표면상의 이온 형성층에 직접 접촉시키면, 세개의 시트형 부재는 접촉 재료의 이동성 이온을 시트인터페이스로 이동시켜 함께 결합시키도록 하기 위하여 열과 전기장을 이용하는 공지된 공정인 양극 산화 처리 접착에 의해 부착될 수 있다.

본 발명의 제2특징에 따르면, 에치 스톱층이 기판의 마주보는 표면 또는 얇은 유전체의 시트형 부재의 마주보는 표면 상에 제공되고, 상기 부재에 부착된 스페이서 플레이트는 에치 스톱층을 포함하고, 상기 에칭은 상기 스페이서 프레이트의 노출된 표면 상에서 에치 마스크를 이용하여 본래의 위치에서 처리되고, 에치스톱을 포함하는 상기 시트로 침투하는 부식액은 에치 스톱층에 이르면 자동으로 멈춘다. 이것은 에칭 단계를 단순화할 뿐만 아니라 이러한 약한 시트형 부재의 조정도 단순화한다.

본 발명의 제3특징에 따르면, 개별적인 성분으로서의 얇은 유전체 시트형 부재는 침전층이 파손 또는 다른 손상없이 스페이서 프렐이트에서 에칭된 관통 구멍을 스판하고 계속해서 채널로 유입되는 플라즈마 형성 가스체를 밀봉하기에 충분한 두께까지 프레이트의 표면상에 에치 스톱 재료를 포함하능 연속층을 침전시키므로서 회피될 수 있다. 상기 침전층은 상기 채널을 위한 소요의 얇은 유전체 커버 시트를 형성한다.

본 발명의 제1의 양호한 실시예에 따르면, 상기 기판은 유리이고, 얇은 유전체 시트는 유리이고, 상기 스페이서 시트는 화학적 또는 플라즈마 에칭 또는 샌드블래스팅과 같은 기계적 수단에 의해 형성된 관통 구멍을 가지는 유기판이다.

상기 세개의 유리 부재는 인용된 몇몇 특허 및 공보에 기술된 용융된 유리 프리트를 이용하거나, 또는 위에서 관련시킨 제1관련 특허출원에 기술된 양극 산화 처리 접착에 의해 함께 접착될 수 있다.

본 발명의 다른 양호한 실시예에 따르면, 상기 채널 플레이트는 PALC 디스플레이 장치의 일부이고, 모두 전극을 구비하는 상기 기판, 형성된 스페이서 플레이트 및 중첩되는 얇은 유전체의 시트형 부재의 조합은 플라즈마 채널 또는 PALC 디스플레이 장치의 채널 플레이트를 구성한다.

본 발명의 다양한 새로운 특징은 특히 첨부된 청구항에서 나타나고 본 명세서의 일부를 형성한다. 본 발명과, 그 동작의 이점 및 사용에 의해 달성되는 특정 목적을 더 잘 이해하기 위하여, 동일하거나 유사한 성분을 식별하는 참조 번호 또는 문자와 같이, 본 발명의 양호한 실시예가 있는 도시되고 서술된 수반되는 도면 및 명세서 관련된 참조가 주어진다.

도 1은 통상적인 PALC 디스플레이 장치와 동작 전자 회로를 나타내는 평판 디스플레이 시스템(10)을 도시한다. 도 1에서, 평판 디스플레이 시스템은 명목상 식별 데이터 기억장치의 직사각형 평면 어레이로 형성된 패턴 또는 수직 및 수평방향으로 선결된 거리만큼 서로 이격된 디스플레이 엘리먼트(16)를 포함하는 디스플레이 표면(14)을 가지는 디스플레이 패널(12)을 포함한다. 상기 어레이 내의 각각의 디스플레이 엘리먼트(16)는 수직 컬럼에 배열된 얇고 좁은 전극(18)과 수평로우에 배열된 길고 좁은 채널(20)의 오버래핑부를 나타낸다(상기 전극(18)은 하기에 종종 컬럼 전극으로 언급된다). 각 채널(20)의 로우에서 디스플레이 엘리먼트(16)는 데이터의 한 라인을 나타낸다.

컬럼 전극(18)과 채널(20)의 너비는 통상적으로 직사각형인 디스플레이 엘리먼트(16)의 치수를 결정한다. 컬럼 전극(18)은 제1의 전기적으로 비전도성이고 광학적으로 투명 기판(34)(도 2 참조)의 제1표면상에 침전되고, 상기 채널 로우는 항상 제2투명 기판(36) 속에 만들어진다. 직시형 또는 투사형 반사 디스플레이와 같은 임의의 시스템은 단지 한개의 기판만이 광학적으로 투명할 것을 요구할 것을 요구함을 본 기술에 숙련된 사람은 알 것이다.

컬럼 전극(18)은 데이터 구동 장치 또는 구동 회로(24)의 출력 증폭기(23)(도 2 참조) 중 상이한 증폭기들에 의해 병렬 출력 콘덕터(22')에서 전개된 아날로그 전압 타입의 데이터 구동 신호를 수신하고, 채널(20)은 데이터 스트로브 또는 스트로브 수단 또는 스트로브 회로(28)의 출력 증폭기(21)(도 2 참조) 중 상이한 증폭기에 의해 병렬 출력 콘덕터(26')에서 전개된 전압 펄스 타입의 데이터 스트로브 신호를 수신한다. 각각의 채널(20)은 그라운드와 같이 각각의 채널(20)과 데이터 스트로브(28)에 공통인 기준 전위가 인가되는 기준 전극(30)(도 2 참조)을 포함한다.

디스플레이 표면(14)의 전체 영역 상에 이미지를 합성하기 위하여, 디스플레이 시스템(10)은 데이터 구동기(24)와 데이터 스트로브(28)의 기능을 조정하는 스캔 제어 회로(32)를 이용하며 따라서 디스플레이 패널(12)이 디스플레이 엘리먼트(16)의 모든 칼럼은 전술한 로우 스캔 형식으로 로우 바이 로우로 어드레스된다.

디스플레이 패널(12)은 상이한 타입의 전기 광학 재료를 이용할 수 있다. 예를들면, 만약 입사 광선의 편광 상태를 변화시키는 재료를 사용하면, 디스플레이 패널(12)은 한쌍의 편광 필터 사이에 위치되며, 이때 상기 편광 필터는 그 사이를 전파하는 광의 휘도를 바꾸기 위해 상기 디스플레이 패널과 조력한다. 그러나, 전기 광학 재료와 같은 산란 액정 셀을 이용하면, 편광 필터를 이용할 필요는 없을 것이다. 인가되는 전압에 반응하여 투과되거나 반사된 빛을 감소시키는 모든 그러한 재료 또는 재료층은 본 명세서에서 전기 광학 재료로 언급된다. LC 재료가 현재 가장 일반적인 예이므로, 상세한 설명은 LC 재료와 관련하여 기술하겠지만, 본 발명이 이것에 제한되는 것이 아님을 주지한다. 컬럼 필터(도시되지 않음)는 제어 가능한 컬러 명암도의 멀티 컬러 이미지를 개발하기 위해 디스플레이 패널(12) 내에 위치될 수 있다. 투사 디스플레이에 대하여, 각각 하나의 원색을 제어하는 세개의 분리된 단색 패널(12)을 이용하여 컬러가 얻어질 수 있다.

도 2는 LC 재료를 사용하는 플랫 디스플레이 패널의 PALC 버전을 나타낸다. 단지 3개의 컬럼 전극(18)이 도시된다. 로우 전극(20)은 LC 재료층(42) 아래에 있는 복수의 평행하고 긴 밀봉 채널로 구성된다. 각각의 채널(20)은 이온화 가능한 기체(44)로 채워지고 일반적으로 유리로 된 얇은 유전체 시트(45)로 폐쇄되어 있고, 내부 채널 표면 상에 각 채널의 길이만큼 연장되는 제1 및 제2의 이격된 긴 전극(30,31)을 포함한다. 제1전극(30)은 접지되고 보통 양극이라 한다. 제2전극(31)은 음극이라 하는데, 왜냐하면 양극에 비하여 상기 기체를 이온화하기 위하여 전자가 음극(31)으로부터 방사되도록 충분한 음의 스트로브 펄스를 공급받기 때문이다. 전술한 바와 같이, 각 패널(20)은 플라즈마를 형성하기 위하여 스트로브 펄스로 이온화된 기체를 기체로 가지며 LC층(42)의 픽셀의 로우에 대하여 접지된 라인 접속을 가진다. 스트로브 펄스가 끝나면, 탈이온화가 일어난 후, 다음 채널이 스트로브되고 턴온된다. 컬럼 전극(18)은 각각 픽셀의 전체 컬럼과 교차하기 때문에, 혼선을 피하기 위해 통상적으로 한번에 단지 한개의 플라즈마 로우 접속이 허용된다.

PALC 장치는 통상적으로 1993년 SID 다이제스트 논문에 상술된 것과 같이, ITO 컬럼 전극(18)이 증기 침전된 유리판을 포함하는 제1기판 및 제2기판(34,36)을 제공하고, 그 다음에 RGB 스트립(도시되지 않음)을 생성하기 위하여 ITO 전극 상에서 컬러 필터 처리를 한 후, 블랙 배경 처리와 액정 배열 처리를 하여 제조된다. 또한 유리판인 제2기판(36)은 마스크되고 에칭되어 채널(20)을 형성하고, 그 다음에 플라즈마 전극 재료가 침전되어 마스크되고 에칭되어 음극(31)과 양극(30)을 형성한다. 얇은 유전체의 유리 마이크로시트(45)는 그 다음에 상기 장치의 주위 가장자리를 가로질러 밀봉되어 리지(50)로 채널(20)을 형성하고, 그 다음에 배출되어 헬륨 또는 네온 그리고 선택적으로는 불활성 기체와 같은 저압의 이온화 가능한 기체로 다시 채워지고 밀봉된다. 그 다음에 상기 마이크로시트(45)의 노출된 표면의 LC 배열이 수행된다. 그 다음에 두개의 조립된 기판은 공간적으로 분리되어 직면하는 두개의 LC 정렬 표면을 구비하는 하나의 패널로 조립되며, 상기 LC 재료(42)는 상기 공간으로 유입되고, 컬럼 전극(18)과 플라즈마 전극(30,31)에 전기 접속이 이루어진다.

도 3은 본 발명에 따른 액정 디스플레이 패널의 한 형태를 위한 본 발명에 따른 채널 플레이트(52)의 한 형태의 부분 사시도이다. 두꺼운 평면 유리 바닥 플레이트(36)는 플라즈마 채널(20)에 대하여 거의 투명한 유전체 기판을 형성한다.

상기 바닥 플레이트(36) 상에 분리된 전극층 부분(30,31)이 침전된다.

본 발명에 따르면, 채널 벽은 두께가 소요의 채널 깊이와 거의 같은 투명한 유전체 시트(50)에 형성된다. 상기 유전체 시트(50)는 유리와 같은 에칭가능한 재료가 양호하다. 이것은 유리로서 종래의 마스킹 공정 및 에칭 공정을 이용하여 유리에 관통 구멍(52)을 에칭하므로서 수행된다.

가능한 한 수직에 가깝게 상기 구멍 벽을 만들기 위하여 유리를 에칭하는 양호한 두 방법이 네번째 인용된 관련 출원의 도 6 및 도 7에 도시되어 있고, 그 내용은 본 명세서에 포함되어 있다. 간단히 말하면, 이것은 스페이서 플레이트의 한표면 상의 에치 마스크와 상기 에치 마스크의 비교적 작은 오프닝과 측면 크기가 상기 마스크 오프닝과 홀의 깊이, 이 경우 시트(50)의 두께보다 적어도 다섯배 더 큰 에칭 홀을 가지는 한면 에칭에 의해 이루어질 수 있다. 상기 에칭 공정 동안 등방성의 부식액을 이용하면, 에칭을 진행할수록 측벽의 경사가 심해진다. 유리시트(50)의 두께에 대하여 에칭된 구멍의 측면 크기가 크면 클수록 상기 측벽의 경사는 심해진다. 예를 들면, 한정을 의미하지는 않지만, 두께가 약 100μm인 유리시트(50)에 대하여, 너비가 500μm인 홀을 에칭하기 위하여, 마스크 홀의 너비는 100μm가 양호하다. 도 2에 도시된 수직 채널을 가진 패널에 대하여, 홀(52)은 거의 플레이트(50)의 전체 길이만큼 연장되는 연장 슬롯이지만, 환형 유리 경계 지역(53)의 반대쪽에서 끝나 스페이서 벽(58)과 공간적으로 분리된 평행 슬롯의 형태의 홀(52)을 제외하면 상기 플레이트(50)는 일체의 엘리먼트로 남는다.

한편, 상기 스페이서 벽은 플레이트(50)의 두 면으로부터 에칭을 하면 더욱 수직으로 될 수 있다. 이 경우, 홀이 형성되어 있지 않은 플레이트의 두 면상에 에치 마스크가 필요하고, 상기 마스크 홀은 서로 중복된다.

그렇게 생성된 채널 측벽(58)의 두께는 채널의 높이를 나타내고, 기판(36)으로부터 채널을 고립시키는 얇은 유전체 시트(45)의 간격을 띄우는 스페이서를 구성하고, 따라서 스페이서 플레이트와 같은 구멍이 생긴 플레이트(50)와 관련된다.

에칭은 종래의 화학 부식액 또는 종래의 플라즈마 에칭에 의해 이루어질 수 있다. 또한, 분사와 같은 기계적인 부식 공정으로 대체될 수 있다. 이것은 비용이 적게 들고 또한 에칭이 더 어려운 스페이서 플레이트(50)를 위한 재료에 이용될 수 있다.

채널 전극(30,31)은 참조 논문 및 특허에 기술된 기판(36) 상에 개별적으로 침전되어 모양이 형성되며, 그후 얇은 유리 시트(45)가 구멍이 있는 스페이서 플레이트(50) 상에 부착되고, 상기 스페이서 플레이트는 그 다음에 정렬되어 전극을 포함하는 기판(36)에 부착된다. 도시된 바와 같이, 전극과 스페이서 플레이트 벽(58)이 인접 전극 쌍(31,30) 사이에 놓이도록 적절히 위치되면, 유리 스페이서 벽(58)은 상기 유리 기판(36) 표면에 직접 접촉할 것이다. 인접 채널(20)은 각각 자신의 전극 쌍을 포함한다. 유리벽은 유리 기판 표면 또는 상기 기판상의 이온 함유층과 직접 접촉하기 때문에, 모든 세개의 시트(36,50,45)는 양극 산화 처리로 서로 결합되어 제1밀봉 공정을 피할 수 있다. 전극(30,31)은 전술한 바와 같이 스페이서 플레이트(50)가 기판(36)에 결합되기 전이 아니라 스페이서 플레이트(50)가 기판(36)에 결합된 후 기판(36) 상에 침전될 수 있다.

벽(58)은 도시된 것과 같이 약간 끝이 뾰족한 모양을 가지며, 만약 단일 면에칭 기술이 이용되면, 유리 표면이 마스크 홀에 더 가까울수록 더 먼 유리 부분보다 더 많이 에칭될 것이다. 만약 양면 에칭 공정이 이용되면, 결과는 이중 테이퍼일 것이다.

얇은 유전체 시트(45)를 스페이서 플레이트(50)에 부착시키는 것과 스페이서 플레이트(50)를 기판(36)에 부착시키는 것은 상기 구조의 주변에서 용융된 유리 프릿을 이용하여 수행될 수 있지만, 양극 산화 처리 결합이 양호하게 이용된다. 양극 산화 처리 결합은 유리와 같은 이온 함유 물질의 두 평면을 결합하기 위한 널리 공지된 공정이다. 통상적인 공정에서, 유리 시트는 서로에 대하여 위치되고 유리이온이 이동하도록 하는 어떤 중간의 상승된 온도까지 가열하는 동안 그들을 가로질러 전기장이 인가된다. 상기 이온은 두 시트 사이의 인터페이스로 이동하여 서로 끌어당긴다. 상기 힘은 열이 존재하는 경우, 두 시트 사이에 영구적인 결합을 형성하도록 한다. 통상적인 온도는 유리의 연화 온도보다 훨씬 더 낮다.

조립된 채널 플레이트 구조(52)는 도 3에 도시된다. PALC 패널의 나머지는 플라즈마 패널을 채우고 밀봉하여 도 5의 분해도에 도시된 것과 같이 얇은 유리 시트(45)의 윗면 상에 채널의 LC 부분을 형성하므로서 일반적인 방법으로 제조될 수 있다. 상부 플레이트(34)는 스페이서 벽(58)과 일렬로 정열되고 ITO 전극을 구비한 상부 구조(34)를 LC 재료를 위해 한정된 공간을 제공하는 유리 시트(45)로부터 공간적으로 분리하는 역할을 하는 침전된 스페이서 부재(60)를 가질 수 있다.

본 발명의 두 변형은 에칭 공정이 수행되는 동안 부식액을 스페이서 플레이트에 부착된 어떠한 에칭가능한 물질에 침투시키는 것을 제어하는 에치 스톱층을 이용한다. 도 6에 도시된 변형에서, 에치 스톱층(70)이 기판(36) 상에 침전된다.

상기 에치 스톱층(70)은 스페이서 플레이트(50)의 재료보다 더 천천히, 양호하게는 적어도 다섯배 더 천천히 에칭되는 어떠한 얇은 이온 함유 유전층일 수 있다. 예를들면, 1μm의 두께를 가지는 실리콘 니트라이드, 또는 얇은 비결정 실리콘층이 모두 유리 스페이서 플레이트(50)를 위한 하이드로보로플루오릭 부식액에서 훨씬 더 천천히 에칭된다면, 상기 재료들이 적절한 재료가 될 수 있다. 그 다음에, 에칭되지 않은 스페이서 플레이트(50)는 제1기판(36)에 단단히 결합되는 양극 산화 처리 결합에 의해 침전된 에치 스톱층(70)에 부착될 수 있다. 본 명세서에 사용된 침전된이란 용어는 화학 작용을 가지거나 가지지 않은 기체 또는 증기로부터 증기 침전 공정에 의해 형성된 층, 또는 스퍼터링 또는 증발 공정에 의해 형성된 층을 의미한다. 그 다음에 스페이서 플레이트(50)는 기판(36)에 부착되어 있는 동안 전술한 바와 같이 본래 위치에서 에칭될 수 있다. 슬롯(58)의 에칭이 소요의 뾰족한 수직벽을 계속해서 형성하는 동안 에치 스톱층(70)이 유리 기판(36)의 에칭을 막기 때문에 상기 에칭은 더 쉽게 수행된다. 또한, 상기 스페이서 플레이트(50)가 상기 기판(36) 보다 훨씬 더 얇고 따라서 더 약하기 때문에, 더 단단하고 강한 기판(36)에 결합되는 조작과 공정이 용이해진다. 이 경우, 스페이서 슬롯(52)이 형성된 후, 전극(30,31)이 침전되어 형성될 수 있다. 그 다음에, 얇은 유전체 시트(45)가 프릿 밀봉 또는 양호하게는 양극 산화 처리 결합에 의해 부착되어 완성된 채널 플레이트를 형성할 수 있다.

도 7에 도시된 다른 변형에서, 에치 스톱층(70)은 얇은 유전체 시트(45)에 직면하는 표면 상에 침전된다. 에칭되지 않은 스페이서 플레이트(50)는 그 다음에 앞에서와 마찬가지로 양극 산화 처리되어 에치 스톱층(70)에 결합되고, 스페이서 플레이트(50)는 전술한 바와 같이 에칭된다. 유전체 시트(45)가 기판(36) 보다 훨씬 더 얇고 따라서 덜 강하다는 점을 제외하면, 도 6과 관련하여 기술된 변형에서 얻어진 이점이 여기서도 동일하게 얻어진다. 그러나, 이 경우, 경계 영역(도 4 참조)은 얇은 유전체 시트(45)에 부착될 때 스페이서 플레이트를 강화하기 위하여 더넓고 더 두껍게 만들어질 수 있다.

두 변형에서, 에치 스톱층은 기판 또는 얇은 유전체 시트와 스페이서 플레이트 사이에 위치되므로, 상기 에치 스톱층(70)은 기판(36) 또는 얇은 유전체 시트(45)에 결합되는 에칭되지 않은 스페이서 플레이트 상에 침전될 수 있다.

다른 대안으로, 에칭된 스페이서 플레이트를 강화하기 위하여 네번째 참조된 관련 출원에 기술한 바와 같이 크로스바(62)가 스페이서 플레이트에 첨가될 수 있다.

도 8은 분리된 성분으로서의 얇은 유전체 시트(45)를 생략할 수 있는 또 다른 변형을 도시한다. 상기 변형에서, 도시된 바와 같이, 연속적인 에치 스톱 유전체층(72)이 에칭되지 않은 스페이서 플레이트(50)의 외면 상에 침전된다. 상기 에치 스톱층은 더 두껍게, 예를 들면, 50μm의 두께, 즉, 부서지거나 다른 손상을 입지 않고 계속 에칭된 슬롯(52)을 스판할 수 있도록 충분히 스스로 유지될 정도의 두께로 제조될 수 있다. 또한, 얇은 에치 스톱층(72)은 강도를 높이기 위하여 최상부에 침전된 부가적인 연속층(74)을 구비하여 앞에서와 같이 사용될 수 있다.

일례로서, 상기 에치 스톱(72)은 예를 들면, 더 두껍게 침전된 유전체 상부층(74)을 구비한 실리콘 니트라이드 또는 비결정질의 실리콘일 수도 있고, 스핀온 유리 또는 저온 침전된 이산화규소일 수 있다. 전술한 바와 같이, 슬롯(52)은 스페이서플레이트(50)에서 에칭되고, 상기 에치 스톱층(72)은 단일 또는 멀티 층(74)의 재료를 에칭하는 것을 억제하는 역할을 한다. 채널(20)의 상부를 밀봉하기 위한 얇은 유전체 시트 역할을 하는 연속층(72,74)을 가지는 완성된 에칭된 스페이서 플레이트(50)은 기판(36)에 부착될 수 있다. 이 경우, 양극 산화 처리 결합 또는 유리 용융 결합이 이용될 수 있다. 상기 변형에서, 독립된 상부 시트(45)는 불필요하다.

상기 마지막 변형에서, 완성된 장치의 디스플레이 영역으로 이용된 액티브영역에 대한 슬롯(58)의 에칭을 제한하여 방전 공간을 탈출하는 전극을 밀봉하기 위한 프릿 밀봉이 채널의 상부를 밀봉하는 얇은 침전층(72,74)과 접촉하지 않도록 하는 것이 바람직하다. 또한, 만약 양극 산화 처리 결합이 이용되면, 전극이 방전공간을 탈출하는 기판의 역을 에칭하여 상기 전극이 방전 공간을 탈출할 때 상기 전극이 기판의 표면 아래로 연장되는 것이 바람직하다. 상기 배치로, 상기 전극이 방전 공간을 탈출하는 영역에서의 유리 용융 밀봉은 침전된 유전층(72,74)과 접촉하지 않고 비교적 강한 유리 시트에만 접촉할 것이다.

도면에서 구성 성분의 가장자리의 파선은 도시된 부분이 큰 집합으로부터 절단된 작은 부분임을 나타내며, 따라서 통상적으로 모니터 이용을 위한 PALC 디스플레이 장치는 수백개의 컬럼 전극(18)과 수백개의 플라즈마 채널(20)을 포함할 것이다.

스페이서 벽 부분(58)이 전기적으로 전도성인 층(30,31)상에 놓여있고, 따라서 적절한 전압이 이들간에 인가될 때 노출된 상태로 유지되어 전기적으로 전도성의 플라즈마를 연소하는 기능을 수행할 수 있으며, 인접 채널이 공통 전극을 공유하는 네번째 참조된 관련 출원에 기술된 배열이 각 채널을 위한 개별적인 전극쌍 대신에 도 8과 관련하여 기술된 실시예에 이용될 수 있음을 주지한다. 상기 전극 재료는 통상적으로 구리, 또는 Cu-Cr-Cu층 또는 다른 적절한 재료와 같은 금속이다.

채널(20)의 너비가 크거나 또는 얇은 스페이서 플레이트(50)가 침전된 층(72,74)을 위한 기판으로 작용하는 본 발명의 변형에서, 스페이서 플레이트(50)의 기계적 강도를 증가시키는 것이 바람직할 수 있다. 이것은 도 8에 도시된 바와 같이 스페이서 플레이트(50)에서 강화 크로스바(62)를 에칭하므로서 가능할 것이다.

따라서 스페이서 벽(58) 사이에서 스페이스 벽을 향하여 측벽으로 연장되는 크로스바(62)는 플레이트(60)와 일체가 된다. 크로스바(62)가 채널(20)에서 플라즈마 방전의 작용에 불리하게 작용하지 않도록 하기 위하여, 이들의 높이는 스페이서 벽(58)의 높이를 감소시키지 않고 감소될 수 있다. 본 기술에 숙련된 사람에게 쉽게 결정되겠지만, 적절한 마스킹과 에칭 기술에 의해, 크로스바는 채널(20)의 높이까지 연장되지 않도록 만들어질 수 있다.

참조된 특허와 출원에 기술된 모든 방법은 본 발명의 패널의 나머지 부분을 만드는데 적절할 것이다.

본 발명은 일반적으로 모든 종류의 평면 디스플레이, 특히 플라즈마 어드레스 타입의 디스플레이에 적용될 수 있고, 특히 통상적으로 컴퓨터 모니터, 워크스테이션 또는 TV 응용분야에 이용하기 위한 소형 채널 피치를 가지는 PALC 디스플레이에 응용될 수 있다. 본 발명의 채널 플레이트의 주 응용은 PALC 타입의 디스플레이 장치에 있지만, 동일한 플라즈마 플레이트 구조(52)가 또한 출력이 플라즈마에 의해 발생되어 투명 기판 또는 중첩 투명 시트와 같은 부재를 통하여 상기 장치를 탈출할 수 있는 빛인 플라즈마 디스플레이 장치에 이용될 수 있다.

도 3의 실시예에 대한 몇몇 양호한 예는 약 20 내지 50의 벽 너비, 약 50 내지 160의 벽 높이, 약 200 내지 500의 벽 피치(모든 값의 단위는 μm)를 가진다.

도면의 숫자는 크기를 나타내는 것이 아니고 특히 채널이 너비는 전극을 나타내기 위해 과장되었음을 알 수 있을 것이다.

한편, 상기 기판의 채널은 통상적으로는 직선이지만, 본 발명은 그러한 외형에 제한되지 않고 구불구불한 모양과 같은 다른 채널 모양도 본 발명의 범주내에서 가능하다.

본 발명이 양호한 실시예와 관련하여 기술되었지만, 상기에서 약술한 본 발명의 원리 내에 수정이 가해질 수 있으며, 따라서 본 발명은 상기 양호한 실시예에 제한되지 않고 그러한 수정을 포함함을 주지한다.

Claims (24)

1. 유전체 기판 상에 긴 채널을 가지며 각각의 상기 채널에 이온 함유 표면과 전극 표면을 포함하고, 상기 기판 상에 채널 한정 측벽부를 가지며, 상기 측벽부 위에 얇은 유전체 시트형 부재를 가지는 평면 디스플레이를 위한 채널 플레이트에 있어서,

   a) 측벽부는 완전한 유전체 시트의 일부분이고,

   b) 측벽부는 상기 기판의 이온 함유 표면에 직접 접촉하는 것을 특징으로 하는 채널 플레이트.
2. 제1항에 있어서, 상기 얇은 유전체의 시트형 부재와, 유전체 시트 및 기판은 유리로 구성되는 것을 특징으로 하는 채널 플레이트.
3. 제1항에 있어서, 상기 측벽부는 완전한 경계 영역에 의해 그 주위에서 결합되는 것을 특징으로 하는 채널 플레이트.
4. 제1항에 있어서, 상기 측벽부는 에칭된 슬롯에 의해 측면으로 이격되는 것을 특징으로 하는 채널 플레이트.
5. 유전체 기판 상의 긴 채널과 각각의 상기 채널의 전극 표면을 포함하는 평면 디스플레이를 위한 채널 플레이트로서, 상기 유전체 기판은 기판 상에 채널 한정측벽을 포함하고 측벽부 위에 얇은 유전체의 시트형부재를 구비하는 채널 플레이트에 있어서,

   a) 측벽부는 상기 유전체 시트의 에칭된 공간 슬롯에 의해 형성된 완전한 유전체 시트의 일부이고,

   b) 에치 스톱층이 기판과 측벽부 사이의 상기 기판 상에 있는 것을 특징으로 하는 채널 플레이트.
6. 제5항에 있어서, 상기 유전체 시트와 기판은 유리로 구성되고 상기 에치 스톱은 실리콘 니트라이드 또는 비결정질 실리콘으로 구성되는 것을 특징으로 하는 채널 플레이트.
7. 유전체 기판 상의 긴 채널과 각각의 상기 채널의 전극 표면을 포함하는 평면 디스플레이를 위한 채널 플레이트로서, 상기 유전체 기판은 기판 상에 채널 한정측벽을 포함하고 측벽부에 부착된 얇은 유전체의 시트형 부재를 구비하는 채널 플레이트에 있어서,

   a) 측벽부는 상기 유전체 시트의 에칭된 공간 슬롯에 의해 형성된 완전한 유전체 시트의 일부이고,

   b) 에치 스톱층이 얇은 유전체의 시트형 부재와 상기 측벽 사이의 상기 유전체 시트형 부재상에 있는 것을 특징으로 하는 채널 플레이트.
8. 제7항에 있어서, 얇은 유전체 시트형 부재와 유전체 시트는 유리로 구성되고, 상기 에치 스톱은 실리콘 니트라이드 또는 비결정 실리콘으로 구성되는 것을 특징으로 하는 채널 플레이트.
9. 유전체 기판 상의 긴 채널과 각각의 상기 채널의 전극 표면을 포함하는 평면 디스플레이를 위한 채널 플레이트로서, 상기 유전체 기판은 측벽부 위에 얇은 유전체의 시트형 부재를 구비하는 기판 상에 채널 한정 측벽을 포함하는 채널 프레이트에 있어서,

   a) 측벽부는 상기 유전체 시트의 에칭된 공간 슬롯에 의해 형성된 완전한 유전체 시트의 일부이고,

   b) 상기 얇은 유전체 시트형 부재는 상기 기판으로부터 먼 유전체 시트의 표면상에 연속적인 침전층을 포함하고 상기 침전층은 에칭된 슬롯을 넘어서 연장되며,

   c) 상기 연속적인 침전층은 에치 스톱층을 포함하는 것을 특징으로 하는 채널 플레이트.
10. 제9항에 있어서, 상기 유전체 시트와 기판은 유리로 구성되고, 상기 체칭스톱은 실리콘 니트라이드 또는 비결정질 실리콘으로 구성되는 것을 특징으로 하는 채널 플레이트.
11. 제9항에 있어서, 상기 연속적인 침전층은 상기 에치 스톱층 상에 더 두꺼운 상부층을 포함하는 것을 특징으로 하는 채널 플레이트.
12. 제11항에 있어서, 상기 상부층은 스핀온 유리 또는 저온 침전 실리콘 디옥사이드를 포함하는 것을 특징으로 하는 채널 플레이트.
13. 전극을 가지며 이온 함유 표면을 가지는 거의 투명한 유전체 기판 상에서 플라즈마 형성 가스체로 채워진 긴 채널을 포함하는 PALC 디스플레이 장치에 사용하기 위한 플라즈마 채널 플레이트에 있어서,

    a) 상기 기판 상에 복수의 일정한 간격을 두고 침전된 전기 전도성의 전극층부분이 있고,

    b) 각각의 채널은 상기 기판 상에 탑재된 완전한 스페이서 플레이트의 일부로서 형성된 측벽부에 의해 한정되고 이온 함유 표면에 직접 접촉하며 얇은 유전체 시트 상위에 위치하는 것을 특징으로 하는 플라즈마 채널 플레이트.
14. 전극을 가지며 거의 투명한 유전체 기판 상에서 플라즈마 형성 가스체로 채워져 있으며 얇은 유전체 시트로 덮여있는 긴 채널을 포함하는 PALC 디스플레이 장치에 사용하기 위한 플라즈마 채널 플레이트에 있어서,

    a) 상기 기판 상에 복수의 일정한 간격을 두고 침전된 전기 전도성의 전극층 부분이 있고,

    b) 각각의 상기 채널은 일정한 간격을 두고 에칭된 슬롯에 의해 완전한 스페이서의 일부로서 형성된 측벽부에 의해 한정되어 상기 기판에 부착되고,

    c) 에치 스톱층은 상기 기판 또는 얇은 유전체 시트와 측벽부 사이의 기판 또는 얇은 유전체 시트 상에 위치되는 것을 특징으로 하는 플라즈마 채널 플레이트.
15. 제14항에 있어서, 상기 기판, 스페이서 플레이트 및 얇은 유전체 시트는 유리 시트형 부재로 각각 구성되는 것을 특징으로 하는 플라즈마 채널 플레이트.
16. 제15항에 있어서, 상기 얇은 유전체 시트는 상기 스페이서 플레이트 상에 침전된 에치 스톱층을 포함하는 층인 것을 특징으로 하는 플라즈마 채널 플레이트.
17. 평면 디스플레이 장치를 위한 채널 플레이트를 제조하는 방법에 있어서,

    (a) 거의 투명한 유전체 기판을 제고하는 단계와,

    (b) 제1 및 제2의 마주보는 표면을 가지는 거의 투명한 스페이서 플레이트를 제공하는 단계와,

    (c) 스페이서 플레이트에서 상기 제1 및 제2표면 사이의 스페이서 플레이트의 두께와 같은 높이를 각각 가지는 거의 동일한 간격을 두고 있는 복수의 벽을 형성하는 단계와,

    (d) 상기 스페이서 플레이트의 제1표면 위에서 얇은 유전체 시트를 결합하는 단계와,

    (e) 상기 기판 쌍에 일정한 간격을 둔 전극을 형성하기 위하여 상기 기판 상에 전기 전도성 재료를 침전하는 단계와,

    (f) 상기 스페이서 플레이트를 제2표면을 통하여 상기 간격이 있는 벽은 일반적으로 상기 기판에 대하여 교축으로 연장되어 기판에 직접 접속시키고 일정한 간격을 둔 전극이 각각의 인전한 벽들의 쌍 사이에 위치되도록 하는 단계를 포함하는 것을 특징으로 하는 방법.
18. 제17항에 있어서, 상기 기판 스페이서 플레이트 및 얇은 유전체 시트는 유리로 구성되는 것을 특징으로 하는 방법.
19. 제17항에 있어서, 단계(f)는 상기 스페이서 플레이트를 상기 기판에 양극 산화 처리 결합함으로서 수행되는 것을 특징으로 하는 방법.
20. 제18항에 있어서, 단계(d)는 상기 스페이서 플레이트를 상기 얇은 유전체 시트에 양극 산화 처리 결합함으로서 수행되는 것을 특징으로 하는 방법.
21. 평면 디스플레이 장치를 위한 채널 플레이트를 제조하는 방법에 있어서,

    (a) 거의 투명한 유전체 기판을 제공하는 단계와,

    (b) 거의 투명한 스페이서 플레이트를 제공하는 단계와,

    (c) 상기 기판의 표면 또는 스페이서 플레이트의 표면 상에 에치 스톱층을 형성하는 단계와,

    (d) 상기 에치 스톱층이 상기 스페이서 플레이트와 기판 사이에 위치되도록 상기 스페이서 플레이트를 상기 기판에 부착하는 단계와,

    (e) 상기 에치 스톱을 약하게 침투하는 부식액을 이용하는 스페이서 플레이트에서 슬롯을 에칭함으로서 상기 스페이서 플레이트의 두께와 같은 높이를 각각 가지는 거의 동일한 간격의 복수의 벽을 상기 스페이서 플레이트에 형성하는 단계와,

    (f) 인접 벽 쌍 사이의 상기 기판 상에 일정한 간격을 둔 전극 쌍을 형성하기 위하여 상기 기판 위에 전기 전도성 재료를 침전하는 단계와,

    (g) 상기 기판으로부터 먼 스페이서 플레이트의 표면 상에 얇은 유전체 시트를 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
22. 평면 디스플레이 장치를 위한 채널 플레이트를 제조하는 방법에 있어서,

    (a) 거의 투명한 유전체 기판을 제공하는 단계와,

    (b) 거의 투명한 스페이서 플레이트를 제공하는 단계와,

    (c) 얇은 유전체 시트를 제공하는 단계와,

    (d) 얇은 유전체 시트 또는 상기 스페이서 플레이트의 표면 상에 에치 스톱층을 형성하는 단계와,

    (e) 상기 에치 스톱층이 상기 스페이서 플레이트와 유전체 시트 사이에 위치되도록 상기 스페이서 플레이트를 얇은 유전체 시트에 부착하는 단계와,

    (f) 상기 에치 스톱을 약하게 침투하는 부식액을 이용하는 스페이서 플레이트에서 슬롯을 에칭함으로서 상기 스페이서 플레이트의 두께와 같은 높이를 각각 가지는 거의 동일한 간격의 복수의 벽을 상기 스페이서 플레이트에 형성하는 단계와,

    (g) 상기 기판 상에 일정한 간격을 둔 전극 쌍을 형성하기 위하여 상기 기판위에 전기 전도성 재료를 침전하는 단계와,

    (h) 얇은 유전체 시트로부터 먼 표면에서 에칭된 스페이서 플레이트를 상기 기판에 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
23. 평면 디스플레이 장치를 위한 채널 플레이트를 제조하는 방법에 있어서,

    (a) 거의 투명한 유전체 기판을 제공하는 단계와,

    (b) 거의 투명한 스페이서 플레이트를 제공하는 단계와,

    (c) 스페이서 플레이트에 연속적으로 형성되는 오프닝을 스판하기에 충분한 두께까지 에치 스톱층을 포함하는 연속층을 스페이서 플레이트의 표면 상에 형성하는 단계와,

    (d) 상기 에치 스톱을 약하게 침투하는 부식액을 이용하는 스페이서 플레이트에서 슬롯을 에칭함으로서 상기 스페이서 플레이트의 두께와 같은 높이를 각각 가지는 거의 동일한 간격의 복수의 벽을 상기 스페이서 플레이트에 형성하는 단계와,

    (e) 상기 기판 상에 일정한 간격을 둔 전극 쌍을 형성하기 위하여 상기 기판위에 전기 전도성 재료를 침전하는 단계와,

    (f) 에치 스톱층으로부터 먼 표면에서 에칭된 스페이서 플레이트를 상기 기판에 결합하는 단계를 포함하는 것을 특징으로 하는 방법.
24. 제23항에 있어서, 상기 슬롯을 플라즈마 형성 가스체로 채우는 단계를 포함하는 것을 특징으로 하는 방법.