KR19980083301A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19980083301A
KR19980083301A KR1019970018551A KR19970018551A KR19980083301A KR 19980083301 A KR19980083301 A KR 19980083301A KR 1019970018551 A KR1019970018551 A KR 1019970018551A KR 19970018551 A KR19970018551 A KR 19970018551A KR 19980083301 A KR19980083301 A KR 19980083301A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor package
heat sink
semiconductor
package
Prior art date
Application number
KR1019970018551A
Other languages
English (en)
Other versions
KR100251889B1 (ko
Inventor
표우열
Original Assignee
황인길
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체 주식회사 filed Critical 황인길
Priority to KR1019970018551A priority Critical patent/KR100251889B1/ko
Publication of KR19980083301A publication Critical patent/KR19980083301A/ko
Application granted granted Critical
Publication of KR100251889B1 publication Critical patent/KR100251889B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 반도체 패키지에서 발생하는 열의 대부분이 방출되는 경로인 칩 상부에 열전도성이 뛰어난 방열부재를 부착하여 패키지내의 열을 효과적으로 방출할 수 있도록 함으로써, 반도체 패키지의 성능향상을 도모할 수 있게 한 것이다.

Description

반도체 패키지
본 발명은 반도체 패키지에 관한 것으로서, 특히 구조개선을 통해 방열효과를 한층 높인 볼 그리드 어래이 타입의 반도체 패키지에 관한 것이다.
일반적으로 보다 많은 수의 입출력 단자를 확보할 수 있는 볼 그리드 어래이 타입(Ball grid array type)의 패키지는 리드 피치의 한계를 극복할 수 있는 장점 때문에 오늘날 많이 사용되고 있는 추세이며, 이러한 볼 그리드 어래이 패키지는, 첨부한 도 2에 도시한 바와 같이, 저면에 구리판(10)이 부착되어 있는 칩 탑재판(11)과, 금선(12)을 통해 칩 탑재판(11)의 패턴과 연결되어 있는 반도체 칩(13)과, 반도체 칩(13) 및 금선(12)을 보호하기 위해 덮어주는 인캡슐레이션(14)과, 다수의 솔더 볼(15)로 구성되어 있다.
그러나, 상기 볼 그리드 어래이 패키지 뿐만 아니라 기존 대부분의 패키지들은 반도체 칩(13)에서 발생하는 상당량의 열 때문에 성능저하 등 많은 문제점을 갖게 되는데, 특히 볼 그리드 어래이 패키지는 발생열의 약 80% 정도가 방출되는 칩 윗면이 메인 기판(16)쪽을 향한 상태로 장착되어 다른 패키지들 보다 더 많은 열적부하를 받게 되므로 이에 대한 개선의 필요성이 더욱 절실히 요구되어 왔다.
따라서, 본 발명은 이와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지에서 발생하는 열의 대부분이 방출되는 경로인 칩 상부에 열전도성이 뛰어난 방열부재를 부착하여 패키지내의 열을 효과적으로 방출할 수 있도록 함으로써, 반도체 패키지의 성능향상을 도모할 수 있게 하는데 그 안출의 목적이 있는 것이다.
도 1a, 1b는 본 발명에 따른 반도체 패키지를 나타내는 단면도,
도 2는 종래의 반도체 패키지를 나타내는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10: 구리판 11: 칩 탑재판
12: 금선 13: 반도체 칩
14: 인캡슐레이션(Encapsulation) 15: 솔더 볼(Solder ball)
16: 메인 기판 17: 방열판
이하, 첨부도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
본 발명은 구리판(10)을 갖는 칩 탑재판(11)과, 금선(12)을 통해 칩 탑재판(11)과 연결되는 반도체 칩(13)과, 반도체 칩(13) 및 금선(12)을 덮어주는 인캡슐레이션(14) 및 다수의 솔더 볼(15)을 포함하는 반도체 패키지에 있어서, 상기 반도체 칩(13)의 상부에 소정의 면적을 갖는 방열판(17)을 부착한 구조로 이루어진 것을 특징으로 한다.
특히, 상기 방열판(17)은 한쪽 면이 외부로 노출되는 동시에 다른 한쪽 면과 테두리 전체가 인캡슐레이션(14)에 의해 일체 밀폐된 구조로 부착된 것을 특징으로 한다.
또한, 상기 방열판(17)은 적어도 칩 면적의 약 2/3 정도를 덮을 수 있는 크기로 이루어진 것을 특징으로 한다.
또한, 상기 방열판(17)은 니켈, 블랙 옥사이드(Black oxide) 또는 폴리 이미드(Poly imde)로 표면처리된 것을 특징으로 한다.
이를 좀더 상세히 설명하면 다음과 같다.
첨부한 도 1a, 1b는 본 발명에 따른 반도체 패키지 즉, 볼 그리드 어래이 패키지의 구조를 나타내는 단면도이다.
본 발명의 볼 그리드 어래이 패키지는 반도체 칩(13)을 얹기 위한 칩 탑재판(11) 및 이것의 저면에 부착되어 칩 아래쪽으로의 열 방출효과를 높여줄 수 있는 구리판(10)과, 금선(12)을 매개로하여 칩 탑재판(11) 상의 회로패턴과 연결되는 반도체 칩(13)과, 금선(12)과 반도체 칩(13)을 보호하기 위해 그 상부에 씌워지는 인캡슐레이션(14)과, 칩 탑재판(11)의 회로패턴과 연결되면서 칩에 대한 출력단역할을 하는 다수의 솔더 볼(15)로 이루어진 반도체 패키지에서 상기 반도체 칩(13)의 윗면 중심부에 접착수단 예를 들면, 비전도성 접착테이프나 비전도성 에폭시 등을 도포하고, 그 위에 소정의 면적을 갖는 박형의 방열판(17)을 부착한 구조로 이루어져 있다.
상기 방열판(17)은 사각형 또는 원형 등 그 형상에 제한을 받지 않으며, 적어도 칩 면적의 약 2/3 이상을 덮을 수 있는 크기를 갖는다.
이때의 방열판 크기는 와이어 본딩을 필요로 하는 최소한의 면적을 제외한 전체 면적을 덮을 수 있는 크기가 바람직하다.
즉, 와이어 본딩영역을 침범하지 않는 범위내에서 방열판을 가능한 크게 할수록 방열효과를 높일 수 있다.
또한, 접착수단을 통해 반도체 칩(13)의 윗면에 부착되어 있는 방열판(17)은 금선(12)과 반도체 칩(13)의 상부에 인캡슐레이션(14)이 몰딩될 때, 함께 덮혀져서 일체형으로 고정될 수 있게 된다.
이때, 방열판(17)의 밑면을 포함하는 테두리부위만 인캡슐레이션(14)으로 덮혀지게 하고 윗면은 외부로 노출되게 하면, 윗면까지 완전히 덮혀지게 하는 경우에 비해 한층 향상된 방열효과를 얻을 수 있다.
특히, 상기 방열판(17)은 외부로 노출되는 표면을 니켈로 도금하거나 블랙 옥사이드(Black oxide)처리, 폴리 이미드 필름(Poly imde film) 처리 등을 하여, 상기 방열판(17)에 부식이 발생하는 것을 막을 수 있게 하는 것이 바람직하다.
또한, 메인 기판(16) 상에 패키지를 장착할 때, 대부분의 패키지들이 칩을 윗쪽으로 하여 장착되는 것과는 달리 본 발명의 볼 그리드 어래이 패키지는 첨부한 도 1에서도 볼 수 있듯이 칩을 아래쪽으로 하여 즉, 패키지 전체를 뒤집어 솔더 볼(15)이 아래쪽을 향하게 하여 메인 기판(16) 상에 장착된다.
한편, 메인 기판(16) 상에 장착된 패키지는 사용시 칩에서 발생하는 열을 윗쪽으로 약 20% 정도 방출하고, 아래쪽으로 약 80% 정도 방출하게 되는데, 발생열의 대부분이 방출되는 아래쪽에 방열판(17)이 갖추어져 있는 본 발명의 볼 그리드 어래이 패키지에서는 방열판(17)이 발휘하는 열전도 특성에 의해 신속한 열방출작용이 이루어지게 되고, 이에 따라 칩을 포함하는 패키지 전체가 받는 열적부하를 줄일 수 있게 되므로 열을 제대로 방출하지 못해 발생하는 패키지의 성능저하를 막을 수 있게 된다.
이상에서와 같이 본 발명은 볼 그리드 어래이 타입의 반도체 패키지의 칩 윗쪽에 방열부재를 부착하여 칩에서 발생하는 열을 효과적으로 방출할 수 있게 함으로써, 볼 그리드 어래이 타입의 반도체 패키지의 성능향상을 도모할 수 있는 장점이 있다.

Claims (4)

  1. 구리판(10)을 갖는 칩 탑재판(11)과, 금선(12)을 통해 칩 탑재판(11)과 연결되는 반도체 칩(13)과, 반도체 칩(13) 및 금선(12)을 덮어주는 인캡슐레이션(14) 및 다수의 솔더 볼(15)을 포함하는 반도체 패키지에 있어서,
    상기 반도체 칩(13)의 상부에 소정의 면적을 갖는 방열판(17)을 부착한 구조로 이루어진 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 방열판(17)은 한쪽 면이 외부로 노출되는 동시에 다른 한쪽 면과 테두리 전체가 인캡슐레이션(14)에 의해 일체 밀폐된 구조로 부착된 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 방열판(17)은 적어도 칩 면적의 약 2/3 정도를 덮을 수 있는 크기로 이루어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 방열판(17)은 니켈, 블랙 옥사이드(Black oxide) 또는 폴리 이미드(Poly imde)로 표면처리된 것을 특징으로 하는 반도체 패키지.
KR1019970018551A 1997-05-13 1997-05-13 반도체 패키지 KR100251889B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018551A KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018551A KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980083301A true KR19980083301A (ko) 1998-12-05
KR100251889B1 KR100251889B1 (ko) 2000-04-15

Family

ID=19505770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018551A KR100251889B1 (ko) 1997-05-13 1997-05-13 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100251889B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481926B1 (ko) * 1997-10-31 2005-08-29 삼성전자주식회사 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61166051A (ja) * 1985-01-17 1986-07-26 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH07302866A (ja) * 1994-04-28 1995-11-14 Nippon Steel Corp 半導体装置および該装置用ヒートスプレッダー

Also Published As

Publication number Publication date
KR100251889B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
KR100201380B1 (ko) Bga 반도체 패키지의 열방출 구조
US5293301A (en) Semiconductor device and lead frame used therein
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US4943843A (en) Semiconductor device
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US20040164404A1 (en) Semiconductor package with heat dissipating structure
US6130477A (en) Thin enhanced TAB BGA package having improved heat dissipation
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3922809B2 (ja) 半導体装置
US20040150098A1 (en) Multi-stack chip size packaging method
KR20030045950A (ko) 방열판을 구비한 멀티 칩 패키지
JPH05275580A (ja) 半導体装置
KR100186759B1 (ko) 솔더볼을 입출력 단자로 사용하는 볼 그리드 어레이(bga) 반도체 패키지의 열 방출구조
KR100251889B1 (ko) 반도체 패키지
KR100474193B1 (ko) 비지에이패키지및그제조방법
KR100778913B1 (ko) 냉매를 방열재로 사용한 반도체 패키지
JPH09331004A (ja) 半導体装置
JP2772986B2 (ja) 半導体装置
JPH0897336A (ja) 半導体装置
KR20040061860A (ko) 티이씨에스피
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JPH06326236A (ja) 樹脂封止型半導体装置
KR100233865B1 (ko) 히트싱크 부착 볼 그리드 어레이 반도체 패키지 및 그 제조 방법
KR100250148B1 (ko) 비지에이 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee