KR19980069205A - 반도체 트레이 및 그를 이용한 트레이 적층 구조 - Google Patents

반도체 트레이 및 그를 이용한 트레이 적층 구조 Download PDF

Info

Publication number
KR19980069205A
KR19980069205A KR1019970006137A KR19970006137A KR19980069205A KR 19980069205 A KR19980069205 A KR 19980069205A KR 1019970006137 A KR1019970006137 A KR 1019970006137A KR 19970006137 A KR19970006137 A KR 19970006137A KR 19980069205 A KR19980069205 A KR 19980069205A
Authority
KR
South Korea
Prior art keywords
tray
wall
semiconductor
pocket
guide wall
Prior art date
Application number
KR1019970006137A
Other languages
English (en)
Inventor
손영삼
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019970006137A priority Critical patent/KR19980069205A/ko
Publication of KR19980069205A publication Critical patent/KR19980069205A/ko

Links

Landscapes

  • Stackable Containers (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명은 반도체 칩 패키지 포장용 반도체 트레이 및 그를 이용한 트레이 적층 구조에 관한 것으로, 반도체 칩 패키지가 적재되는 포켓이 형성된 일면에 포켓 벽과 가이드 벽 사이에 요부가 형성되어 있고, 뒷면에 요부에 대응되게 철부가 형성된 반도체 트레이를 제공함으로써, 복수개의 반도체 트레이를 적층하는데 있어서 포켓 벽과 가이드 벽 사이의 요부에 반도체 트레이 뒷면의 철부가 삽입되어 반도체 트레이가 적층되기 때문에 반도체 트레이 적층 시에 발생되는 낌 발생을 극복할 수 있는 장점이 있다.
그리고, 반도체 트레이 종류에 따라서 가이드 벽 및 적층 벽의 사이의 유격을 조절하기 위해서 반도체 트레이 뒷면에 적층 벽에 대하여 돌출된 돌출부를 형성하지 않아도 되는 장점이 있다.

Description

반도체 트레이 및 그를 이용한 트레이 적층 구조
본 발명은 반도체 칩 패키지 적재용 반도체 트레이에 관한 것으로, 더욱 상세하게는 반도체 트레이가 적층된 상태에서의 오븐 베이크(Oven Bake) 또는 물리적 압력 등에 의한 반도체 트레이의 변형에 따른 문제를 해결할 수 있는 반도체 트레이 및 그를 이용한 트레이 적층 구조에 관한 것이다.
반도체 칩 패키지 타입 중에서 QFP(Quad Plate Package)는 리드가 4방향으로 나와 있어 변형되기 쉬운 걸 윙 타입(Gull Wing Type)으로 인해 반도체 트레이(이하, '트레이'라 한다)에 의한 포장이 일반적이다.
현재 사용되는 트레이는 두께가 0.2∼0.7mm 정도의 PVC, PS 시트를 진공 성형 또는 프레스 성형한 트레이와 인젝션 몰드 성형에 의한 트레이의 2종류가 있다. 어느 경우나 도전 카본(Carbon)에 의한 정전기 방지를 억제할 수 있어야 한다.
전자는 반도체 칩 패키지의 패키지 몸체를 고정하지 않는 타입이며, 일부 LCC(Leaded chop carrier), SOP(Small Outline Package)에도 사용된다. 진공성형법은 생산비용은 싸지만 트레이 판 두께의 균일화가 어려워 형상을 충분히 검토치 않으면 적층했을 때 상하 트레이가 맞물리는 경우가 있다. 그런 점에서 프레스 성형법은 비교적 판 두께를 일정하게 성형할 수 있는 장점이 있다.
후자는 반도체 칩 패키지의 패키지 몸체를 고정할 수 있는 구조가 가능하므로 트레이에 대한 반도체 칩 패키지의 높은 위치 정밀도를 얻을 수 있다. 그러나, 반도체 칩 패키지 1개당 필요한 포장 가격은 높아지게 되고, 무게도 시트 성형에 비해 1.5∼3배 무거워진다. 최근에는 자동실장기 대응으로서 인젝션 트레이(Injection tray)가 출하되고 있다. 시트 성형 트레이는 얇기 때문에 뒤집어 지기 쉬우며 반도체 칩 패키지를 흡착하기 어려워 흡착 시에 타 반도체 칩 패키지가 끼어드는 등 문제가 있는데 비해 인젝션 트레이는 우위를 보이고 있다. 또한 흡습한 반도체 칩 패키지를 트레이별로 오븐 베이크하므로, 125℃ 24시간의 내열성을 갖는 레진(Resin)을 이용한 내열 트레이 개발도 추진되고 있다. 재질은 폴리부틸렌 테레프테레트(Poly Butylene telephtelate ; PBT) 폴리카보네이트(PolyCarbonate ; PC), 폴리프로필렌(PolyPropylene ; PP)계 플라스틱이 사용된다.
도 1은 종래 기술에 따른 복수개의 트레이가 적층되는 상태를 나타내는 사시도이다.
도 2는 도 1의 2―2선 단면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 트레이(100)가 적층된 상태(200)를 분리하여 나타낸 사시도로서 트레이(100)의 설명에 있어서, 트레이의 앞면에 대한 설명은 하부에 위치하는 제 1 트레이(100a)에서 트레이의 뒷면에 대한 설명은 상부에 위치하는 제 2 트레이(100b)에서 설명하겠다.
도 1 및 도 2를 참조하여 종래 기술에 따른 트레이의 구조를 설명하면, 트레이(100a)의 앞면에는 반도체 칩 패키지가 적재될 수 있는 복수개의 포켓(10, Pocket)이 격자 모양으로 형성되어 있다. 여기서, 포켓(10)은 반도체 칩 패키지 한 개가 탑재되는 곳으로서 사각형 모양으로 움푹 들어간 곳을 말한다. 그리고, 각 포켓과 포켓은 포켓 벽(15, Packet Wall)으로서 구분된다.
그리고, 포켓(10)을 포함하는 포켓 벽(15)과 소정을 간격을 두고 포켓 벽(15)을 둘러싸는 가이드 벽(20, Guide Wall)이 형성되어 있으며, 가이드 벽(20)은 다른 트레이가 적재될 때, 그 다른 트레이의 뒷면과 접촉되는 부분이다. 여기서, 가이드 벽(20)과 마주보는 포켓 벽(15) 사이의 제 1 바닥면(40)에 대하여 가이드 벽(20)의 상부면이 포켓 벽(15)의 상부면보다는 높게 형성되어 있다. 이유는 반도체 칩 패키지가 포켓에 적재된 트레이 상에 다른 트레이가 적재될 때 하부에 위치하는 트레이에 적재된 반도체 칩 패키지에 충격을 주는 것을 제거하기 위해서이다. 그리고, 가이드 벽(20) 외측의 바닥면을 제 2 바닥면(30)이라 하자.
통상적으로 트레이의 포켓(10)을 포함하는 가이드 벽(20) 내부의 설계 구조는 규격화되어 있다.
하지만, 반도체 트레이의 종류에 따라서 가이드 벽의 두께에 차이가 있을 수 있다.
트레이(100b)의 뒷면에 대하여 설명하면, 트레이(100b) 앞면의 가이드 벽(20)이 삽입될 수 있는 적층 벽(50)이 형성되어 있으며, 적층 벽(50)의 둘레는 가이드 벽(20)의 둘레보다는 적어도 크게 형성되어 있다. 그리고, 종래 기술에 따른 실시예에서는 적층 벽(50)의 내측면에 대하여 돌출된 돌출부(60)가 형성되어 있으며, 적층 벽(50)의 내측 변에 각각 소정의 간격을 두고 2개씩 형성되어 있다. 그리고, 형성된 돌출부(60)는 마주보는 내측 변에 각기 대응되는 위치에 형성되어 있다. 적층 벽(50)에 형성된 돌출부(60)는 트레이에 다른 트레이를 적층할 때 적층 벽(50)의 내측 둘레와 가이드 벽(20)의 외측 둘레의 유격을 일정하게 유지시켜 주기 위한 부분이다.
여기서, 하부에 위치하는 제 1 트레이(100a)에 상부에 위치하는 제 2 트레이(100b)가 적층되는 트레이 적층 구조(200)를 설명하면, 제 1 트레이(100a) 앞면의 가이드 벽(20) 외측에 제 2 트레이(100b)의 적층 벽(50)의 내측이 삽입되어 제 2 바닥면(30)에 적층된 구조(200)를 갖는다.
여기서, 적층 벽(50)에 대하여 돌출된 돌출부(60)는 적층 벽(50)과 가이드 벽(20) 사이의 유격을 조절해 준다.
즉, 트레이의 종류에 따라서 가이드 벽과 적층 벽 사이의 유격이 0.05mm이상인 경우에는 적층 벽에 대하여 돌출된 돌출부를 형성하여 최소한 0.05mm이하로 유격을 유지시켜 준다.
통상적인 트레이 적층에 있어서, 적층 벽과 가이드 벽 사이의 유격은 0.01∼0.05mm을 유지한다.
이와 같이 0.01∼0.05mm정도의 유격이 요구하는 이유는 트레이는 반도체 칩 패키지를 적재하여 이동 및 포장하는 것으로 반도체 칩 패키지를 고정시켜 작업에 용이하게 하기 위해서 유격이 매우 작게 유지되어야 하기 때문이다.
따라서, 트레이 적층에 있어서 동일한 트레이 및 적층 벽과 가이드 벽 사이의 유격이 0.01∼0.05mm를 유지할 수 있는 경우에는 적층 벽에 돌출부가 형성되어 있지 않는 경우도 있다.
그리고, 트레이(100)의 재질은 PBT, PC, PP와 같은 열가소성 플라스틱 계열이다.
반도체 칩 패키지는 일정시간이 지나면 습기를 흡수하기 때문에 출하 전에 트레이(100)에 적재된 상태에서 오븐 베이크를 하고 출하되는 것이 일반적이다.
이와 같은 구조를 갖는 종래의 트레이는 복수개의 트레이가 적층된 상태에서 오븐 베이크를 실시할 경우에 트레이의 재질이 열가소성 플라시틱이기 때문에 수축과 팽창 등의 변형이 발생되며, 변형 정도에 따른 다른 트레이와의 적층 문제를 발생시키게 된다.
좀더 상세히 설명하면, 트레이가 열에 의해 수축 및 팽창이 발생하면 트레이는 다른 트레이와 상호 호환성이 떨어지며, 변형 정도가 심할 경우는 유격이 적은 적층 벽과 가이드 벽 사이에 낌 발생이 유발되는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 트레이의 적층 시에 발생되는 낌 발생을 극복할 수 있는 반도체 트레이 및 그를 이용한 트레이 적층 구조를 제공하는데 있다.
본 발명의 다른 목적은 트레이 종류에 따라서 가이드 벽 및 적층 벽의 사이의 유격을 조절해야하는 문제점을 해결할 수 있는 트레이 및 그를 이용한 트레이 적층 구조를 제공하는데 있다.
도 1은 종래 기술에 따른 복수개의 반도체 트레이가 적층되는 상태를 나타내는 사시도.
도 2는 도 1의 2―2선 단면도.
도 3은 본 발명에 따른 복수개의 반도체 트레이가 적층되는 상태를 나타내는 사시도.
도 4는 도 3의 4―4선 단면도.
※ 도면의 주요 부분에 대한 설명 ※
10, 110 : 포켓(Pocket)15, 115 : 포켓 벽(Pocket Wall)
20, 120 : 가이드 벽(Guide Wall)30, 130 : 제 2 바닥면
40, 140 : 제 2 바닥면 50, 150 : 적층 벽
60 : 돌출부 100, 300 : 트레이(Tray)
163 : 요(凹)부 167 : 철(凸)부
상기 목적을 달성하기 위하여, 반도체 칩 패키지가 적재되는 앞면에 가이드 벽과 포켓 벽 사이에 소정의 거리를 두고 요부를 형성하고, 앞면에 반대되는 뒷면에 상기 요부에 대응되게 철부가 적층 벽에 형성함으로써, 단위 반도체 트레이를 적층하는데 있어서 반도체 트레이의 일면에 형성된 요부에 다른 반도체 트레이의 뒷면에 형성된 철부가 삽입되어 적층할 수 있는 반도체 트레이 및 그를 이용한 트레이 적층 구조를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 복수개의 트레이가 적층되는 상태를 나타내는 사시도이다.
도 4는 도 3의 4―4선 단면도이다.
도 3 및 도 4를 참조하면, 종래 기술에 따른 트레이(300)가 적층된 상태(400)를 분리하여 나타낸 사시도로서 트레이(300)의 설명에 있어서, 트레이의 앞면에 대한 설명은 하부에 위치하는 제 1 트레이(300a)에서 트레이의 뒷면에 대한 설명은 상부에 위치하는 제 2 트레이(300b)에 설명하겠다.
도 3 및 4를 참조하여 본 발명에 따른 트레이(300)를 설명하면, 트레이(300a)는 앞면에 반도체 칩 패키지가 들어갈 수 있는 복수개의 포켓(110)이 격자 모양으로 형성되어 있다. 그리고, 각 포켓과 포켓은 포켓 벽(115)으로서 구분된다.
그리고, 포켓(110)의 둘레의 포켓 벽(115)과 소정의 간격을 두고 떨어져 포켓 벽(115)을 둘러싸는 가이드 벽(120)이 형성되어 있으며, 가이드 벽(120)은 다른 트레이가 적재될 때, 그 새로운 트레이의 뒷면의 내측면과 접촉되는 부분이다. 여기서, 가이드 벽(120)과 마주보는 포켓 벽(115) 사이의 제 1 바닥면(140)에 대하여 가이드 벽(120)의 상부면이 포켓 벽(115)의 상부면보다는 높게 형성되어 있다. 이유는 반도체 칩 패키지가 포켓(110)에 적재된 이후에 다른 트레이(300b)가 적재될 때 적재된 반도체 칩 패키지에 충격을 주는 것을 제거하기 위해서이다.
여기서, 가이드 벽(120)과 마주보는 포켓 벽(115) 사이에 소정의 간격을 두고 돌출부(165)가 형성되어 요부(163)를 형성하게 된다. 즉, 가이드 벽(120)의 내측면과 포켓 벽(115)의 외측면 사이를 소정의 간격을 두고 연결하는 돌출부(165)가 형성되어 제 1 바닥면(140)을 밑면으로 하는 요부(163)가 형성된다.
트레이(300b)의 뒷면에 대하여 설명하면, 트레이(300a) 앞면의 가이드 벽(120)이 삽입될 수 있는 적층 벽(150)이 형성되어 있으며, 적층 벽(150)의 둘레는 가이드 벽(120)의 둘레보다는 적어도 크게 형성되어 있다. 그리고, 적층 벽(150)의 내측에 트레이(300a) 앞면의 요부(163)에 삽입될 철부(167)가 형성되어 있다. 즉, 철부(167)는 열쇠에 대응되며, 요부(163)는 열쇠 구멍에 대응하게 된다.
여기서, 철부(167)가 형성된 부분에 대하여 좀더 상세히 설명하면, 적층 벽(150)의 내측에 형성된 철부(167)는 적층 벽(150)의 내측면에 대하여 가이드 벽(120) 두께에 대응하는 거리만큼 떨어진 위치에 형성되어 있다. 이유는, 철부(167)가 적층 벽(150) 내측면과 연결되어 동일한 높이를 갖고 형성되면 상부에 위치하는 트레이(300b)의 적층 벽(150)의 내측면이 하부에 위치하는 트레이(300a)의 가이드 벽(120)의 외측면에 삽입되어 적층될 수 없기 때문이다. 그리고, 본 발명에서는 트레이(300)에 형성된 요부(163) 및 철부(167)가 각 변에 하나씩이 앞면 및 뒷면에 형성되어 있다.
여기서, 트레이 적층 구조(400)에 대하여 설명하면, 하부에 위치하는 제 1 트레이(300a) 앞면에 형성된 요부(163)에 제 1 트레이(300a) 상부에 위치하는 제 2 트레이(300b)의 뒷면에 형성된 철부(167)가 각기 대응되어 삽입되어 제 2 바닥면(140)에 적층된 구조(400)를 갖는다.
여기서, 종래 기술에 따른 트레이 적층 구조와 본 발명에 따른 트레이 적층 구조(400)를 비교하여 설명하면, 종래 기술에 따른 트레이의 적층에 있어서 적층 벽과 가이드 벽 사이의 유격을 0.01∼0.05mm을 유지하기 위해서 트레이의 뒷면에 적층 벽에서 돌출된 돌출부를 형성하였지만, 본 발명에서는 제 1 트레이(300a)의 포켓 벽(115)과 가이드 벽(120) 사이에 형성된 요부(163) 및 제 2 트레이(300b)의 뒷면에 형성된 철부(167)가 형성되어 있어 적층 시에 앞면의 요부(163)에 뒷면의 철부(167)가 삽입되어 트레이(300)가 적층되는 트레이 적층 구조(400)를 형성하게 된다.
그리고, 가이드 벽(120) 내부의 설계 구조는 규격화되어 있기 때문에 트레이(300)의 제품에 무관하게 본 발명에 따른 구조(300)로 설계할 경우에 별도로 적층 벽(150)과 가이드 벽(120) 사이의 유격을 조절할 필요가 없게 된다.
그리고, 가이드 벽(120)과 적층 벽(150) 사이의 유격이 종래처럼 0.01∼0.05mm로 되는 것보다는 오븐 베이크 과정에서 트레이(300)의 수축 또는 팽창에 따른 변형을 고려할 때 유격이 좀더 크게 설계하는 것이 바람직하며, 그리고, 적층 벽(150)에서 돌출된 별도의 돌출부를 형성하지 않아도 된다.
따라서, 본 발명의 의한 구조를 따르면 포켓 벽과 가이드 벽 사이의 요부에 트레이 뒷면의 요부가 삽입되어 트레이가 적층되기 때문에 트레이 적층 시에 발생되는 낌 발생을 극복할 수 있는 이점(利點)이 있다.
그리고, 트레이 종류에 따라서 가이드 벽 및 적층 벽의 사이의 유격을 조절하기 위해서 트레이 뒷면에 적층 벽에 대하여 돌출된 돌출부를 형성하지 않아도 되는 이점이 있다.

Claims (6)

  1. 일면에 형성되어 있으며, 반도체 칩 패키지가 적재된 복수개의 포켓과;
    상기 포켓을 서로 구분하는 포켓 벽과;
    상기 포켓 벽 외측을 둘러싸는 가이드 벽과;
    상기 포켓 벽과 가이드 벽 사이에 형성된 복수개의 요부와;
    상기 일면에 반대되는 면에 형성되어 있으며, 가이드 벽의 외측이 삽입될 수 있는 둘레를 갖는 적층 벽; 및
    상기 적층 벽의 내측에 형성되어 있으며, 상기 요부에 대응되는 위치에 형성된 철부를 포함하는 것을 특징으로 하는 반도체 트레이.
  2. 제 1항에 있어서, 상기 요부는 상기 포켓 벽과 가이드 벽 사이를 연결하는 두 개의 돌출부 사이의 공간인 것을 특징으로 하는 반도체 트레이.
  3. 제 1항에 있어서, 상기 철부와 적층 벽 사이에 가이드 벽의 폭 및 두께에 해당되는 단차부가 형성된 것을 특징으로 하는 반도체 트레이.
  4. 일면에 형성되어 있으며, 반도체 칩 패키지가 적재된 복수개의 포켓과,
    상기 포켓을 서로 구분하는 포켓 벽과,
    상기 포켓 벽 외측을 둘러싸는 가이드 벽과,
    상기 포켓 벽과 가이드 벽 사이에 형성된 복수개의 요부와,
    상기 일면에 반대되는 면에 형성되어 있으며, 가이드 벽의 외측이 삽입될 수 있는 둘레를 갖는 적층 벽 및 상기 적층 벽의 내측에 형성되어 있으며, 상기 요부에 대응되는 위치에 형성된 철부를 포함하는 복수개의 단위 반도체 트레이;를 포함하며,
    상기 단위 반도체 트레이의 일면의 상기 요부에 다른 단위 반도체 트레이의 상기 철부가 삽입되어 적층되는 것을 특징으로 하는 반도체 트레이를 이용한 적층 트레이 구조.
  5. 제 4항에 있어서, 상기 요부는 상기 포켓 벽과 가이드 벽 사이를 연결하는 두 개의 돌출부 사이의 공간인 것을 특징으로 하는 반도체 트레이를 이용한 적층 트레이 구조.
  6. 제 4항에 있어서, 상기 철부와 적층 벽 사이에 가이드 벽의 폭 및 두께에 해당되는 단차부가 형성된 것을 특징으로 하는 반도체 트레이를 이용한 적층 트레이 구조.
KR1019970006137A 1997-02-27 1997-02-27 반도체 트레이 및 그를 이용한 트레이 적층 구조 KR19980069205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006137A KR19980069205A (ko) 1997-02-27 1997-02-27 반도체 트레이 및 그를 이용한 트레이 적층 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006137A KR19980069205A (ko) 1997-02-27 1997-02-27 반도체 트레이 및 그를 이용한 트레이 적층 구조

Publications (1)

Publication Number Publication Date
KR19980069205A true KR19980069205A (ko) 1998-10-26

Family

ID=65984722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006137A KR19980069205A (ko) 1997-02-27 1997-02-27 반도체 트레이 및 그를 이용한 트레이 적층 구조

Country Status (1)

Country Link
KR (1) KR19980069205A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919292B1 (ko) * 2007-09-20 2009-10-01 조춘현 평판 표시패널 운반용 트레이
KR20160085995A (ko) * 2015-01-08 2016-07-19 주식회사 케이엠에이치하이텍 반도체 칩 트레이
CN115472539A (zh) * 2022-09-07 2022-12-13 苏州东昊塑胶五金有限公司 一种托盘结构及托盘结构的包胶工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100919292B1 (ko) * 2007-09-20 2009-10-01 조춘현 평판 표시패널 운반용 트레이
KR20160085995A (ko) * 2015-01-08 2016-07-19 주식회사 케이엠에이치하이텍 반도체 칩 트레이
CN115472539A (zh) * 2022-09-07 2022-12-13 苏州东昊塑胶五金有限公司 一种托盘结构及托盘结构的包胶工艺

Similar Documents

Publication Publication Date Title
US6612442B2 (en) Tray for storing semiconductor chips
KR100597236B1 (ko) 어댑터 지그
US20030192888A1 (en) Fastening mechanism for package device
US5794784A (en) Tray for integrated circuits
US6149010A (en) Carrier for electronic parts
CN103038872A (zh) 用于电子器件的可剥离混合托盘系统
KR200464274Y1 (ko) 기판 적재용 트레이
KR19980069205A (ko) 반도체 트레이 및 그를 이용한 트레이 적층 구조
US6016918A (en) Part carrier strip
JP2008254772A (ja) キャリアテ−プおよびその製造方法
WO2008002051A1 (en) Chip scale package tray
US7981493B2 (en) Packing buffer member
KR20160024590A (ko) 금형 장치 및 이에 의해 제조되는 배터리용 트레이
CN106169438B (zh) 半导体芯片托盘
KR950002717Y1 (ko) 반도체 패키지 포장용 트레이
JP6446262B2 (ja) 電子部品用キャリアテープ及びその製造方法
JP6430811B2 (ja) 電子部品用キャリアテープ及びその製造方法
CN220243854U (zh) 一种预防吸塑堆叠干涉的吸塑盒
US20040007497A1 (en) Carrier tape with reinforced restraining member
CN213291305U (zh) 吸塑托盘成型模具
KR102566365B1 (ko) 트레이 적층시 높이차가 발생되도록 한 트레이 성형 장치
KR102271859B1 (ko) 강도보강 부품적재트레이
KR20070116478A (ko) 전자부품 포장용 완충재
CN217624852U (zh) 一种用于放置继电器的包装盒
KR940011397B1 (ko) 반도체 패키지 포장용 트레이

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination