KR19980065921A - 인터럽트 발생장치 및 발생방법 - Google Patents

인터럽트 발생장치 및 발생방법 Download PDF

Info

Publication number
KR19980065921A
KR19980065921A KR1019970001154A KR19970001154A KR19980065921A KR 19980065921 A KR19980065921 A KR 19980065921A KR 1019970001154 A KR1019970001154 A KR 1019970001154A KR 19970001154 A KR19970001154 A KR 19970001154A KR 19980065921 A KR19980065921 A KR 19980065921A
Authority
KR
South Korea
Prior art keywords
interrupt
request signal
mcu
unit
priority
Prior art date
Application number
KR1019970001154A
Other languages
English (en)
Other versions
KR100209595B1 (ko
Inventor
홍상표
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019970001154A priority Critical patent/KR100209595B1/ko
Priority to US08/931,754 priority patent/US6223245B1/en
Priority to JP9328021A priority patent/JPH10207718A/ja
Publication of KR19980065921A publication Critical patent/KR19980065921A/ko
Application granted granted Critical
Publication of KR100209595B1 publication Critical patent/KR100209595B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 인터럽트 발생장치에 관한 것으로서 복수개의 인터럽트 발생시 이를 우선순위에 맞게 효율적으로 수행하는데 적당하도록 한 인터럽트 발생장치 및 발생방법을 제공하기 위한 것이다.
이를위한 본 발명의 인터럽트 발생장치는 입력되는 복수개의 인터럽트 소스에 따라 인터럽트 요구신호를 MCU로 출력하는 복수개의 인터럽트 요구신호 발생부와, 상기 MCU의 제어하에 입력되는 인터럽트 소스의 인에이블 여부를 알리는 복수개의 인터럽트 인에이블부와, 상기 인터럽트 소스의 인에이블시 상기 인터럽트 요구신호 발생부에서 출력하는 인터럽트 요구신호를 카운트하는 요구신호 카운터부와, 상기 MCU의 프로그램에 의해 세트된 특정값과 상기 요구신호 카운터부의 값을 비교하는 비교부와, 상기 비교부의 비교결과에 따라 출력되는 인터럽트 요구신호를 입력하여 각각 우선순위를 결정하고 그에따라 최종 인터럽트 신호를 발생하는 우선순위 결정부를 포함하여 구성된다.

Description

인터럽트 발생장치 및 발생방법
본 발명은 인터럽트 발생장치에 관한 것으로 특히, 복수개의 인터럽트 발생시 이를 우선순위에 맞게 효율적으로 수행하는데 적당하도록 한 인터럽트 발생장치 및 발생방법에 관한 것이다.
일반적으로 마이크로 컴퓨터는 연산데이타의 처리 및 제어기능을 담당하는 CPU로 마이크로 프로세서를 사용한다.
그리고 데이타의 입, 출력을 수행하는 입출력장치와 프로그램 및 데이타를 저장하는 메모리 기능을 갖춘 컴퓨터이다.
따라서 단일칩 마이크로 컴퓨터, 또는 MCU란 상기 마이크로 컴퓨터를 하나의 칩상에 집적한 컴퓨터를 의미한다.
이하 종래 인터럽트 발생장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 인터럽트 발생장치의 구성 블록도이다.
즉, 종래 기술에 따른 인터럽트 발생장치는 도 1에 도시한 바와같이 복수개의 인터럽트 인에이블부(1) 및 인터럽트 요구신호 발생부(2)와, 인터럽트 우선순위 결정부(3)와, MCU버스(4)로 구성된다.
여기서 상기 인터럽트 요구신호 발생부(2)는 인터럽트 소스로 부터 신호가 입력되면 인터럽트 요구신호를 발생하여 MCU에 출력하고 입력되는 인터럽트 소스에 해당하는 인터럽트 발생 정보비트를 세팅한다.
한편 인터럽트 인에이블부(1)는 상기 인터럽트 요구신호 발생부(2)에 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택한다.
여기서 상기 인터럽트 요구란, 어떠한 주변장치가 CPU 즉, MCU로 보내는 인터럽트 요구신호로서 상기 인터럽트 요구가 발생하면 상기 MCU 는 인터럽트 순의에 따라 처리할 것인지 아니면 무시할 것인지를 결정한다.
만일, 인터럽트가 허가된 상황이면 상기 장치로 인터럽트 응답이 나가고 그에따라 인터럽트 신호를 보내는 것이다.
그리고 상기 인터럽트 우선순위 결정부(3)는 복수개의 인터럽트 인에이블부(1)에서 출력하는 복수개의 출력신호들을 입력하여 우선순위를 결정한다.
즉, 프로그램에 의해 상기 MCU는 특정 인터럽트 인에이블부(1)를 세팅시켜 놓으면 세트된 인터럽트 인에이블부(1) 에 의해 세트된 인터럽트 요구신호가 인터럽트 우선순위 결정부(3)로 입력되어 우선순위가 높은 인터럽트가 발생된다.
상기와 같이 구성된 인터럽트 발생장치의 동작설명은 다음과 같다.
도 1에 도시한 바와같이 입력되는 복수개의 인터럽트 소스는 인터럽트 요구신호 발생부(2)로 입력되어 인터럽트 발생 정보비트로 세팅된다.
또한 인터럽트 요구신호 발생부(2)는 동시에 MCU에 인터럽트 요구신호를 발생시킨다.
그래서 상기 MCU버스(4)를 통해 인터럽트 인에이블부(1)에 상기 각 인터럽트에 해당하는 인에이블 비트중에서 인터럽트를 사용하고자 하는 비트만 세팅시키면 상기 인터럽트 요구신호 발생부(2)는 인터럽트 발생 정보비트가 세트됨과 동시에 인터럽트를 발생하는 것이다.
상기 인터럽트 요구신호 발생부(2)에서 출력하는 복수개의 인터럽트 신호가 인터럽트 우선순위 결정부(3)로 입력되면 상기 인터럽트 우선순위 결정부(3)는 상기 MCU에 세트된 특정 인터럽트 인에이블부에 해당하는 인터럽트 신호를 우선순위로 하여 최종 인터럽트를 발생한다.
종래 인터럽트 발생장치는 MCU에 특정 인터럽트 인에이블부에 해당하는 정보비트가 세트되고 인터럽트 요구신호 발생부에 인터럽트 발생정보가 세트되면 곧바로 인터럽트가 발생되므로 노이즈에 의해 원하지 않은 인터럽트가 발생되더라도 이를 제어할 수 없으므로 하는 수 없이 인터럽트를 발생시켜야 한다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 우선순위에 따라 복수개의 인터럽트 요구신호를 효율적으로 제어하는데 적당한 인터럽트 발생장치 및 발생방법을 제공하는데 그 목적이 있다.
도 1은 종래 인터럽트 발생장치의 구성블록도
도 2는 본 발명의 인터럽트 발생장치의 구성블록도
도 3은 본 발명의 인터럽트 발생방법을 나타낸 플로우챠트
도면의 주요 부분에 대한 부호의 설명
21 : 인터럽트 인에이블부 22 : 인터럽트 요구신호 발생부
23 : 요구신호 카운터부 24 : 비교 레지스터부
25 : 우선순위 결정부 26 : MCU 버스
본 발명의 인터럽트 발생장치는 입력되는 복수개의 인터럽트 소스에 따라 인터럽트 요구신호를 MCU로 출력하는 복수개의 인터럽트 요구신호 발생부와, 상기 MCU의 제어하에 입력되는 인터럽트 소스의 인에이블 여부를 알리는 복수개의 인터럽트 인에이블부와, 상기 인터럽트 소스의 인에이블시 상기 인터럽트 요구신호 발생부에서 출력하는 인터럽트 요구신호를 카운트하는 요구신호 카운터부와, 상기 MCU의 프로그램에 의해 세트된 특정값과 상기 요구신호 카운터부의 값을 비교하는 비교부와, 상기 비교부의 비교결과에 따라 출력되는 인터럽트 요구신호를 입력하여 각각 우선순위를 결정하고 그에따라 최종 인터럽트 신호를 발생하는 우선순위 결정부를 포함하여 구성되고 본 발명의 인터럽트 발생방법은 인터럽트 소스의 입력에 따라 인터럽트 요구신호를 MCU로 출력하는 스텝과, 상기 입력되는 인터럽트 소스에 해당하는 인터럽트 인에이블부를 세트시키는 스텝과, 상기 인터럽트 인에이블부가 세트됨에 따라 인터럽트 요구신호를 요구신호 카운터부로 출력하는 스텝과, 상기 요구신호 카운터부의 값과 상기 MCU의 프로그램에 의한 특정값을 비교하여 그 결과에 따라 요구신호를 우선순위 결정부로 출력하는 스텝과, 상기 MCU의 프로그램에 의해 우선순위를 결정하여 최종 인터럽트 발생신호를 출력하는 스텝을 포함하여 이루어진다.
이하 본 발명의 인터럽트 발생장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 인터럽트 발생장치의 구성블럭도이다.
먼저, 본 발명의 인터럽트 발생장치는 도 2에 도시한 바와같이 복수개의 인터럽트 인에이블부(21) 및 인터럽트 요구신호 발생부(22)와 복수개의 요구신호 카운터부(23)와 복수개의 비교 레지스터부(24)와, 인터럽트 우선순위 결정부(25) 및 MCU 버스(26)를 포함하여 구성된다.
여기서 상기 인터럽트 요구신호 발생부(22)는 인터럽트 소스로 부터 신호가 입력되면 인터럽트 요구신호를 발생하고 자신은 리셋된다.
인터럽트 인에이블부(21)는 상기 인터럽트 요구신호 발생부(22)에서 발생된 신호를 요구신호 카운터부(23)로 출력할 것인지를 결정한다.
그리고 요구신호 카운터부(23)는 상기 인터럽트 요구신호 발생부(22)에서 출력하는 인터럽트 요구신호를 카운트한다.
한편 비교 레지스터부(24)는 상기 MCU의 프로그램에 의해서 세팅된 값과 비교한다.
상기 비교 레지스터부(24)의 비교결과 즉, 상기 요구신호 카운터부(23)에 의한 카운트 값과 상기 MCU에 세팅된 값이 동일하면 인터럽트 요구발생신호를 상기 인터럽트 우선순위 결정부(25)로 출력한다.
이어, 상기 인터럽트 우선순위 결정부(25)는 상기 MCU의 프로그램에 의해 우선순위를 결정하여 우선순위가 높은 인터럽트를 발생한다.
이와같이 구성된 본 발명의 인터럽트 발생장치의 동작설명은 다음과 같다.
먼저, 도 2에 도시한 바와같이 복수개의 인터럽트 소스 중에서 한개 이상이 액티브되면 해당 인터럽트 요구신호 발생부(22)는 인터럽트 요구신호를 발생하고 자신은 리셋된다.
그리고 MCU버스(26)를 통해 인터럽트 인에이블부(21)에 상기 각 인터럽트에 해당하는 인에이블 비트중에서 인터럽트로 사용하고자 하는 비트만 세팅시킨다.
상기 해당 인터럽트 인에이블부(21)가 세트되면 인터럽트 요구신호는 상기 요구신호 카운터부(23)로 입력된다.
따라서 요구신호 카운터부(23)는 입력되는 인터럽트 요구신호를 카운트하고 이때 상기 비교 레지스터부(24)는 MCU의 프로그램에 의해 일정한 값으로 세팅된 값과 상기 요구신호 카운터부(23)에 의한 요구신호 카운트 값을 서로 비교한다.
여기서 상기 요구신호 카운트 값과 상기 프로그램에 의해 세팅된 값이 서로 동일하면 상기 인터럽트 요구신호를 상기 인터럽트 우선순위 결정부(25)로 출력한다.
따라서 상기 인터럽트 우선순위 결정부(25)는 우선순위를 결정하여 우선순위가 높은 인터럽트 신호를 최종적으로 발생한다.
한편 도 3은 본 발명의 인터럽트 발생방법을 나타낸 플로우챠트로서 이를 참조하여 설명하면 다음과 같다.
도 3에 도시한 바와같이 본 발명의 인터럽트 발생방법은 먼저 복수개의 인터럽트 소스가 입력되면(301) 인터럽트 요구신호 발생부는 MCU로 인터럽트 요구신호를 출력(302)하고 인터럽트 요구신호를 받은 MCU는 입력되는 인터럽트 소스에 해당하는 인터럽트 인에이블부가 세트 되었는지를 판단(303)한 후 세트되지 않았으면 인터럽트는 발생하지 않고 상기 인터럽트 인에이블부가 세트되었으면 상기 인터럽트 요구신호 발생부를 제어하여 요구신호 카운터부로 인터럽트 요구신호를 출력(304)하고 인터럽트 요구신호 발생부는 캐리어된다.
이어서, 상기 요구신호 카운터부는 입력되는 인터럽트 요구신호를 카운트하고 비교 레지스터부에 특정값을 세트(305)시킨다.
그리고, 상기 비교 레지스터부는 세트된 특정값과 상기 요구신호 카운터부에 의한 카운트값이 동일 한지를 판단(306)하여 상기 비교 레지스터부의 비교결과 상기의 값들이 서로 동일하지 않으면 인터럽트 발생신호가 없음을 인식하여 인터럽트 발생하지 않고 상기의 값들이 서로 동일하면 인터럽트 신호를 우선순위 결정부로 출력(307)한다.
따라서 상기 우선순위 결정부는 입력되는 복수개의 인터럽트 신호를 우선순위에 따라 최종적으로 인터럽트 신호를 발생(308)한다.
상술한 바와같이 본 발명의 인터럽트 발생장치 및 발생방법은 다음과 같은 효과가 있다.
즉, MCU내에서 프로그램으로 인터럽트 요구신호를 카운트하여 노이즈 및 그 밖의 요소에 의해 발생할수 있는 불필요한 인터럽트 발생을 방지하므로 효율적으로 인터럽트 요구를 제어할 수 있는 효과가 있다.

Claims (5)

  1. 입력되는 복수개의 인터럽트 소스에 따라 인터럽트 요구신호를 MCU로 출력하는 복수개의 인터럽트 요구신호 발생부와, 상기 MCU의 제어하에 입력되는 인터럽트 소스의 인에이블 여부를 알리는 복수개의 인터럽트 인에이블부와, 상기 인터럽트 소스의 인에이블시 상기 인터럽트 요구신호 발생부에서 출력하는 인터럽트 요구신호를 카운트하는 요구신호 카운터부와, 상기 MCU의 프로그램에 의해 세트된 특정값과 상기 요구신호 카운터부의 값을 비교하는 비교부와, 상기 비교부의 비교결과에 따라 출력되는 인터럽트 요구신호를 입력하여 각각 우선순위를 결정하고 그에따라 최종 인터럽트 신호를 발생하는 우선순위 결정부를 포함하여 구성됨을 특징으로 하는 인터럽트 발생장치.
  2. 제 1 항에 있어서, 상기 비교부는 레지스터로 구성됨을 특징으로 하는 인터럽트 발생장치.
  3. 인터럽트 소스의 입력에 따라 인터럽트 요구신호를 MCU로 출력하는 스텝과, 상기 입력되는 인터럽트 소스에 해당하는 인터럽트 인에이블부를 세트시키는 스텝과, 상기 인터럽트 인에이블부가 세트됨에 따라 인터럽트 요구신호를 요구신호 카운터부로 출력하는 스텝과, 상기 요구신호 카운터부의 값과 상기 MCU의 프로그램에 의한 특정값을 비교하여 그 결과에 따라 요구신호를 우선순위 결정부로 출력하는 스텝과, 상기 MCU의 프로그램에 의해 우선순위를 결정하여 최종 인터럽트 발생신호를 출력하는 스텝을 포함하여 이루어짐을 특징으로 하는 인터럽트 발생방법.
  4. 제 3 항에 있어서, 상기 요구신호 카운터부의 값과 특정값의 비교는 상기 특정값을 기준값으로 하여 상기 요구신호 카운터부의 카운트값을 서로 비교함을 특징으로 하는 인터럽트 발생방법.
  5. 제 4 항에 있어서, 상기 요구신호 카운터부의 카운트값과 특정값의 비교시 상기 값들이 서로 동일하면 인터럽트 요구신호를 우선순위 결정부로 출력함을 특징으로 하는 인터럽트 발생방법.
KR1019970001154A 1997-01-16 1997-01-16 인터럽트 발생장치 및 발생방법 KR100209595B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970001154A KR100209595B1 (ko) 1997-01-16 1997-01-16 인터럽트 발생장치 및 발생방법
US08/931,754 US6223245B1 (en) 1997-01-16 1997-09-16 Device and method for generating interrupt
JP9328021A JPH10207718A (ja) 1997-01-16 1997-11-28 割込み処理装置及び処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001154A KR100209595B1 (ko) 1997-01-16 1997-01-16 인터럽트 발생장치 및 발생방법

Publications (2)

Publication Number Publication Date
KR19980065921A true KR19980065921A (ko) 1998-10-15
KR100209595B1 KR100209595B1 (ko) 1999-07-15

Family

ID=19494847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001154A KR100209595B1 (ko) 1997-01-16 1997-01-16 인터럽트 발생장치 및 발생방법

Country Status (3)

Country Link
US (1) US6223245B1 (ko)
JP (1) JPH10207718A (ko)
KR (1) KR100209595B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090106353A1 (en) * 2001-09-19 2009-04-23 Belovich Steven G Method and system for providing an event auditing client server software arrangement
US7322028B2 (en) * 2001-09-19 2008-01-22 Belovich Steven G Method and system for providing a virus-immune, rule-based cross-platform software system
JP5234733B2 (ja) * 2007-12-21 2013-07-10 Necインフロンティア株式会社 エッジ検出のみの割込み機能を有するcpuおよび電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961067A (en) 1986-07-28 1990-10-02 Motorola, Inc. Pattern driven interrupt in a digital data processor
US4962470A (en) * 1988-08-01 1990-10-09 Delco Electronics Corporation Crankshaft pulse position developing apparatus having a synchronous digital filter
JPH0795053A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 周波数同期回路
US5812429A (en) * 1994-06-23 1998-09-22 Delco Electronics Corp. Adaptive digital filter for automotive applications
JPH0822394A (ja) * 1994-07-08 1996-01-23 Minolta Co Ltd 信号処理装置
EP1229672B9 (en) * 1994-09-21 2004-11-17 Hill-Rom Services, Inc. Optical data communication and location apparatus
US5822726A (en) * 1995-01-31 1998-10-13 Motorola, Inc. Speech presence detector based on sparse time-random signal samples

Also Published As

Publication number Publication date
US6223245B1 (en) 2001-04-24
KR100209595B1 (ko) 1999-07-15
JPH10207718A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
US5418969A (en) Low power consumption microprocessor
KR100209595B1 (ko) 인터럽트 발생장치 및 발생방법
JPH08139575A (ja) パルス出力回路
US20030023799A1 (en) Interrupt processing apparatus
KR100494114B1 (ko) 타이머 회로
KR19990019843U (ko) 인터럽트 발생 장치
KR0163926B1 (ko) 프로그램어블 데이터 일치 검출 회로
KR100267767B1 (ko) 인터럽트 발생 장치
KR100304976B1 (ko) 인터럽트 발생 회로
JPH08147175A (ja) 割り込み制御装置
KR960016407B1 (ko) Mcu내의 인터럽트 신호 발생회로
JPH04369064A (ja) 割込処理制御方法及びその装置
KR100230452B1 (ko) 다채널 입력 선택 장치
JPS61136115A (ja) マイクロコンピユ−タシステムの基本クロツク発生回路
JPH1027107A (ja) 情報処理装置
JPH05313917A (ja) 割込み制御回路
JPH1021181A (ja) 端末装置
JPH11143819A (ja) バスサイズ回路
JPH04205432A (ja) プロセッサに対する割り込み制御装置
JPH06175822A (ja) 10進演算命令処理装置
JPH03262062A (ja) 中央処理装置
JPH01217521A (ja) 割込み制御回路
JPH0365746A (ja) 入出力制御装置
KR20050078144A (ko) 버스 요구 신호 발생 장치 및 그를 포함한 시스템
JPS63174133A (ja) 割込み制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee