KR100304976B1 - 인터럽트 발생 회로 - Google Patents
인터럽트 발생 회로 Download PDFInfo
- Publication number
- KR100304976B1 KR100304976B1 KR1019980001225A KR19980001225A KR100304976B1 KR 100304976 B1 KR100304976 B1 KR 100304976B1 KR 1019980001225 A KR1019980001225 A KR 1019980001225A KR 19980001225 A KR19980001225 A KR 19980001225A KR 100304976 B1 KR100304976 B1 KR 100304976B1
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- source
- output
- isr
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 인터럽트를 테스트하기 위한 내부 기능이 있으므로 인터럽트의 확인이 용이하고 테스트 능력을 향상시키기 위한 인터럽트 발생 회로에 관한 것이다.
본 발명의 인터럽트 발생 회로는 인터럽트 소스를 인식하는 IDB, 인터럽트 테스트용 인터럽트 소스를 발생시키는 ISG, 상기 IDB의 출력인 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스를 선택 저장하는 ISR, 상기 ISR의 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스 선택을 어셈블리 코드에 INT와 INTD명령어의 유무로 제어하는 인터럽트 선택 신호, 상기 ISR 출력을 입력 받아 인터럽트 요청신호를 발생하고 그 출력의 인터럽트 발생 정보비트를 세팅하는 인터럽트 요청신호 발생기, 상기 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택하는 인터럽트 디세이블, 상기 인터럽트 디세이블에서 허용된 인터럽트들의 우선 순위를 결정하는 우선 순위 결정부와, 상기 순서대로 정렬된 인터럽트들의 인터럽트 벡터를 발생시키는 인터럽트 벡터 발생기를 포함하여 구성을 특징으로 한다.
Description
본 발명은 인터럽트 발생 회로에 관한 것으로, 특히 인터럽트 테스트 능력을 향상시키는 인터럽트 발생 회로에 관한 것이다.
종래의 인터럽트 발생 회로는 도 1에서와 같이, 다수 개의 외부 인터럽트 소스(Source)를 인식하는 IDB(Interrupt Decision Block)(11), 인터럽트 요청신호 발생기(12), 인터럽트 디세이블(Disable)(13), 앤드 게이트(AND Gate)(14), 우선 순위 결정부(15), IPTR(Interrupt Pointer Register)(16), 인터럽트 벡터(Vector) 발생기(17)와, 데이터 버스(Data Bus)(번호화 하지 않음)로 구성된다.
여기서, 상기 인터럽트 요청신호 발생기(12)는 상기 외부 인터럽트 소스가 입력된 IDB(11)로부터 신호가 입력되면 인터럽트 요청신호를 발생하여 상기 데이터 버스에 출력하고, 상기 외부 인터럽트 소스에 해당하는 인터럽트 발생 정보비트를 세팅(Setting)한다.
그리고, 상기 인터럽트 디세이블(13)은 상기 외부 인터럽트 소스들을 마스킹(Masking)하는 레지스터(Register)를 가지고 있어 중앙처리장치(CPU:Central Processing Unit)(도시하지 않음)에서 직접 인터럽트의 허용 유, 무 즉 상기 인터럽트 요청신호 발생기(12)에서 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택한다.
상기 인터럽트 요청이란, 어떠한 주변장치가 CPU로 보내는 인터럽트 요청신호로서 상기 인터럽트 요청이 발생하면 상기 CPU는 인터럽트 순위에 따라 처리한 것인지 아니면 무시할 것인지를 결정한다.
또한, 상기 앤드 게이트(14)는 상기 인터럽트 요청신호 발생기(12)와 인터럽트 디세이블(13)의 출력을 입력받는다.
상기 인터럽트 우선순위 결정부(15)는 상기 앤드 게이트(14)의 출력을 입력 받아 상기 외부 인터럽트 소스들의 우선 순위를 결정한다.
상기 인터럽트 벡터 발생기(17)는 상기 인터럽트 우선순위 결정부(15)에 의해 우선 순위 순서대로 정렬된 상기 외부 인터럽트 소스들의 인터럽트 벡터(Vector)를 상기 IPTR(16)과의 조합에 의해 생성한다.
상기 데이터 버스는 상기 인터럽트 요청신호 발생기(12), 인터럽트 디세이블(13), IPTR(16)과, 인터럽트 벡터 발생기(17)에 연결된다.
상기와 같이 구성된 종래의 인터럽트 발생 회로의 동작 설명은 다음과 같다.
상기 IDB(11)에서 상기 다수 개의 외부 인터럽트 소스를 인식한 후, 상기 인터럽트 요청신호 발생기(12)에서 상기 IDB(11)의 출력을 입력받아 상기 외부 인터럽트 소스들을 인터럽트 발생 정보비트로 세팅시킨다.
또한, 상기 인터럽트 요청신호 발생기(12)는 동시에 상기 데이터 버스에 인터럽트 요청신호를 발생시킨다.
그래서 상기 데이터 버스를 통해 상기 인터럽트 디세이블(13)에서 상기 각 인터럽트에 해당하는 인에이블 비트중에서 인터럽트를 사용하고자 하는 비트만 세팅시킨다.
그리고, 상기 인터럽트 요청신호 발생기(12)와 인터럽트 디세이블(13)의 출력을 상기 앤드 게이트(14)에서 입력 받아 모두 세팅 상태이면 인터럽트 발생 정보비트가 세트됨과 동시에 인터럽트를 발생한다.
상기 앤드 게이트(14)에서 출력하는 다수 개의 인터럽트 신호가 상기 인터럽트 우선순위 결정부(15)로 입력되면 상기 우선순위 결정부(15)는 상기 데이터 버스를 통해 상기 인터럽트 디세이블(13)의 CPU에 세트된 인터럽트 신호를 우선순위로 상기 인터럽트들의 우선 순위를 결정한다.
이어, 상기 우선 순위가 결정된 인터럽트들은 상기 인터럽트 벡터 발생기(17)에서 상기 IPTR(16)과의 조합에 의해 인터럽트 벡터가 생성되고, 인터럽트 서비스가 이루어진다.
이때, 상기 인터럽트 서비스는 다른 일반적인 명령이 수행될 때 이들의 수행 순서에는 상관 없이 이루어진다.
그러나 종래의 인터럽트 발생 회로는 인터럽트를 테스트(Test)하기 위한 내부 기능이 없기 때문에 외부 인터럽트 소스를 사용하여 인터럽트 기능을 검증하므로, 시스템 마진이 필요하고 속도가 느리며 또한 시간이 많이 소요되고 3 ~ 5 사이클(Cycle)의 신호를 가져야 내부 인터럽트로 인식되는 등 인터럽트의 확인이 어려우며 테스트 능력이 저하된다는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 인터럽트를 테스트하기 위한 내부 기능이 있으므로 인터럽트의 확인이 용이하고 테스트 능력이 향상시키는 인터럽트 발생 회로를 제공하는데 그 목적이 있다.
도 1은 종래의 인터럽트 발생 회로를 나타낸 블록도
도 2는 본 발명의 실시예에 따른 인터럽트 발생 회로를 나타낸 블록도
도 3은 본 발명의 실시예에 따른 인터럽트 발생 회로의 테스트용 어셈블리 코드
도면의 주요부분에 대한 부호의 설명
31: IDB 32: 인터럽트 요청신호 발생기
33: 인터럽트 디세이블 34: 제 1 앤드 게이트
35: 우선 순위 결정부 36: IPTR
37: 인터럽트 벡터 발생기 38: ISR
39: ISG 40: 제 2 앤드 게이트
41: 인터럽트 선택 신호
본 발명의 인터럽트 발생 회로는 인터럽트 소스를 인식하는 IDB, 인터럽트 테스트용 인터럽트 소스를 발생시키는 ISG, 상기 IDB의 출력인 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스를 선택 저장하는 ISR, 상기 ISR의 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스 선택을 어셈블리 코드에 INT와 INTD명령어의 유무로 제어하는 인터럽트 선택 신호, 상기 ISR 출력을 입력 받아 인터럽트 요청신호를 발생하고 그 출력의 인터럽트 발생 정보비트를 세팅하는 인터럽트 요청신호 발생기, 상기 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택하는 인터럽트 디세이블, 상기 인터럽트 디세이블에서 허용된 인터럽트들의 우선 순위를 결정하는 우선 순위 결정부와, 상기 순서대로 정렬된 인터럽트들의 인터럽트 벡터를 발생시키는 인터럽트 벡터 발생기를 포함하여 구성을 특징으로 한다.
상기와 같은 본 발명에 따른 인터럽트 발생 회로의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 인터럽트 발생 회로를 나타낸 블록도이고, 도 3은 본 발명의 실시예에 따른 인터럽트 발생 회로의 테스트용 어셈블리 코드이다.
본 발명의 실시예에 따른 인터럽트 발생 회로는 도 2에서와 같이, 인터럽트를 테스트하기 위한 내부 기능을 포함하는 회로로 다수 개의 외부 인터럽트 소스를 인식하는 IDB(31), 인터럽트 요청신호 발생기(32), 인터럽트 디세이블(33), 제 1 앤드 게이트(34), 우선 순위 결정부(35), IPTR(36), 인터럽트 벡터 발생기(37)와, 데이터 버스(번호화 하지 않음) 그리고 ISR(Interrupt Source Register)(38), ISG(Interrupt Source Generator)(39), 제 2 앤드 게이트(40)와, 인터럽트 선택 신호(41)로 구성된다.
여기서, 상기 인터럽트 요청신호 발생기(32)는 상기 ISR(38)로부터 신호가 입력되면 인터럽트 요청신호를 발생하여 상기 데이터 버스에 출력하고, 상기 인터럽트 소스에 해당하는 인터럽트 발생 정보비트를 세팅한다.
그리고, 상기 인터럽트 디세이블(33)은 상기 인터럽트 소스들을 마스킹하는 레지스터를 가지고 있어 CPU(도시하지 않음)에서 직접 인터럽트의 허용 유, 무 즉 상기 인터럽트 요청신호 발생기(32)에서 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택한다.
또한, 상기 제 1 앤드 게이트(34)는 상기 인터럽트 요청신호 발생기(32)와 인터럽트 디세이블(33)의 출력을 입력받는다.
상기 인터럽트 우선순위 결정부(35)는 상기 앤드 게이트(34)의 출력을 입력 받아 상기 인터럽트 소스들의 우선 순위를 결정한다.
상기 인터럽트 벡터 발생기(37)는 상기 인터럽트 우선순위 결정부(35)에 의해 우선 순위 순서대로 정렬된 상기 인터럽트 소스들의 인터럽트 벡터를 상기 IPTR(36)과의 조합에 의해 생성한다.
상기 ISR(38)은 상기 IDB(31) 또는 제 2 앤드 게이트(40)의 출력 즉 외부 인터럽트 소스 또는 인터럽트 테스트용인 내부 인터럽트 소스를 입력 받아 선택 저장하며, 상기 인터럽트 요청신호 발생기(32)에 상기 ISR(38)의 출력이 연결된다.
그리고, 상기 ISG(39)는 상기 내부 인터럽트 소스를 생성하며, 상기 제 2 앤드 게이트(40)는 상기 ISG(39)와 인터럽트 선택 신호(41)를 입력 받는다.
또한, 상기 데이터 버스는 상기 인터럽트 요청신호 발생기(32), 인터럽트 디세이블(33), IPTR(36), 인터럽트 벡터 발생기(37)과, ISG(39)에 연결된다.
상기 인터럽트 선택 신호(41)에 따라 일반적인 인터럽트 동작과 테스트를 위한 인터럽트 동작이 선택된다.
상기와 같이 구성된 본 발명의 실시예에 따른 인터럽트 발생 회로의 동작 설명은 다음과 같다.
상기 IDB(31)에서 상기 다수 개의 외부 인터럽트 소스를 인식한다.
그리고, 상기 인터럽트 요청신호 발생기(32)에서 상기 외부 인터럽트 소스들을 상기 ISR(38)를 통하여 입력받아 인터럽트 발생 정보비트로 세팅시킨다.
또한, 상기 인터럽트 요청신호 발생기(32)는 동시에 상기 데이터 버스에 인터럽트 요청신호를 발생시킨다.
그래서 상기 데이터 버스를 통해 상기 인터럽트 디세이블(33)에서 상기 각 인터럽트에 해당하는 인에이블 비트중에서 인터럽트를 사용하고자 하는 비트만 세팅시킨다.
그리고, 상기 인터럽트 요청신호 발생기(32)와 인터럽트 디세이블(33)의 출력을 상기 앤드 게이트(34)에서 입력 받아 모두 세팅 상태이면 인터럽트 발생 정보비트가 세트됨과 동시에 인터럽트를 발생한다.
상기 앤드 게이트(34)에서 출력하는 다수 개의 인터럽트 신호가 상기 인터럽트 우선순위 결정부(35)로 입력되면 상기 우선순위 결정부(35)는 상기 데이터 버스를 통해 상기 인터럽트 디세이블(33)의 CPU에 세트된 인터럽트 신호를 우선순위로 상기 인터럽트들의 우선 순위를 결정한다.
이어, 상기 우선 순위가 결정된 인터럽트들은 상기 인터럽트 벡터 발생기(37)에서 상기 IPTR(36)과의 조합에 의해 인터럽트 벡터가 생성되고, 인터럽트 서비스가 이루어진다.
상기와 같이 동작하는 본 발명의 실시예에 따른 인터럽트 발생 회로를 테스트하기 위한 동작 설명은 다음과 같다.
먼저 상기 테스트는 명령 레벨(Level)에서 이루어져야 하기 때문에 명령 셋(Set)을 다음과 같이 정의한다.
INT n (n:내부 인터럽트 소스 숫자)
INTD n (n:내부 인터럽트 지연 숫자)
여기서, 상기 INT 명령은 상기 내부 인터럽트 소스를 정의하는 명령이고, 상기 INTD는 몇 사이클 후에 상기 내부 인터럽트 소스를 턴-온(Turn-on)시키는 인터럽트 지연을 정의하는 명령이다.
예로 도 3과 같은 어셈블리 코드(Assembly Code)에서, 내부 인터럽트 소스#2를 상기 데이터 버스를 통하여 어셈블리 코드에 의해 상기 ISG(39)에서 발생한다.
그리고, 상기 어셈블리 코드에 테스트를 위한 명령 셋이 있으므로 상기 인터럽트 선택 신호(41)는 테스트를 위한 인터럽트 동작 신호를 선택한다.
상기 테스트를 위한 인터럽트 동작 신호를 선택한 인터럽트 선택 신호(41)와 ISG(39)의 출력을 상기 제 2 앤드 게이트(40)에서 입력 받는다.
이어, 상기 제 2 앤드 게이트(40)의 출력을 상기 ISR(38)에서 입력 받아 상기 내부 인터럽트 소스#2를 상기 인터럽트 요청신호 발생기(32)에 출력하며 그 후의 동작은 일반적인 인터럽트 동작과 같다.
그 결과 상기 내부 인터럽트 소스#2 즉 INT 2가 상기 명령 4 즉 INST4 후에 인터럽트가 발생한다.
이때, 상기 인터럽트 테스트용인 내부 인터럽트 소스는 한 사이클의 신호에 의해 상기 ISR(38)에서 인터럽트로 인식된다.
본 발명의 인터럽트 발생 회로는 인터럽트를 테스트하기 위한 내부 기능인 ISR과 ISG 그리고 인터럽트 선택 신호를 포함하여 구성하기 때문에 인터럽트를 테스트하기 위하여 외부 인터럽트 소스를 사용하지 않으므로 인터럽트의 확인이 용이하고 테스트 능력이 향상된다는 효과가 있다.
Claims (4)
- 인터럽트 소스를 인식하는 IDB;인터럽트 테스트용 인터럽트 소스를 발생시키는 ISG;상기 IDB의 출력인 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스를 선택 저장하는 ISR;상기 ISR의 인터럽트 소스 또는 인터럽트 테스트용 인터럽트 소스 선택을 어셈블리 코드에 INT와 INTD명령어의 유무로 제어하는 인터럽트 선택 신호;상기 ISR 출력을 입력 받아 인터럽트 요청신호를 발생하고 그 출력의 인터럽트 발생 정보비트를 세팅하는 인터럽트 요청신호 발생기;상기 세팅된 인터럽트 발생 정보비트의 사용 유, 무를 선택하는 인터럽트 디세이블;상기 인터럽트 디세이블에서 허용된 인터럽트들의 우선 순위를 결정하는 우선 순위 결정부;상기 순서대로 정렬된 인터럽트들의 인터럽트 벡터를 발생시키는 인터럽트 벡터 발생기를 포함하여 구성을 특징으로 하는 인터럽트 발생 회로.
- 상기 제 1 항에 있어서,상기 INT 명령은 상기 인터럽트 테스트용 인터럽트 소스를 정의하는 명령임을 특징으로 하는 인터럽트 발생 회로.
- 상기 제 1 항에 있어서,상기 INTD 명령은 몇 사이클 후에 상기 인터럽트 소스를 턴-온시키는 인터럽트 지연을 정의하는 명령임을 특징으로 하는 인터럽트 발생 회로.
- 상기 제 1 항에 있어서,상기 인터럽트 벡터 발생기는 IPTR과의 조합에 의해 상기 순서대로 정렬된 인터럽트들의 인터럽트 벡터를 발생시킴을 특징으로 하는 인터럽트 발생 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001225A KR100304976B1 (ko) | 1998-01-16 | 1998-01-16 | 인터럽트 발생 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001225A KR100304976B1 (ko) | 1998-01-16 | 1998-01-16 | 인터럽트 발생 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990065781A KR19990065781A (ko) | 1999-08-05 |
| KR100304976B1 true KR100304976B1 (ko) | 2001-09-24 |
Family
ID=37530000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001225A KR100304976B1 (ko) | 1998-01-16 | 1998-01-16 | 인터럽트 발생 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304976B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180053838A (ko) * | 2016-11-14 | 2018-05-24 | 엘에스산전 주식회사 | 인버터에서 인터럽트 제어방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280618A (en) * | 1989-02-27 | 1994-01-18 | Motorola, Inc. | Interrupt test circuit for microprocessor system |
-
1998
- 1998-01-16 KR KR1019980001225A patent/KR100304976B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280618A (en) * | 1989-02-27 | 1994-01-18 | Motorola, Inc. | Interrupt test circuit for microprocessor system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180053838A (ko) * | 2016-11-14 | 2018-05-24 | 엘에스산전 주식회사 | 인버터에서 인터럽트 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065781A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608867A (en) | Debugging system using virtual storage means, a normal bus cycle and a debugging bus cycle | |
| US20030192034A1 (en) | Trace device preventing loss of trace information which will be important in debugging | |
| JPH0869391A (ja) | データ・プロセッサとその方法 | |
| US20040163012A1 (en) | Multiprocessor system capable of efficiently debugging processors | |
| US5831997A (en) | Pattern generating apparatus | |
| US6546065B1 (en) | Frame synchronous circuit | |
| CN101128808A (zh) | 具有中断控制器的数据处理系统和中断控制方法 | |
| US20010028629A1 (en) | Self-synchronous transfer control circuit and data driven information processing device using the same | |
| KR100304976B1 (ko) | 인터럽트 발생 회로 | |
| US5203006A (en) | System for selecting next instruction address between unit incremented address and address from table specified by operating condition signals | |
| US7945718B2 (en) | Microcontroller waveform generation | |
| US4961191A (en) | Test circuit for logic circuits | |
| KR940011040B1 (ko) | 마이크로컴퓨터 | |
| KR960016407B1 (ko) | Mcu내의 인터럽트 신호 발생회로 | |
| JP2000322282A (ja) | マイクロコンピュータ | |
| US20010004747A1 (en) | Method and system for operating a computer system | |
| JP2002175198A (ja) | 演算処理装置および演算処理装置のデバッグ方法とそのシステム | |
| US5889998A (en) | Translation scheme from object oriented chill to chill for the visibility of the mereta mode | |
| KR100483423B1 (ko) | 버스테스트장치 | |
| KR100197433B1 (ko) | 인터럽트 신호 발생장치 | |
| KR19990019843U (ko) | 인터럽트 발생 장치 | |
| KR100267783B1 (ko) | 디엠에이(dma)제어신호발생회로 | |
| KR20030028601A (ko) | 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기 | |
| KR940000221B1 (ko) | 래더명령 처리장치 | |
| CN115309401A (zh) | 数据处理方法、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |