KR19980064845A - 씨알씨 검사 비트를 이용하는 코딩 및 디코딩 시스템 - Google Patents

씨알씨 검사 비트를 이용하는 코딩 및 디코딩 시스템 Download PDF

Info

Publication number
KR19980064845A
KR19980064845A KR1019970082675A KR19970082675A KR19980064845A KR 19980064845 A KR19980064845 A KR 19980064845A KR 1019970082675 A KR1019970082675 A KR 1019970082675A KR 19970082675 A KR19970082675 A KR 19970082675A KR 19980064845 A KR19980064845 A KR 19980064845A
Authority
KR
South Korea
Prior art keywords
decoding
coding
code
information sequence
symbols
Prior art date
Application number
KR1019970082675A
Other languages
English (en)
Other versions
KR100333425B1 (ko
Inventor
아츠시 후지와라
토모히로 도히
토시후미 사토
Original Assignee
가네코 히사시
닛폰 덴키(주)
오보시 구지
엔티티 이동 통신망(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네코 히사시, 닛폰 덴키(주), 오보시 구지, 엔티티 이동 통신망(주) filed Critical 가네코 히사시
Publication of KR19980064845A publication Critical patent/KR19980064845A/ko
Application granted granted Critical
Publication of KR100333425B1 publication Critical patent/KR100333425B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

CRC 검사 비트를 사용하는 코딩 및 디코딩 시스템이 개시된다. 코딩 장치가 코딩을 수행할 때, 심볼 인터리빙은 연결코드의 외부 코드에 의한 코딩후에 수행되며, 내부 코드에 의한 코딩은 CRC 검사 비트가 부가된 후에 수행된다. 그러면, 디코딩 장치에 의한 디코딩에서, CRC 검사 비트를 사용한 에러 검출은 내부 코드의 디코딩 후에 수행되며, 심볼 역 인터리빙이 수행된 후에, 소거 디코딩 혹은 에러 정정에 의한 외부 코드의 디코딩은 에러가 검출된 프레임에 포함된 심볼수에 따라 수행된다.

Description

씨알씨 검사 비트를 이용하는 코딩 및 디코딩 시스템
본 발명은 코딩 및 디코딩 시스템에 관한 것으로, 특히 디지털 이동 통신용 채널 코딩 및 디코딩 시스템에 관한 것이다.
종래에, 코딩 장치 및 디코딩 장치를 포함하는 코딩 및 디코딩 시스템, 특히 디지털 이동 통신용으로 사용되는 채널 코딩 및 디코딩 시스템이 채용된 때, 채널 코딩은 동일 주파수 채널을 사용하는 사용자로부터 간섭에 의해 야기된 통신 품질(quality)의 페이딩 혹은 악화라 하는 수신된 파워의 변화를 방지를 위해서 사용된다. 여러 가지 코딩 시스템 중에서, 콘볼루션 코드를 사용하는 코딩 시스템은 비교적 높은 비트 에러비(BER; bit error ratio)를 나타내는 채널에서도 높은 에러 정정 효과를 얻을 수 있어, 빈번히 사용된다.
그러나, 콘볼루션 코드에 의한 코딩 시스템은 종종 이의 특성으로부터 전파 에라를 발생시킨다. 콘볼루션 코드에 의한 코딩 시스템만이 채용된 경우, 수신된 파워가 페이딩에 의해 현저히 낮은 때 혹은 그와 같은 경우에는 버스트 에라 발생을 피할 수 없다.
버스트 에러를 방지하는 방법 중 하나로서, 시간에 관하여 정보 열(sequence)을 대치하는 인터리빙에 의한 방법이 자주 사용된다. 인터리빙에 의한 방법은 전송측에서, 고정된 량의 정보 시퀀스가 버퍼에 저장된 후 재배열 정돈되고, 수신측에서, 정보 시퀀스를 재배열하여 원래의 순서로 복구하는 방법을 말한다. 일반적으로, 버퍼 크기인 인터리브 크기가 증가함에 따라 버스트 에라 정정 용량이 증가한다. 그러나, 인터리브 크기가 증가함에 따라 디코딩시 발생하는 지연이 증가하는 문제가 있다.
버스트 에러를 감소시키는 방법 중 또 다른 한 방법으로서, 연결(concatenated) 코드를 사용하는 코딩 방법이 사용된다. 연결코드에 의한 코딩 방법은 먼저 정보 시퀀스에 대해 에러 정정 코딩을 수행하고 이어서 이 에러 정정된 정보 시퀀스에 대해 또 다시 코딩을 수행함으로써 효과적으로 버스트 에러 정정을 행하는 방법이다. 일차적으로 수행된 코딩을 외 코딩이라 하며, 두 번째로 수행된 코딩을 내 코딩이라 한다. 버스트 에러를 감소시키기 위해서 사용된 연결코드에서, 내부 코드에 대해서는 콘볼루션 코드가 사용되고, 외부 코드에 대해서는 블록이 어떤 심볼 유닛들로 분할되는 비 이진(nonbinary) 블록 코드가 사용된다. 여기서, 하나의 심볼은 일정 수의 비트로 된 유닛이며, 8비트가 주로 사용된다. 그러나, 하나의 심볼은 8비트로 제한되지 않는다.
도 1a 및 1b는 연결코드에 의한 종래의 기본 코딩 방법을 예시한 흐름도이다.
도 1a는 전송측에서 처리를 나타낸 흐름도이며, 정보 시퀀스에 대해 비 이진 블록 코딩이 수행되며(스텝 110) 이어서 이에 따라 생성된 정보 시퀀스인 프레임에 대해서 콘볼루션 코딩이 수행된다(스텝 120). 기존에, 에러 정정 용량을 높이기 위해서 각각의 코딩 후에 인터리빙이 종종 수행되었으나, 이것은 꼭 필요한 것은 아니다.
도 1b는 수신측에서의 수행을 나타낸 흐름도이며, 복조된 정보 시퀀스에 대해 콘볼루션 코드에 대한 디코딩이 수행되고(스텝 130), 디코드된 정보 시퀀스에 대해서 비 이진 블록 코드의 디코딩이 수행된다(스텝 140). 비 이진 블록 코드에서, 한 프레임에서 정정될 수 있는 에러 심볼 수를 에러 정정 용량이라 한다. 한편, 에러 심볼의 위치가 한 프레임 내에 명시된 때, 정정될 수 있는 에러를 갖는 심볼의 수를 소거 디코딩 용량이라 한다. 비 이진 블록 코드를 사용하여 코딩이 수행될 때 소거 디코딩 용량은 에러 정정 용량과 같거나 이보다 크다. 특히 에러 정정 용량보다 큰 소거 디코딩 용량을 갖는 한 코드가 외부 코드로서 사용될 때, 소거 디코딩을 수행함으로서 보다 높은 효용의 디코딩을 달성할 수 있다.
그러나, 소거 디코딩을 수행하기 위해서, 에러 심볼의 위치들을 명시하기 위한 정보가 필요하다. 내부 코드에서 비터비(Viterbi) 디코딩을 사용하여 콘볼루션 코드가 디코드되야 할 때, 디코드된 심볼의 신뢰도가 계산되고 이어서 외부 코드 디코딩에서 이 신뢰도가 이용되는 디코딩 시스템인 SOVA(소프트 출력 비터비(viterbi) 알고리즘)이 제안되어 있다.(제이. 하게나우어 및 피. 회허, 소프트 결정 출력을 갖는 비터비 알고리즘 및 그 응용, IEEE).
도 2는 SOVA의 디코딩 처리를 도시한 흐름도이다. 이 시스템에서, 콘볼루션 코드를 디코딩할 때 서바이버(survivor) 경로를 결정함에 있어, 서바이버 경로로서 결정된 경로가 어느 정도 신뢰성 있는가를 나타내는 각 비트에 대한 신뢰성 정보(240)는 그 경로의 메트릭(metric)에 근거하여 계산되어 디코딩 결과와 함께 출력된다(260). 이어서, 심볼 역 인터리빙이 각 비트에 대한 신뢰성 정보(240)에 기초하여 수행되고, 디코딩 결과(270) 및 각 비트에 대한 역 인터리브된 신뢰성 정보(250)가 출력된다(스텝 220). 마지막으로, 외부 코드인 비 이진 블록 코드에 대한 디코딩을 수행할 때, 역 인터리브된 디코딩 결과(270)의 디코딩은 각 비트에 대한 역 인터리브된 신뢰성 정보(250)를 사용하여 수행된다.
내부 코드를 디코딩할 때, 각 비트에 대한 신뢰성 정보를 계산하기 위해서 상당량의 계산이 필요하다. 한편, 외부 코드를 디코딩할 때, 각 비트에 대한 신뢰성 정보가 이용되므로, 큰 저장 용량이 필요해진다. 더욱이, 내부 코드용 디코딩 장치로부터 외부 코드용 디코딩 장치로 전송된 신뢰성 정보량이 크기 때문에, 내부 코드용 디코딩 장치와 외부 코드용 디코딩 장치간에 큰 용량의 채널이 필요하다는 문제가 있다.
본 발명의 목적은 소량의 계산에 의해 효과적으로 소거 디코딩을 행하고 높은 에러 정정 용량을 갖는 코딩 및 디코딩 시스템을 제공하는 것이다.
상기 기술된 목적을 달성하기 위해서, 본 발명에 따라, 연결코드를 사용하여 채널 코딩을 행할 때 전송측에서 코딩 장치는 외부 코드에 의한 코딩 후에 CRC 검사 비트를 먼저 부가하고 이어서 내부 코드에 의한 코딩을 수행한다. 이어서, 수신측에서 디코딩 장치는 내부 코드를 디코딩한 후 CRC 검사 비트를 사용하여 에러 검출을 수행하고, 심볼 역 인터리빙을 수행한 후, 에러 검출 결과를 사용하여 소거 디코드될 심볼을 결정하며, 이어서 외부 코드 디코딩을 수행한다.
상기 기술된 구조에 의해서, 에러 정정을 수행함으로써 외부 코드에 대한 디코딩을 행하는 연결코드를 사용하여 채널 코딩이 수행되는 대안 경우에 비교할 때, 보다 높은 정확도의 에러 정정이 달성될 수 있다.
더욱이, 본 발명에 따라서, 내부 코드 디코딩이 끝난 후에 CRC 검사 비트를 사용하여 에러 정정을 수행하고, 외부 코드용 디코더에서 프레임 에러가 검출되었는지 여부를 나타내는 하나의 비트를 출력하는 것만이 필요하기 때문에, SOVA의 경우보다 장치 실현이 용이하며, 이 외에도 SOVA의 것과 유사한 특징이 얻어질 수 있다.
더욱이, 본 발명에 따라, 소거 디코딩에 의해 모든 에러가 정정될 수 있을 때만 소거 디코딩이 수행되며, 그러나, 소거 디코딩에 의해서 모든 에러가 전혀 정정될 수 없을 때, 디코딩은 에러 정정에 의해서 수행된다. 따라서, 본 발명은 소거 디코딩이 수행되지 않으나 단지 에러 정정만이 수행되는 대안 경우의 경우보다 더 효과적인 에러 정정을 달성할 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 본 발명의 예를 예시한 첨부한 도면을 참조하여 다음의 설명으로부터 명확해질 것이다.
도 1a 및 1b는 연결코드에 의한 기존의 기본 코딩 방법의 처리를 예시한 흐름도.
도 2는 SOVA의 처리를 예시한 흐름도.
도 3a는 본 발명의 제1실시예의 코딩을 예시한 흐름도이며, 도 3b는 본 발명의 제1실시예의 디코딩을 예시한 흐름도.
도 4는 본 발명의 제1실시예의 코딩에서의 비트도.
도 5는 본 발명의 제1실시예의 디코딩에서의 비트도.
도 6은 본 발명의 제2실시예에서 디코딩을 예시한 흐름도.
도 7은 본 발명의 제2실시예의 디코딩에서의 비트도.
도 8a는 본 발명의 제3실시예에서 코딩 장치 구성을 도시한 블록도.
도 8b는 본 발명의 제3실시예에서 디코딩 장치의 구성을 도시한 블록도.
도 9는 파라미터로서 신호 대 잡음 파워를 사용한 여러 가지 디코딩 시스템의 평균 비트 에러 비 특성을 예시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
900:다중 변환기915:RS 엔코더
920:심볼 인터리버925:CRC 검사 비트 가산기
930:콘볼루션 엔코더935:비트 인터리버
940:변조기950:복조기
955:비트 역 인터리버960:콘볼루션 코드 디코더
965:에러 검출기970:심볼 역 인터리버
990:이진 변환기
[제1실시예]
먼저, 도 3a를 참조하여 코딩 처리를 설명한다.
먼저, 전송될 정보 시퀀스는 다중 정보 시퀀스로 변환되고, 연결코드의 외부 코드에 대해 비 이진 블록 코드가 사용되는 비 이진 블록 코딩을, 상기 결과로 나타낸 다중 정보 시퀀스에 대해 수행한다(스텝 310). 다음에, 검사 심볼이 부가되는 정보 시퀀스에 대해서 심볼 인터리빙이 수행된다(스텝 320). 검사 심볼에 대해서, 예를 들면 RS 코드(리드-솔로몬 코드)가 사용될 수 있다. 이어서, 인터리브된 정보 시퀀스는 다시 이진 정보 시퀀스로 변환되고, CRC(순환 용장 코드) 검사 비트가 이진 정보 시퀀스에 부가되며(스텝 330), 연결코드의 내부 코드에 대해 콘볼루션 코드가 사용되는 콘볼루션 코딩이 상기 결과로 나타난 이진 정보 시퀀스에 대해서 수행된다(스텝 340). 이어서, 결과로 나타난 신호열은 변조기로 출력된다.
이제, 도 3b를 참조하여 디코딩 처리에 대해 설명한다.
먼저, 수신된 신호열을 디코딩함으로써 생성된 정보 시퀀스에 대해서, 연결 코드의 내부 코드인 콘볼루션 코드의 디코딩이 수행된다(스텝 350). 디코드된 정보 시퀀스에 대해서, CRC 검사 비트에 의한 에러 검출이 수행되며(스텝 360), 디코딩 결과 및 에러 검출 결과에 대해서 심볼 역 인터리빙이 수행되어(스텝 370), 연결코드의 외부 코드인 비 이진 블록 코드의 프레임들을 생성한다. 이어서, 인터리브된 디코딩 결과 및 에러 검출 결과에 기초하여 에러들을 검출하여 그 프레임 내에 포함되어 있던 심볼은 손실된 심볼로서 간주되어 그 심볼로서 결정된다(스텝 380). 검사 심볼에 대해 RS 코드가 사용될 때, 손실되는 것으로 간주된 심볼 이외의 심볼에 전혀 에러가 없는 것에 대해 수행되며, 소거 디코딩에 의한 비 이진 블록 코드의 디코딩이 수행된다(스텝 390). 마지막으로, 정보는 이진 정보로 변환되어, 디코딩 결과의 정보 시퀀스로서 출력된다.
도 4는 본 발명의 제1실시예의 코딩 장치의 비트도를 도시한 도면이다. 도 4에서, 도 3a에 대응하는 구성요소에 동일 참조부호가 할당되었다.
먼저, 전송될 정보 시퀀스(510)은 블록 유닛들로 분할되어 버퍼에 저장된다(스텝 520), 여기서, 버퍼 크기, 즉 인터리브 크기는 비 이진 블록 코드의 하나의 블록 길이와 인터리브 깊이의 곱이다. 인터리브 깊이가 4인 것으로 도 4에 예시되어 있으나, 이 숫자는 설명의 편의를 위한 값일 뿐이다.
이어서, 각각의 블록은 심볼 유닛들로 분할되고 다중 정보 시퀀스로 정보 시퀀스의 변환이 수행된다(스텝 530). 상기 기술된 바와 같이, 하나의 심볼은 일정수의 비트의 유닛으로서, 보통 8비트가 사용되며, 하나의 심볼은 8비트로 제한되지 않는다. 심볼 유닛들로 분할된 하나의 블록을 한 프레임이라 한다. 다중 정보 시퀀스로 정보 시퀀스의 변환에 대한 도면에서(스텝 530) 4개의 프레임이 4개의 상이한 패턴으로 도시되어 있으나, 이 예시는 심볼 인터리빙(스텝 320) 설명을 명확히 하기 위한 것이다. 반대로, 정보 시퀀스의 패턴(510)은 정보 시퀀스가 이진 정보임을 표시한다.
다음에, 다중 변환 후에 정보 시퀀스는 다중 블록으로 변환되고 검사 심볼(540)이 다중 블록에 부가된다(스텝 310). 그후, 심볼 인터리빙이 수행되고(스텝 320), 정보 시퀀스는 이진 정보 시퀀스로 다시 변환된다(스텝 550). 다음에, CRC 검사 비트(560)가 더해진다(스텝 330). 마지막으로, 연결코드의 내부 코드로서 콘볼루션 코딩이 수행되며(스텝 340), 결과로 나타난 콘볼루션 코드는 전송기로 출력된다.
도 5는 본 발명의 제1실시예의 디코딩 장치의 비트도를 도시한 도면이다. 도 5에서, 도 3b에 대응하는 요소에 동일 참조부호가 할당되었다.
먼저, 수신된 신호를 디코딩함으로써 얻어진 신호(630)는 블록 유닛들로 분할되어 버퍼에 저장된다(스텝 640). 다음에, 콘볼루션 코드에 대한 코딩이 수행된다(스텝 350). 여기서, 검은색으로 표시된 각각의 위치는 디코딩할 때 에러가 발생한 비트의 위치를 나타낸다. 다음에, 콘볼루션 코드를 디코딩함으로써 얻어진 디코딩 결과에 CRC 검사 비트(650)가 더해진다.
그후, CRC 검사 비트(650)에 의한 에러 검출이 수행된다(스텝 360). 에러 검출에 의해 디코딩 에러가 검출되었던 각각의 블록은 CRC NG로 표시되나, 전혀 디코딩 에러가 검출되지 않은 각각의 블록은 CRC OK로 표시된다. 이어서, 정보 시퀀스의 다중 변환이 수행되고(스텝 610), 에러가 검출된 프레임들에 포함된 심볼 각각은 이에 사선을 더한 패턴으로 표시되어 있다. 더구나, 심볼 역 인터리빙이 수행된 후에도, 심볼은 동일 패턴으로 표시된다(스텝 370). 여기서, 검사 심볼(660)은 심볼이 역 인터리브된 디코딩 결과에 더해진다.
다음에, 패턴이 부가된 심볼은 손실된 심볼을 결정할 때 손실된 심볼로서 간주된다. 손실된 심볼로 간주된 심볼 각각은 X로 표시되어 있다(스텝 380). 이어서, 소거 디코딩에 의한 비 이진 블록 코드의 디코딩(스텝 390)이 수행된다. 마지막으로, 정보는 이진 정보로 변환되고(스텝 620) 디코딩 결과의 정보 시퀀스(670)로서 출력된다.
[제2실시예]
도 6은 본 발명의 제2실시예를 도시한 흐름도이다.
도 6에서, 콘볼루션 코드의 디코딩(스텝 350), CRC 검사 비트에 의한 에러 검출(스텝 360), 심볼 역 인터리빙(스텝 370) 및 손실된 심볼의 결정(스텝 380)은 도 3b의 것들과 유사하다.
손실된 심볼 결정 후에(스텝 380), 에러가 검출된 프레임 각각에 포함된 심볼수가 외부 코드의 소거 디코딩 용량보다 큰지 여부가 판별되며(스텝 460), 심볼수가 크지 않다면, 손실된 심볼로서 에러가 검출된 그 프레임 각각에 포함된 심볼에 대해서, 예를 들면 상기 기술된 제1실시예의 경우와 같이 RS 코드를 사용하여 에러 정정에 의해, 소거 디코딩에 의한 다중 블록의 디코딩(스텝 420)이 수행된다. 에러가 검출된 프레임에 포함된 심볼수가 외부 코드의 소거 디코딩 용량보다 크다면, 소거 디코딩에 의해 모든 에러를 정정하는 것은 불가능하다.
그러나, 프레임 내의 에러 검출된 심볼수가 에러 정정 용량보다 크지 않은 경우, 모든 에러는 예를 들면 RS 코드를 이용하는 에러 정정에 의해서 정정될 수 있기 때문에, 소거 디코딩은 수행되지 않으나, 단지 에러 정정만이 수행된다(스텝 480).
CRC 검사 비트에 의한 에러 정정 정확도가 매우 높으므로, 프레임 에러의 검출 결과는 거의 올바른 것으로 간주될 수 있다. 그러므로, 본 실시예에서, 소거 디코딩은 소거 디코딩에 의해 모든 에러가 정정될 수 있을 때만 수행되지만, 모든 에러가 소거 디코딩에 의해 정정될 수 없을 때에는 디코딩은 에러 정정에 의해서 수행된다.
도 7은 본 실시예의 비트도를 나타낸 도면이다. 도 7에서, 도 6의 대응 요소에는 동일 참조부호가 사용되었다.
먼저, 수신된 신호를 디코딩함으로써 얻어진 신호(800)는 블록 유닛들로 분할되어 버퍼에 저장된다(스텝 790). 그후, 콘볼루션 코드의 디코딩이 수행된다(스텝 410). 콘볼루션 코드 디코딩에서, 디코딩 에러가 발생한 각각의 비트의 위치는 검은색의 2개의 블록으로 표시되어 있다. 이어서, CRC 검사 비트에 의한 에러 검출에서(스텝 420), 디코딩 에러가 발생한 2개의 블록은 CRC NG로 표시된다. 정보 시퀀스의 다중 변환에서(스텝 710), 에러가 검출된 2개의 프레임 내의 심볼들은 사선이 넣어진 패턴으로 표시되고, 심볼이 역 인터리브된 디코딩 결과에서도, 이러한 심볼들은 유사한 패턴으로 표시된다(스텝 430). 심볼 역 인터리블된 디코딩 결과에, 검사 심볼(760)이 도 7에 도시한 바와 같이 부가된다.
도 7에서, 에러가 검출된 2개의 프레임에 포함된 심볼수는 소거 디코딩 용량보다 큰 것으로 예시되어 있다. 따라서, 어떠한 소거 디코딩도 수행되지 않으나(스텝 720), 단지 에러 정정에 의한 비 이진 블록 코드들의 디코딩이 수행된다(스텝 730). 마지막으로, 정보는 이진 정보로 변환되며(스텝 740) 디코딩 결과의 정보 시퀀스(750)로 출력된다.
[제3실시예]
도 8a는 본 발명의 제3실시예의 채널 코딩 및 디코딩 시스템의 코딩 장치 구성을 도시한 블록도이며, 도 8a는 디코딩 장치의 구성을 도시한 블록도이다.
본 실시예에서도, 코딩 장치는 정보 시퀀스에 대한 연결코드의 외부 코드에 대해 RC코드를 채용한다. 디코딩 장치에서, 소거 디코딩 심볼은 CRC 검사 비트에 의한 에러 검출에 의해 결정되며, 심볼 인터리빙이 수행되고 디코딩은 RC 코드에 의한 에러 정정에 의해 수행된다. 따라서, 본 실시예는 소거 디코딩이 수행되지 않고 단지 RC 코드에 의한 에러 정정이 수행되는 대안 경우보다 효과적인 에러 정정을 달성할 수 있다.
본 실시예의 코딩 장치는 정보 심볼을 다중 변환하는 다중 변환기(900), 연결코드의 외부 코드인 RS 코드를 엔코딩하는 RC 엔코더(915), 심볼 인터리버(920), CRC 검사 비트 가산기(925), 연결코드의 내부 코드인 콘볼루션 코드를 엔코딩하는 콘볼루션 엔코더(930), 비트 인터리버(935), 및 변조기(940)를 포함한다.
디코딩 장치는 복조기(950), 비트 역 인터리버(955), 콘볼루션 코드 디코더(960), CRC 검사 비트에 의해 검출하기 위한 에러 검출기(965), 심볼 역 인터리버(970), 소거 디코딩에 의해 디코딩하기 위한 RS 코드 디코더(975), 에러 정정에 의해 디코딩하기 위한 RS 코드 디코더(980) 및 정보를 이진 정보로 변환하기 위한 이진 변환기(990)를 포함한다.
다음에, 본 장치의 동작을 설명한다. 먼저, 전송될 이진 정보 시퀀스가 다중 변환기(900)에 입력된다. 다중 변환기(900)에 의해서, 복수의 정보 비트는 하나의 심볼로 변환된다. 다중 심볼로 변환후에 정보 시퀀스에 검사 심볼이 RS 엔코더(915)에 의해서 부가되고, 심볼 인터리빙이 심볼 인터리버(920)에 의해서 수행된다. 그후, 정보는 이진 정보로 변환되며, CRC 검사 비트 가산기(925)에 의해 계산된 CRC 검사 비트는 이진 정보에 가산된다. 이어서, 콘볼루션 코딩은 콘볼루션 엔코더(930)에 의해 이진 정보 시퀀스에 대해 수행되며, 이어서 비트 인터리빙은 비트 인터리버(935)에 의해서 수행되고, 그후 결과로 나타난 정보는 변조기(940)로 출력된다. 정보 시퀀스는 변조기(940)에 의해서 변조되어 무선 송신기로 보내진다.
디코딩 장치에서, 무선 수신기로부터 전송된 신호열은 먼저 복조기(950)에 의해서 복조되고, 인터리빙은 비트 역 인터리버(955)에 의해서 신호열에 대해 수행되고, 이후, 내부 코드들에 대한 디코딩은 콘볼루션 코드 디코더(960)에 의해서 수행된다. 그후, 프레임 에러 검출은 에러 검출기(965)에 의해서 수행되며, 정보는 다중 정보로 변환된다. 이어서, 다중 정보 시퀀스는 심볼 역 인터리버(970)에 의해 역 인터리빙된다. 이어서, 각각의 프레임에 대해, 에러를 포함하는 심볼수가 소거 디코딩 범위 내에 있다면, 소거 디코딩은 소거 디코딩을 위한 RS 코드 디코더(975)에 의해서 수행되나, 에러를 포함하는 심볼의 수가 소거 디코딩 범위 밖에 있다면, 에러 정정은 에러 정정을 위한 RS 코드 디코더(980)에 의해서 수행된다. 마지막으로, 정보는 수신된 열을 얻기 위해서 이진 변환기(990)에 의해 이진 정보로 다시 변환된다.
본 실시예에서 비트 인터리버(935) 및 비트 역 인터리버(955)는 에러 검출 및 정정 용량을 높이기 위해서 부가된다. 따라서, 비트 인터리버 및 비트 역 인터리버는 본 발명의 다른 실시예와도 유사하게 부가될 수 있다.
도 9는 내 코드 내부 코드 + 에러 정정이 수행된 외부 코드, 내부 코드 + SOVA가 사용되는 외부 코드, 및 내부 코드 + 신호 대 잡음 파워비가 파라미터로서 사용된 본 실시예에서 CRC 검사 비트를 채용한 외부 코드에 대한 비트 에러 라디오 특성을 도시한 것이다. 종축은 평균 비트 에러비(평균 BER)를 나타내며, 횡축은 신호 에너지 대 열 잡음 파워 스펙트럼 밀도비(Eb/No)를 나타낸다. 에러 정정에만 연루하는 디코딩과 비교할 때, SOVA 시스템 및 내부 코드의 디코딩에서 각각의 비트에 대한 신뢰성 정보를 이용하는 본 실시예의 시스템은 평균 비트 에러비가 10×10-5인 경우 Eb/No로 대략 1dB만큼 개선을 나타낸다.
본 발명에 의하면, 외부 코드에 대한 디코딩을 행하는 연결코드를 사용하여 채널 코딩이 수행되는 대안적인 경우에 비교할 때, 보다 높은 정확도의 에러 정정이 달성될 수 있다.
더욱이, 본 발명에 의하면, 내부 코드 디코딩이 끝난 후에 CRC 검사 비트를 사용하여 에러 정정을 수행하고, 외부 코드용 디코더에서 프레임 에러가 검출되었는지 여부를 나타내는 하나의 비트를 출력하는 것만이 필요하기 때문에, SOVA의 경우보다 장치 실현이 용이하며, 이 외에도 SOVA의 것과 유사한 특징이 얻어질 수 있다.
더욱이, 본 발명에 의하면, 소거 디코딩에 의해 모든 에러가 정정될 수 있을 때만 소거 디코딩이 수행되며, 그러나, 소거 디코딩에 의해서 모든 에러가 전혀 정정될 수 없을때, 디코딩은 에러 정정에 의해서 수행된다. 따라서, 본 발명은 소거 디코딩이 수행되지 않으나 단지 에러 정정만이 수행되는 대안 경우의 경우보다 더 효과적인 에러 정정을 달성할 수 있다.
SOVA는 디코딩할 때, 각 비트에 대한 신뢰도 계산 및 외부 코드에 대한 각각의 비트를 디코딩한 결과를 출력해야 하는 반면, 상기 기술된 제1 내지 제3실시예에서, 내부 코드의 디코딩이 완료된 후 CRC 검사 비트에 의해 에러 정정을 수행하여, 프레임 에러가 검출되었는지 여부를 나타내는 하나의 비트를 외부 코드용 디코드로 출력하는 것만을 필요로 한다. 따라서, SOVA와 비교하여, 장치 구현이 용이하고 SOVA 특성과 유사한 특성이 얻어질 수 있다.
본 발명의 바람직한 실시예를 특정 용어를 사용하여 설명하였으나, 이러한 설명은 단지 예시 목적을 위한 것이며, 다음 청구범위의 정신, 범위로부터 벗어남이 없이 변경 및 변화를 행할 수 있음을 알아야 한다.

Claims (20)

  1. 정보 시퀀스의 블록을 소정수의 비트의 심볼로 분할(partition)하여 프레임을 작성하는 다중 변환을 행하는 단계;
    외부 코드(outer code)에 의한 코딩을 상기 프레임 단위에 대해 행하는 단계;
    상기 외부 코드에 의한 상기 코딩을 완료한 후, 심볼 단위에서 상기 프레임에 대해 인터리빙을 수행하는 단계;
    심볼 단위에서 상기 인터리빙을 완료한 후, 블록의 단위에서 상기 프레임에 검사 비트를 부가하는 단계; 및
    상기 검사 비트가 부가되는 정보 시퀀스에 대해 내부 코더에 의한 코딩을 행하는 단계
    를 포함하는 것을 특징으로 하는 코딩 방법.
  2. 내부 코드(inner code)에 의한 코딩을 완료한 후, 정보 시퀀스를 디코딩하는 단계;
    검출 비트가 부가된 블록 단위에서 에러 검출을 행하는 단계;
    상기 블록의 단위에서 상기 에러 검출을 행한 후, 각 블록을 소정 수의 비트의 심볼로 분할하여 프레임을 생성하는 다중 변환을 행하는 단계;
    상기 프레임에 대해 인터리빙을 행하는 단계; 및
    소거 디코딩에 의해 외부 코드의 디코딩을 행하는 단계
    를 포함하는 것을 특징으로 하는 디코딩 방법.
  3. 제2항에 있어서, 외부 코드의 디코딩을 행하는 상기 단계는 상기 역 인터리빙 후 에러가 검출된 경우, 프레임들에 포함된 심볼의 수가 소거 디코딩에 의해 정정될 수 있는 심볼수보다 크지 않으면, 소거 디코딩에 의한 상기 외부 코드의 디코딩을 수행하며, 상기 역 인터리빙 후 에러가 검출된 경우, 프레임들에 포함된 심볼의 수가 소거 디코딩에 의해 정정될 수 있는 심볼수보다 크다면, 에러 수정에 의한 상기 외부 코드의 디코딩을 행하는 단계를 포함하는 것을 특징으로 하는 디코딩 방법.
  4. 제1항에서 청구된 바와 같은 코딩 방법; 및
    제2항에서 청구된 바와 같은 디코딩 방법을 포함하는 코딩 및 디코딩 방법.
  5. 제1항에서 청구된 바와 같은 코딩 방법; 및
    제3항에서 청구된 바와 같은 디코딩 방법을 포함하는 코딩 및 디코딩 방법.
  6. 제1항에 있어서, 상기 정보 시퀀스는 디지털 이동 통신에서 정보 시퀀스이며, 상기 코딩 방법은 채널 코딩 방법으로서 사용되는 것을 특징으로 하는 코딩 방법.
  7. 제2항에 있어서, 상기 정보 시퀀스는 디지털 이동 통신에서의 정보 시퀀스이며, 상기 디코딩 방법은 채널 디코딩 방법으로서 사용되는 것을 특징으로 하는 디코딩 방법.
  8. 제3항에 있어서, 상기 디코딩 방법은 채널 디코딩 방법으로서 사용되는 것을 특징으로 하는 디코딩 방법.
  9. 제6항에서 청구된 바와 같은 코딩 방법; 및
    제7항에서 청구된 바와 같은 디코딩 방법을 포함하는 코딩 및 디코딩 방법.
  10. 제6항에서 청구된 바와 같은 코딩 방법; 및
    제8항에서 청구된 바와 같은 디코딩 방법을 포함하는 코딩 및 디코딩 방법.
  11. 정보 시퀀스의 블록을 소정수의 비트의 심볼로 분할하여 프레임을 작성하는 다중 변환 수단;
    상기 프레임 단위에 대해 외부 코드에 의한 코딩을 수행하는 외부 코드 코딩 수단;
    외부 코드에 의한 상기 코딩이 수행된 상기 프레임들에 대해 심볼의 단위에서 인터리빙을 행하는 심볼 인터리빙 수단;
    상기 심볼 단위에서 인터리빙이 행해진 상기 프레임들에 블록의 단위에서 검사 비트를 부가하는 검사 비트 부가 수단; 및
    상기 검사 비트가 부가된 정보 시퀀스에 대해 내부 코드에 의한 코딩을 행하는 내부 코드 코딩 수단으로 이루어진 것을 특징으로 하는 코딩 장치.
  12. 내부 코드에 의한 코딩이 행해진 정보 시퀀스를 디코딩하는 내부 코드 디코딩 수단;
    검출 비트가 부가된 블록의 단위에서 에러 검출을 행하는 블록 에러 검출 수단;
    상기 블록 에러 검출 수단에 의한 에러 검출이 행해진 후, 각 블록을 소정수의 비트의 심볼들로 분할하여 프레임들을 생성하는 다중 변환 수단;
    상기 프레임들에 대해 인터리빙을 행하는 역 인터리빙 수단; 및
    소거 디코딩에 의한 외부 코드의 디코딩을 행하는 외부 코드 디코딩 수단으로 이루어진 것을 특징으로 하는 디코딩 장치.
  13. 제12항에 있어서, 상기 외부 코드 디코딩 수단은 상기 역 인터리빙후에 에러가 검출된 경우, 상기 프레임에 포함된 심볼의 수가 소거 디코딩에 의해 정정될 수 있는 심볼수보다 크지 않으면, 소거 디코딩에 의한 상기 외부 코드의 디코딩을 행하며, 상기 역 인터리빙후에 에러가 검출된 경우, 상기 프레임에 포함된 심볼의 수가 소거 디코딩에 의해 정정될 수 있는 심볼수보다 크다면, 에러 수정에 의한 상기 외부 코드의 디코딩을 행하는 수단을 포함하는 것을 특징으로 하는 디코딩 장치.
  14. 제11항에서 청구된 바와 같은 코딩 장치; 및
    제12에서 청구된 바와 같은 디코딩 장치를 포함하는 코딩 및 디코딩 시스템.
  15. 제11항에서 청구된 바와 같은 코딩 장치; 및
    제13항에서 청구된 바와 같은 디코딩 장치를 포함하는 코딩 및 디코딩 시스템.
  16. 제11항에 있어서, 상기 정보 시퀀스는 디지털 이동 통신에서 정보 시퀀스이며, 상기 코딩 장치는 채널 코딩 장치로서 사용되는 것을 특징으로 하는 코딩 장치.
  17. 제12항에 있어서, 상기 정보 시퀀스는 디지털 이동 통신에서의 정보 시퀀스이며 상기 디코딩 장치는 채널 디코딩 장치로서 사용되는 것을 특징으로 하는 디코딩 장치.
  18. 제13항에 있어서, 상기 디코딩 장치는 채널 디코딩 장치로서 사용되는 것을 특징으로 하는 디코딩 장치.
  19. 제16항에서 청구된 바와 같은 코딩 장치; 및
    제17항에서 청구된 바와 같은 디코딩 장치를 포함하는 코딩 및 디코딩 시스템.
  20. 제16항에서 청구된 바와 같은 코딩 장치; 및
    제18항에서 청구된 바와 같은 디코딩 장치를 포함하는 코딩 및 디코딩 시스템.
KR1019970082675A 1996-12-27 1997-12-27 씨알씨검사비트를이용하는코딩및디코딩시스템 KR100333425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35067896A JP3312363B2 (ja) 1996-12-27 1996-12-27 符号化装置および復号化装置および符号化復号化システム並びに方法
JP96-350678 1996-12-27

Publications (2)

Publication Number Publication Date
KR19980064845A true KR19980064845A (ko) 1998-10-07
KR100333425B1 KR100333425B1 (ko) 2002-10-25

Family

ID=18412114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082675A KR100333425B1 (ko) 1996-12-27 1997-12-27 씨알씨검사비트를이용하는코딩및디코딩시스템

Country Status (5)

Country Link
US (1) US6081919A (ko)
EP (1) EP0854581A3 (ko)
JP (1) JP3312363B2 (ko)
KR (1) KR100333425B1 (ko)
CA (1) CA2225574C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040042935A (ko) * 2002-11-14 2004-05-22 엘지전자 주식회사 이동 통신 시스템의 코드 블록 분할 장치 및 방법
KR100508613B1 (ko) * 2000-04-26 2005-08-17 마츠시타 덴끼 산교 가부시키가이샤 복호화 장치, 복호화 방법, 이동국 장치 및 기지국 장치
KR100870594B1 (ko) * 1999-01-22 2008-11-25 에릭슨 인크. 일제 송신 메시지의 코딩 방법 및 시스템

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6151296A (en) * 1997-06-19 2000-11-21 Qualcomm Incorporated Bit interleaving for orthogonal frequency division multiplexing in the transmission of digital signals
US6445702B1 (en) * 1998-10-12 2002-09-03 Trw Inc. Common downlink frame for differing coding rates
US6378101B1 (en) * 1999-01-27 2002-04-23 Agere Systems Guardian Corp. Multiple program decoding for digital audio broadcasting and other applications
JP2000269826A (ja) * 1999-03-15 2000-09-29 Fujitsu Ltd 誤り検出装置及び方法
JP3549788B2 (ja) 1999-11-05 2004-08-04 三菱電機株式会社 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
EP1329119A1 (en) * 2000-09-21 2003-07-23 Telefonaktiebolaget LM Ericsson (publ) Methods and a user equipment for identifying transport blocks that are not directed to the user equipment
KR100888959B1 (ko) * 2001-07-16 2009-03-17 엘지전자 주식회사 수신기에서 ｃｒｃ 오류검출 장치 및 방법
US6907043B2 (en) * 2002-05-06 2005-06-14 Motorola, Inc. Method and apparatus for transmitting vocoded information
WO2004030230A2 (en) * 2002-09-30 2004-04-08 Utstarcom, Inc. Frequency mapped coding for signal error correction
US20040098655A1 (en) * 2002-11-19 2004-05-20 Sharma Debendra Das Rolling CRC scheme for improved error detection
JP4039227B2 (ja) 2002-12-13 2008-01-30 日本電気株式会社 復号方法及びプログラム並びにこれを用いた復号回路
US7076723B2 (en) 2003-03-14 2006-07-11 Quantum Corporation Error correction codes
US8064528B2 (en) 2003-05-21 2011-11-22 Regents Of The University Of Minnesota Estimating frequency-offsets and multi-antenna channels in MIMO OFDM systems
JP3850433B2 (ja) * 2003-06-02 2006-11-29 松下電器産業株式会社 インタリーブデータに対する誤り訂正方法および装置
US7673213B2 (en) * 2004-02-19 2010-03-02 Trellisware Technologies, Inc. Method and apparatus for communications using improved turbo like codes
US7958425B2 (en) * 2004-02-19 2011-06-07 Trelliware Technologies, Inc. Method and apparatus for communications using turbo like codes
KR100849344B1 (ko) * 2005-03-07 2008-07-29 삼성전자주식회사 이동통신 시스템에서의 리드-솔로몬 부호 및 복호 방법과그 장치
US7370258B2 (en) * 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7590920B2 (en) * 2005-08-05 2009-09-15 Hitachi Global Storage Technologies Netherlands, B.V. Reduced complexity error correction encoding techniques
US8638809B1 (en) 2005-08-09 2014-01-28 Adtran, Inc. Systems and methods for compensating for repetitive impulse noise
US7810014B2 (en) 2005-11-07 2010-10-05 Samsung Electronics Co., Ltd. Apparatus and method for stopping iterative decoding in a mobile communication system
US7590921B1 (en) 2005-12-06 2009-09-15 Adtran, Inc. Data communication system and method
US8065582B2 (en) * 2006-02-13 2011-11-22 Digital Fountain, Inc. FEC streaming with aggregation of concurrent streams for FEC computation
CN101026430B (zh) * 2006-02-20 2013-11-06 华为技术有限公司 一种去除干扰的方法及系统
US7734984B2 (en) * 2006-04-13 2010-06-08 Trident Microsystems (Far East) Ltd. Erasures assisted block code decoder and related method
US8732558B1 (en) * 2007-04-25 2014-05-20 Samsung Electronics Co., Ltd. MPE-FEC system capable of selecting an FEC mode, a forward error correcting method performed in the MPE-FEC system, and an FEC mode selecting method performed in the MPE-FEC system
US8904266B2 (en) 2010-08-10 2014-12-02 Nxp, B.V. Multi-standard viterbi processor
US8433975B2 (en) * 2010-08-13 2013-04-30 Nxp B.V. Bitwise reliability indicators from survivor bits in Viterbi decoders
US9362956B2 (en) 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN109361402B (zh) 2013-05-31 2019-09-20 华为技术有限公司 编码方法及编码设备
JP6549889B2 (ja) * 2015-04-30 2019-07-24 日本放送協会 復号装置、受信機、無線伝送システムおよび誤り検出方法
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
WO2017188873A1 (en) * 2016-04-29 2017-11-02 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding using a polar code
CN109412748B (zh) * 2017-08-15 2020-09-01 电信科学技术研究院 一种极化码编译码方法及装置
CN112994838B (zh) * 2019-12-16 2022-05-24 中国电信股份有限公司 信道编码及译码方法和装置、信息传输系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084233B2 (ja) * 1984-06-29 1996-01-17 株式会社日立製作所 誤り訂正符号の復号装置
FR2578703B1 (fr) * 1985-03-05 1987-06-26 Europ Agence Spatiale Procede de transmission de donnees autoadaptatif et hybride, notamment pour la telecommunication spatiale
CA1264091A (en) * 1986-01-10 1989-12-27 Yoichiro Sako Generator for error correcting code and decoder for the code
US4907233A (en) * 1988-05-18 1990-03-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration VLSI single-chip (255,223) Reed-Solomon encoder with interleaver
US5247523A (en) * 1989-07-12 1993-09-21 Hitachi, Ltd. Code error correction apparatus
JPH05175852A (ja) * 1991-12-25 1993-07-13 Matsushita Electric Ind Co Ltd 誤り訂正符復号装置
JPH05199124A (ja) * 1992-01-21 1993-08-06 Nec Corp 音声通信方式
JPH06203489A (ja) * 1992-12-30 1994-07-22 Sony Corp 誤り訂正方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870594B1 (ko) * 1999-01-22 2008-11-25 에릭슨 인크. 일제 송신 메시지의 코딩 방법 및 시스템
KR100508613B1 (ko) * 2000-04-26 2005-08-17 마츠시타 덴끼 산교 가부시키가이샤 복호화 장치, 복호화 방법, 이동국 장치 및 기지국 장치
US6944348B2 (en) 2000-04-26 2005-09-13 Matsushita Electric Industrial Co., Ltd. Apparatus and method for coding/decoding
KR20040042935A (ko) * 2002-11-14 2004-05-22 엘지전자 주식회사 이동 통신 시스템의 코드 블록 분할 장치 및 방법

Also Published As

Publication number Publication date
JP3312363B2 (ja) 2002-08-05
JPH10190486A (ja) 1998-07-21
EP0854581A2 (en) 1998-07-22
US6081919A (en) 2000-06-27
CA2225574A1 (en) 1998-06-27
CA2225574C (en) 2002-06-04
EP0854581A3 (en) 2004-11-10
KR100333425B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
KR100333425B1 (ko) 씨알씨검사비트를이용하는코딩및디코딩시스템
CA2020899C (en) Generalized viterbi decoding algorithms
KR100321978B1 (ko) 통신시스템에서반복복호장치및방법
US7260766B2 (en) Iterative decoding process
JP4955150B2 (ja) 高並列ｍａｐ復号器
JP3681759B2 (ja) ソフト判断コンボリューションデコーダにおける信頼及びフレーム信号品質の検出
US6910170B2 (en) Pre-decoder for a turbo decoder, for recovering punctured parity symbols, and a method for recovering a turbo code
JP3850886B2 (ja) 時間選択性フェージングが存在するときにサイド情報を発生する方法
US6085349A (en) Method for selecting cyclic redundancy check polynomials for linear coded systems
US5881073A (en) Convolutional decoding with the ending state decided by CRC bits placed inside multiple coding bursts
US7810014B2 (en) Apparatus and method for stopping iterative decoding in a mobile communication system
JP2003023359A (ja) 誤り訂正ターボ符号の復号器
AU723989B2 (en) Method for decoding data signals using fixed-length decision window
KR20020031721A (ko) 채널정보를 이용한 터보코드 복호화 장치 및 그 방법
CA2404348A1 (en) Slotted mode decoder state metric initialization
JP2004215310A (ja) 誤り訂正ターボ符号の復号器
JP3514213B2 (ja) 直接連接畳込み符号器、及び、直接連接畳込み符号化方法
JP2663034B2 (ja) 二重復号方式
KR100645730B1 (ko) 매직 매트릭스를 이용한 인터리빙 방법
JPH0993295A (ja) 符号化変調装置
Dongfeng et al. Research on error-correcting scheme of image transmission in fast fading mobile channel
KR100791228B1 (ko) Ｂｉｐ를 이용한 반복복호 중단 장치 및 그 방법과, 그를이용한 터보 디코더
HoAhn et al. Single trellis decoding of Reed-Solomon and convolutional concatenated code
KR20060059286A (ko) 무선 통신 시스템에서 테일바이팅 컨벌루셔널 부호를이용한 복호 방법
MXPA99006562A (en) Method and apparatus for transmitting and receiving concatenated code data

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee