KR19980060646A - 반도체소자의 금속배선 형성방법 - Google Patents
반도체소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR19980060646A KR19980060646A KR1019960080008A KR19960080008A KR19980060646A KR 19980060646 A KR19980060646 A KR 19980060646A KR 1019960080008 A KR1019960080008 A KR 1019960080008A KR 19960080008 A KR19960080008 A KR 19960080008A KR 19980060646 A KR19980060646 A KR 19980060646A
- Authority
- KR
- South Korea
- Prior art keywords
- high concentration
- forming
- impurity region
- region
- impurity
- Prior art date
Links
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 하부구조물이 형성돤 반도체기판 상부를 평탄화시키는 절연막을 형성하고 상기 절연막 상부에 콘택마스크를 이용하여 감광막패턴을 형성한 다음, 상기 감광막패턴을 마스크로하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역을 노출시키는 콘택홀을 형성하고 상기 감광막패턴을 이온주입장벽으로 하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 불순물이온을 이온주입한 다음, 상기 주입된 불순물이온을 급속열처리하여 불순물이온이 활성화된 영역을 형성하고 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 접속되는 식각장벽층을 형성한 다음, 상기 식각장벽층 상부에 금속배선을 형성하여 계면저항을 감소시키고 공정을 단순화시켜 공정단가를 절감함으로써 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 기능하게 하는 기술이다
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 CMOS 소자의 동작속도를 향상시키기 위하여 반도체기판의 계면에 불순물을 주입함으로써 콘택저항을 감소시키는 기술에 관한 것이다.
일반적으로, CMOS 소자에서 동작속도를 향상시키기 위하여 계면의 접촉저항 감소가 필수적이다. 그러나, 보통 0.8μm이하의 디자인 룰을 갖는 소자에서는 피웰에 형성된 고농도의 엔형 불순물영역보다 엔웰에 형성된 고농도의 피형 불순물영역의 콘택저항이 약 2배 정도 높다.
종래기술에서는 상기 고농도의 피형 불순물영역의 콘택저항을 감소시키기 위해 보통 콘택식각후 다시 상기 고농도의 피형 불순물영역을 노출시키는 이온주입장치을 형성하고 BF2불순물이온을 상기 고농도의 피형 불순물영역의 계면에 주입한 다음, 열처리함으로써 상기 고농도의 피형 불순물영역의 계면저항을 감소시킨다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판에 엔웰(1)과 피웰(2)을 형성하고 상기 엔웰과 피웰의 경계부에 소자분리절연막(3)을 형성한다.
그리고, 상기 반도체기판의 활성영역에 게이트전극(도시안됨)을 형성하고, 이온주입공정으로 상기 반도체기판의 엔웰(1)과 피웰(2)에 고농도의 피형 불순물영역(11)과 고농도의 엔형 불순물영역(2)을 형성한다.
그 다음에, 전체표면상부에 절연막(4)을 형성하고, 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 절연막(4) 상부에 제1감광막패턴(5)을 형성한다.
그 다음에, 상기 제1감광막패턴(5)을 마스크로하여 상기 절연막(4)을 습식 및 건식방법으로 식각하여 반도체기판의 엔웰(1) 및 피웰(2)을 노출시키는 콘택홀(20,30)을 형성한다.
여기서, 상기 20은 상기 고농도의 피형 불순물영역(11)을 노출시키는 콘택홀이며, 상기 30은 상기 고농도의 엔형 불순물영역(12)을 노출시키는 콘택홀이다(도 1a).
그 다음에, 상기 제1감광막패턴(5)을 제거한다. 그리고 상기 피웰(2)을 도포하며 상기 엔웰(1)을 노출시키는 제2감광막패턴(6)을 형성한다.
그리고, 상기 제2감광막패턴(6)과 절연막(4)을 이온주입장벽으로 하여 상기 고농도의 피형 불순물영역(11)에 BF2불순물이온(7)을 이온주입한다(도 1b).
그 다음에, 상기 제2감광막패턴(6)을 제거한다. 그리고, 열처리공정을 실시하여 상기 고농도의 피형 불순물영역(11)에 주입된 불순물이온을 활성화시켜 활성화된 불순물영역(8)을 형성한다.
그리고, 상기 고농도의 피형 불순물영역(11)과 고농도의 엔형 불순물영역(12)에 접속되는 식각장벽층(13)과 금속배선(14)을 형성한다(도 1c).
상기한 바와 같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 고농도의 피형 불순물영역을 형성하기 위하여 추가의 마스크공정, 이온주입공정 및 감광막 제거공정을 필요로함으로써 공정을 복잡하게 하고 공정단가를 상승시켜 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 공정을 단순화시켜 공정단가를 절감하여 콘택저항이 적은 금속콘택을 용이하게 형성함으로써 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 생산성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1:엔웰(N-well) 2:피웰(P-well)
3:소자분리절연막4:절연막
5:제1감광막패턴 6:제2감광막패턴
7:BF2불순물이온 8,10:불순물이온이 활성화된 영역
9:코발트 불순물이온
11:고농도의 피형(p-type) 불순물영역
12:고농도의 엔형(n-type) 불순물 영역 13:식각장벽층
14:금속배선 15:감광막패턴
20,40:고농도의 피형(p-type) 불순물영역의 노출시키는 콘택홀
30,50:고농도의 엔형(n-type) 불순물영역의 노출시키는 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은;
엔웰과 피웰이 형성된 반도체기판 상부에 소자분리절연막과 게이트전극등의 하부구조물을 형성하고, 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역을 형성한 다음, 상기 반도체기판의 접속되는 금속배선을 형성하는 방법에 있어서,
상기 하부구조물 상부를 평탄화시키는 절연막을 형성하는 공정과,
상기 절연막 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,
상기 감광막패턴을 마스크로하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역을 노출시키는 콘택홀을 형성하는 공정과,
상기 감광막패턴을 이온주입장벽으로 하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 불순물이온을 이온주입하는 공정과,
상기 주입된 불순물이온을 급속열처리하여 불순물이온이 활성화된 영역을 형성하는 공정과,
상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 접속되는 식각장벽층을 형성하는 공정과,
상기 식각장벽층 상부에 금속배선을 형성하는 공정을 포함하는 것을 특징으로 한다.
이상의 목적을 달성하기 위한 본 발명의 원리는, 하부구조물을 평탄화시키는 절연막을 형성하고, 콘택마스크를 이용하여 고농도의 엔웰과 피웰 불순물영역에 코발트를 이온주입한 다음, 상기 코발트이온이 활성화된 영역을 형성하여 계면저항을 감소시키고 금속배선 형성공정을 실시함으로써 공정을 단순화시켜 공정단가를 절감하고 그에 따른 반도체소자의 수율 및 생산성을 향상시키며 반도체소자의 특성 및 신뢰성을 향상시키는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판에 엔웰(1)과 피웰(2)을 형서하고 상기 엔웰과 피웰의 경계부의 소자분리절연막(3)을 형성한다.
그리고, 상기 반도체기판의 활성영역에 게이트전극(도시안됨)을 형성하고, 이온주입공정으로 상기 반도체기판의 엔웰(1)과 피웰(2)에 고농도의 피형 불순물영역(11)과 고농도의 엔형 불순물영역(2)을 형성한다.
그 다음에, 전체표면상부에 절연막(4)을 형성하고, 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 절연막(4) 상부에 감광막패턴(15)을 형성한다.
그 다음에, 상기 감광막패턴(15)을 마스크로 하여 상기 절연막(4)을 습식 및 건식방법으로 식각하여 상기 반도체기판의 엔웰(1) 및 피웰(2)을 노출시키는 콘택홀(20,30)을 형성한다.
여기서, 상기 40은 상기 엔웰(1)의 형성된 상기 고농도의 피형 불순물영역(11)을 노출시키는 콘택홀이며, 상기 50은 상기 피웰(2)의 형성된 상기 고농도의 엔형 불순물영역(12)을 노출시키는 콘택홀이다.
그 다음에, 상기 감광막패턴(15)을 이온주입장벽으로 하여 상기 고농도의 피형 및 불순물영역(11,12)에 코발트 불순물(9)을 이온주입한다.
이때, 상기 이온구입공정은 1017이온/cm2~1024이온/cm2정도의 농도를 10~70KeV의 이온에너지로 주입한 것이다(도 2a).
그리고, 상기 감광막패턴(15)을 제거한다. 그리고, 상기 고농도의 피형 및 엔형 불순물영역(11,12)에 주입된 불순물이온을 활성화시켜 활성화된 불순물영역(10), 즉 코발트 실리사이드를 형성한다.
이때, 상기 불순물이온의 활성화 공정은 600~900℃ 정도의 온도에서 금속열처리하여 실시한다.
그 다음에, 상기 고농도의 피형 불순물영역(11)과 고농도의 엔형 불순물영역(12)에 접속되는 식각장벽층(13)과 금속배선(14)을 형성한다.
이때, 상기 식각장벽층(13)은 티타늄이나 티나늄질화막으로 형성한다. 그리고, 상기 금속배선(14)은 알루미늄합금으로 형성한다(도 2b).
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법, 피웰과 엔웰에 동시에 콘택저항을 감소시키는 불순물이온의 활성화된 영역을 형성하되, 공정을 단순화시켜 형성함으로써 공정단가를 절감하여 반도체소자의 수율 및 생산성을 향상시키고 반도체소자의 특성 및 신뢰성을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
Claims (8)
- 엔웰과 피웰이 형성된 반도체기판 상부에 소자분리절연막과 게이트전극 등의 하부구조물을 형성하고, 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역을 형성한 다음, 상기 반도체기판에 접속되는 금속배선을 형성하는 방법에 있어서,상기 하부구조물 상부를 평탄화시키는 절연막을 형성하는 공정과,상기 절연막 상부에 콘택마스크를 이용하여 감광막패턴을 형성하는 공정과,상기 감광막패턴을 마스크로하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역을 노출시키는 콘택홀을 형성하는 공정과,상기 감광막패턴을 이온주입장벽으로 하여 상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 불순물이온을 이온주입하는 공정과,상기 주입된 불순물이온을 급속열처리하여 불순물이온이 활성화된 영역을 형성하는 공정과,상기 고농도의 피형 불순물영역과 고농도의 엔형 불순물영역에 접속되는 식각장벽층을 형성하는 공정과,상기 식각장벽층 상부에 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 불순물이온은 코발트를 사용하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1 또는 청구항 2에 있어서,상기 불순물이온의 이온주입공정은 1017이온/cm2~1024이온/cm2정도의 농도로 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 3에 있어서,상기 불순물이온의 이온주입공정은 10~70KeV의 이온에너지로 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1 또는 청구항 2에 있어서,상기 불순물이온의 이온주입공정은 10~70KeV의 이온에너지로 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 급속열처리공정은 600~900℃ 정도의 온도로 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1에 있어서,상기 불순물이온이 활성화된 영역은 상기 불순물이온이 실리사이드화된 영역인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 청구항 1, 청구항 2 또는 청구항 7에 있어서,상기 불순물이온이 활성화된 영역은 코발트 실리사이드인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960080008A KR19980060646A (ko) | 1996-12-31 | 1996-12-31 | 반도체소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960080008A KR19980060646A (ko) | 1996-12-31 | 1996-12-31 | 반도체소자의 금속배선 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980060646A true KR19980060646A (ko) | 1998-10-07 |
Family
ID=66424013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960080008A KR19980060646A (ko) | 1996-12-31 | 1996-12-31 | 반도체소자의 금속배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980060646A (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100469833B1 (ko) * | 2001-09-27 | 2005-02-02 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
KR100823176B1 (ko) * | 2007-04-27 | 2008-04-18 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
US8445957B2 (en) | 2010-04-09 | 2013-05-21 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
-
1996
- 1996-12-31 KR KR1019960080008A patent/KR19980060646A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100469833B1 (ko) * | 2001-09-27 | 2005-02-02 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
KR100823176B1 (ko) * | 2007-04-27 | 2008-04-18 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
US8445957B2 (en) | 2010-04-09 | 2013-05-21 | Hynix Semiconductor Inc. | Semiconductor device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4701423A (en) | Totally self-aligned CMOS process | |
JP4458442B2 (ja) | Cmosトランジスタ及びその製造方法 | |
KR100271265B1 (ko) | 비정질화된폴리실리콘을사용하는서브미크론마이크로일렉트로닉스응용을위한자기정렬poci₃제조방법 | |
KR100203306B1 (ko) | 반도체 소자의 제조방법 | |
US5780347A (en) | Method of forming polysilicon local interconnects | |
KR19980060646A (ko) | 반도체소자의 금속배선 형성방법 | |
US7326606B2 (en) | Semiconductor processing methods | |
KR100655069B1 (ko) | 듀얼 게이트형 모스 트랜지스터 제조방법 | |
KR20010074630A (ko) | 샬로우 접합부 반도체 디바이스의 제조 방법 | |
KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
KR20010001765A (ko) | 반도체 소자 제조 방법 | |
JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
KR100431324B1 (ko) | 반도체장치의 제조방법 | |
US6093595A (en) | Method of forming source and drain regions in complementary MOS transistors | |
JP3380069B2 (ja) | Mos半導体装置の製造方法 | |
US6281065B1 (en) | Semiconductor device fabrication method | |
KR100223935B1 (ko) | 반도체소자 제조방법 | |
JP2808620B2 (ja) | 半導体装置の製造方法 | |
KR100235622B1 (ko) | 반도체 소자의 얕은 접합 형성방법 | |
KR100232900B1 (ko) | 반도체 소자의 제조방법 | |
JP2508782B2 (ja) | Cmos型半導体装置の製造方法 | |
KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
JPH04363019A (ja) | 半導体装置の製造方法 | |
KR20010066618A (ko) | 살리사이드 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |