KR19980058432A - 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 - Google Patents
게이트 산화막의 특성 및 손상 측정용 테스트 패턴 Download PDFInfo
- Publication number
- KR19980058432A KR19980058432A KR1019960077756A KR19960077756A KR19980058432A KR 19980058432 A KR19980058432 A KR 19980058432A KR 1019960077756 A KR1019960077756 A KR 1019960077756A KR 19960077756 A KR19960077756 A KR 19960077756A KR 19980058432 A KR19980058432 A KR 19980058432A
- Authority
- KR
- South Korea
- Prior art keywords
- gate oxide
- oxide film
- gate
- test pattern
- damage
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000010408 film Substances 0.000 description 51
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 240000001417 Vigna umbellata Species 0.000 description 1
- 235000011453 Vigna umbellata Nutrition 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 및 그의 제조 방법에 관한 것으로, 본 발명의 게이트 산화막의 특성 및 손상 측정용 테스트 패턴은 소자 분리막 및 게이트 산화막이 형성된 반도체 기판과, 상기 반도체 기판 상부에 형성된 게이트 폴리와, 상기 게이트 폴리 상에 형성된 콘택홀을 포함하는 층간 절연막과, 상기 콘택홀 및 층간 절연막 상에 형성된 안테나를 포함하는 금속 패드로 이루어지는 것을 특징으로 한다.
Description
본 발명은반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는, 플라즈마 공정중에 발생되는 게이트 산화막의 손상을 관찰할 수 있는 테스트 패턴의 제조 방법에 관한 것이다.
일반적으로, 게이트 산화막은 반도체 기판과의 계면 특성이 우수하고, 게이트 전극과의 밀착성이 좋아야 하며, 절연 특성이 우수해야 한다. 따라서, 박막으로 형성되는 게이트 산화막은 공정중에 그 특성이 저하되지 않도록 해야한다.
게이트 산화막의 특성을 측정하기 위한 종래 기술에 따른 테스트 패턴의 제조 방법을 도 1 및 도 2 를 참조하여 설명하면 다음과 같다.
도 1 은 게이트 산화막의 특성을 관착하기 위한 테스트 패턴의 평면도로써, 반도체 기판(1) 상에 게이트 전극용 폴리실리콘(2) 및 층간 절연막(3)을 형성한 후 콘택홀(4) 및 금속 패드(5)를 형성한다.
도 2 는 도 1 의 Ⅱ-Ⅱ' 선에 따른 단면도로써, 반도체 기판(11)에 소자 분리막(12)을 형성하고, 소자 분리막(12) 사이의 액티브 영역에 게이트 산화막(13)을 형성한 후, 전체 상부에 게이트 실리콘(14) 및 게이트 폴리(15)를 순차적으로 형성한다. 그리고 나서, 전체 상부에 층간 절연막(16)을 형성하고, 소자 분리막(12) 상의 게이트 폴리(15)가 노출되도록 플라즈마 식각 공정으로 콘택홀을 형성한 상태에서, 콘택홀 및 그에 인접된 층간 절연막(16) 상에 금속 패드(17)를 형성한다.
상기 공정에 의해 제조된 테스트 패턴을 이용한 게이트 산화막의 특성 측정 방법은, 플라즈마 공정시 발생된 플라즈마 유도 전류를 금속 패드(17)에서 게이트 폴리(15)로 인가한 후, 인가된 전류를 통하여 게이트 산화막의 특성을 측정한다.
그러나, 상기와 같은 종래 기술은, 게이트 산화막의 특성은 측정할 수는 있지만, 플라즈마 공정으로 인한 게이트 산화막의 손상은 관찰할 수 없다. 즉, 게이트 산화막에 발생된 손상을 측정할 수 있는 테스트 패턴을 갖추고 있지 않기 때문에, 소자의 제조 공정중에는 플라즈마 공정으로 인한 게이트 산화막의 손상은 관찰할 수 없다.
자세하게, PECVD(plasma enhanced chemical vapoor deposition) 방식에 의한 식각 공정후, 금속 패드에서 게이트 전극으로 전류를 인가하여, 식각 공정에서 사용된 감광막이 장벽 역할을 하여 게이트 산화막을 전류가 전달되지 못하기 때문에, 소자의 제조 공정중에는 게이트 산화막의 손상을 관찰할 수 없다. 이에 따라, 제조가 완료된 제품에서 게이트 산화막의 결함이 발생될 경우 그 원인을 정확히 파악할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하도록 게이트 산화막의 손상을 관찰할 수 있는 테스트 패턴을 구비함으로써, 소자의 제조 공정중에도 게이트 산화막의 특성 및 플라즈마 공정중에서 발생된 게이트 산화막의 손상을 관착할 수 있는 게이트 산화막
의 특성 및 손상 측정용 테스트 패턴 및 그의 제조 방법을 제공하는 것을 목적으로 한다.
도 1 는 종래 기술에 따른 게이트 산화막의 특성 측정용 테스트 패턴의 제조 방법을 설명하기 위한 평면도.
도 2 는 도 1의 Ⅱ-Ⅱ' 선에 따른 단면도.
도 3 은 본 발명에 따른 게이트 산화막의 특성 및 손상 측정용 테스트 패턴의 제조 방법을 설명하기 위한 평면도.
도 4 는 도 3의 Ⅳ-Ⅳ' 선에 따른 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21,31 : 반도체 기팥, 22,35 : 게이트 폴리, 23,36 : 층간 절연막, 24 : 콘택홀, 25,37 : 금속 패드, 32 : 소자 분리막, 33 : 게이트 산화막, 34 : 게이트 실리콘
상기와 같은 목적은, 소자 분리막 및 게이트 산화막이 형성된 반도체 기판과, 상기 반도체 기판 상부에 형성된 게이트 폴리와, 상기 게이트 폴리 상에 형성된 콘택홀을 포함하는 층간 절연막과, 상기 콘택홀 및 층간 절연막 상에 형성된 안테나를 포함하는 금속 패드로 이루어지는 것을 특징으로 한 본 발명에 따른 게이트 산화막의 특성 및 손상 측정용 테스트 패턴에 의하여 달성된다.
또한, 상기와 같은 목적은, 소자 분리막이 구비되고, 게이트 산화막 및 게이트 폴리가 순차적으로 형성된 반도체 기판을 제공하는 단계; 게이트 폴리 상에 콘택홀이 구비된 층간 절연막을 형성하는 단계; 콘택홀 및 층간 절연막 상에 안테나가 구비된 금속 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 제조 방법에 의하여 달성된다.
본 발명에 따르면, 플라즈마 공정으로 인한 게이트 산화막의 손상을 관찰할 수 있기 때문에 반도체 소자의 신뢰성을 향상시킬 수 있다.
[실시예]
이하, 도 3 및 도 4 을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 3은 본 발명에 따른 게이트 산화막의 특성 및 손상을 측정하기 위한 테스트 패턴의 평면도로써, 반도체 기판(21) 상에 게이트 전극용 폴리실리콘(22) 및 층간 절연막(23)을 형성하고, 층간 절연막(23)에 콘택홀(24)을 형성한 후, 금속 패드(25)를 형성한다. 이때, 금속 패드(25)는 플라즈마 공정중에 게이트 산화막의 특성 및 손상을 측정하기 위한 안테나를 포함한다.
도 4는 도 3을 Ⅳ-Ⅳ' 로 짜른 단면도로서, 게이트 산화막의 특성 및 손상을 측정하기 위한 테스트 패턴은, 반도체 기판(31)에 소자 분리막(32)을 형성하고, 소자 분리막(32) 사이의 액티브 영역에 게이트 산화막(33)을 형성한 후, 전체 상부에 게이트 실리콘(34) 및 게이트 폴리(35)를 순차적으로 형성한다. 그리고 나서, 전체 상부에 층간 절연막(36)을 형성하고, 소자 분리막(32) 상의 게이트 폴리(35)가 노출되도록 콘택홀을 형성하는 상태에서, 콘택홀 및 그에 인접된 층간 절연막(36) 상에 게이트 산화막의 손상을 측정하기 위한 안테나를 포함하는 금속 패드(37)를 형성한다.
상기와 같은 공정을 형성된 테스트 패턴을 이용하면, 플라즈마 공정후에 게이트 산화막의 특성 및 손상을 손쉽게 측정할 수 있다. 즉, 플라즈마 공정에서 발생된 유도 전류를 이용한 게이트 산화막 특성 및 손상의 측정시, 플라즈마 유도 전류가 안테나를 따라 이동되기 때문에 플라즈마 식각 공정에서 사용된 감광막 패턴에 영향을 받지 않음으로써, 플라즈마 공정후에 인-라인(In-line)에서 게이트 산화막(33)의 특성 및 손상을 손쉽게 측정할 수 있다.
한편, 본 발명은, 실시예에 나타낸 층 이외에도 필요에 따라 게이트 산화막의 특성 및 손상을 측정할 수 있는 안테나를 포함하는 층을 추가 제작할 수 있다.
이상에서와 같이, 본 발명의 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 및 그의 제조 방법은 반도체 소자의 제조 공정중에 게이트 산화막의 특성 및 플라즈마 공정중에 발생된 손상을 관찰할 수 있는 테스트 패턴을 구비함으로써, 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특성 실시예에 대햐여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (8)
- 소자 분리막 및 게이트 산화막이 형성된 반도체 기판과,상기 반도체 기판 상부에 형성된 게이트 폴리와,상기 게이트 폴리 상에 형성된 콘택홀을 포함하는 층간 절연막과,상기 콘택홀 및 층간 절연막 상에 형성된 안테나를 포함하는 금속 패드로 이루어지는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정용 테스트 패턴.
- 제 1 항에 있어서, 상기 게이트 산화막과 상기 게이트 폴리 사이에 형성된 게이트 실리콘층을 추가로 더 포함하는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정용 테스트 패턴.
- 제 1 항에 있어서, 상기 콘택홀은 소자 분리막 상의 층간 절연막에 형성된 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정 테스트 패턴.
- 제 1 항에 있어서, 금속 패드를 형성하기 전에 필요에 의해 안테나가 구비된 폴리층을 형성할 수 있는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정 테스트 패턴.
- 소자 분리막이 구비되고, 게이트 산화막 및 게이트 폴리가 순차적으로 형성된 반도체 기판을 제공하는 단계; 상기 게이트 폴리 상에 콘택홀이 구비된 층간 절연막을 형성하는 단계; 상기 콘택홀 및 상기 층간 절연막 상에 안테나가 구비된 금속 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 제조 방법.
- 제 5 항에 있어서, 상기 게이트 산화막과 게이트 폴리 사이에 게이트 실리콘층을 형성하는 단계를 추가로 더 포함하는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 제조 방법.
- 제 5 항에 있어서, 상기 콘택홀은 상기 소자 분리막 상의 층간 절연막에 형성하는 것을 특징으로 하는 게이트 산화막 특성 및 손상 측정 테스트 패턴 제조 방법.
- 제 5 항에 있어서, 금속 패드를 형성하기 전에 필요에 의해 안테나가 구비된 폴리층을 형성할 수 있는 것을 특징으로 하는 게이트 산화막의 특성 및 손상 측정 테스트 패턴.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077756A KR100272262B1 (ko) | 1996-12-30 | 1996-12-30 | 게이트 산화막의 특성 및 손상 측정용 테스트패턴 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077756A KR100272262B1 (ko) | 1996-12-30 | 1996-12-30 | 게이트 산화막의 특성 및 손상 측정용 테스트패턴 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980058432A true KR19980058432A (ko) | 1998-10-07 |
| KR100272262B1 KR100272262B1 (ko) | 2000-12-01 |
Family
ID=19492687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077756A KR100272262B1 (ko) | 1996-12-30 | 1996-12-30 | 게이트 산화막의 특성 및 손상 측정용 테스트패턴 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272262B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179138A (ja) * | 1990-11-08 | 1992-06-25 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1996
- 1996-12-30 KR KR1019960077756A patent/KR100272262B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100272262B1 (ko) | 2000-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| US4229248A (en) | Process for forming bonding pads on magnetic bubble devices | |
| KR19980058432A (ko) | 게이트 산화막의 특성 및 손상 측정용 테스트 패턴 | |
| KR100290479B1 (ko) | 반도체 소자의 테스트 패턴 형성 방법 | |
| KR100290483B1 (ko) | 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법 | |
| JP3665551B2 (ja) | 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法 | |
| JP2002141474A (ja) | プレーナ型半導体チップとそのテスト方法並びに半導体ウエハ | |
| US6677608B2 (en) | Semiconductor device for detecting gate defects | |
| US6479307B2 (en) | Method of monitoring loss of silicon nitride | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
| KR100369349B1 (ko) | 지문인식용 집적소자 | |
| JPH0964345A (ja) | 電界効果半導体装置のゲート絶縁膜耐圧モニタ | |
| JP2808971B2 (ja) | 液晶ディスプレイマトリクス基板の製造方法 | |
| KR0183994B1 (ko) | 게이트절연막 열화측정용 테스트패턴 | |
| KR100267775B1 (ko) | 반도체소자의 제조방법 | |
| KR100293828B1 (ko) | 반도체 소자의 패턴 손상 검출방법 | |
| KR100195279B1 (ko) | Teg용 전극 패드 | |
| KR20000045895A (ko) | 테스트패턴 형성방법 | |
| KR920010751B1 (ko) | 테스트 패턴 구조 및 제조방법 | |
| KR100480590B1 (ko) | 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법 | |
| JPH0322916Y2 (ko) | ||
| KR100192578B1 (ko) | 비아 저항 체크 패턴 형성 방법 | |
| KR100278646B1 (ko) | 반도체 장치의 두께 모니터용 패턴 형성방법 | |
| KR20040058651A (ko) | 모니터링 포인트가 형성된 반도체 웨이퍼 | |
| KR20030049585A (ko) | 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |