KR19980058384A - 반도체 소자의 금속 배선 형성방법 - Google Patents

Abstract

본 발명은 비아홀 측벽에 노출된 SOG막을 소정의 절연막으로 차단한 후 상층 배선을 형성하여 SOG막에 의한 금속 배선층의 부식 및 단락 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성방법을 제공하는 것으로, 상부에 제 1 전도층 배선이 형성된 반도체 기판 상에 제 1 층간절연막, SOG막, 제 2 층간절연막을 순차적으로 형성하는 단계; 제 1 전도층 패턴 상부의 제 1 층간절연막, SOG막, 제 2 층간절연막을 식각하여 제 1 전도층 배선을 노출시켜 비아홀을 형성하는 단계; 비아홀의 양 측벽 및 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계; 및, 비아홀을 통하여 제 1 전도층 배선과 콘택하는 제 2 전도층 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 SOG막에 의한 금속 배선층의 단락 및 부식 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것이다.

최근 반도체 소자의 제조 기술이 향상되면서 고집적화와 고속화가 급속히 진행되고 있으며, 이에 따라 배선 설계가 자유롭고 배선 저항 및 전류 용량 등의 설정을 여유롭게 할 수 있는 다층 배선 기술에 관한 연구가 활발히 진행되고 있다.

일반적인 다층 금속 배선 공정 중 상부의 금속 배선층과 극심한 단차를 감소시킴과 더불어 평탄화를 이루기 위하여 SOG(Spin-On-Glass)을 사용한다. 이러한 SOG는 산소, 수소 및 탄소의 결합으로 이루어진 유기 화합물 유동성이 크고, 실록산 또는 실리케이트와 알콜 용제로 구성된 액상 물질로서 절연층의 보이드를 제거할 수 있는 장점이 있다. 뿐만 아니라, 공정이 간단하고 가격이 저렴하기 때문에 평탄화막으로서 많이 이용되고 있다.

상기한 SOG막을 평탄화막으로 이용한 종래의 반도체 소자의 다층 금속 배선 형성방법을 도 1A 내지 도 1C를 참조하여 설명한다.

먼저, 도 1A에 도시된 바와 같이, 제 1 금속 배선층(2)이 형성된 반도체 기판(1) 상에 제 1 층간절연막(3), SOG막(4), 제 2 층간절연막(5)을 순차적으로 형성한다.

도 1B에 도시된 바와 같이, 제 2 층간절연막(5), SOG막(4), 제 1 층간절연막(3)을 습식 및 건식식각으로 제 1 금속배선층(2)이 소정 부분 노출되도록 식각하여 비아홀(6)을 형성한다.

도 1C에 도시된 바와 같이, 비아홀(6) 내부 및 양 측벽과 제 2 층간절연막(5)상에 금속층을 증착하고 패터닝하여 제 1 금속배선층(2)과 콘택하는 제 2 금속배선층(7)을 형성한다.

그러나, 상기한 반도체 소자의 금속 배선 형성방법에서는 다음과 같은 문제가 있었다.

즉, 상기 평탄화막으로 사용되는 SOG막(4)은 많은 수분을 함유하고 있기 때문에, 상기 비아홀의 형성시 노출되는 SOG막(4)은 제 2 금속배선층(7)의 부식을 유발한다. 또한, 상기 비아홀의 식각에 따른 건식 식각 시 층간 절연막과의 식각 속도차에 의해 노출되는 SOG막(4)에 소정의 언더컷이 발생되는 SOG막(4)의 바우잉(bowing) 현상이 발생한다. 이에 따라, 상층 금속 배선과의 콘택 시 단락 현상을 유발하여 소자의 신뢰성을 저하시킨다.

이에, 본 발명은 상기 문제점을 감안하여 창출된 것으로, 비아홀 측벽에 노출된 SOG막을 소정의 절연막으로 차단한 후 상층 배선을 형성하여 SOG막에 의한 금속 배선층의 부식 및 단락 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성방법을 제공함에 그 목적이 있다.

도 1A 내지 도 1C는 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도.

도 2A 내지 도 2E는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위한 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

1 : 반도체 기판, 2 : 제 1 금속 배선층, 3 : 제 1 층간절연막, 4 : SOG막, 5 : 제 2 층간절연막, 6 : 비아홀, 100 : 제 3 층간절연막, 7 : 제 2 금속 배선층

상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 상부에 제 1 전도층 배선이 형성된 반도체 기판 상에 제 1 층간절연막, SOG막, 제 2 층간절연막을 순차적으로 형성하는 단계; 상기 제 1 전도층 패턴 상부의 제 1 층간절연막, SOG막, 제 2 층간절연막을 식각하여 상기 제 1 전도층 배선을 노출시켜 비아홀을 형성하는 단계; 상기 비아홀의 양 측벽 및 상기 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계; 및, 상기 비아홀을 통하여 상기 제 1 전도층 배선과 콘택하는 제 2 전도층 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 제 3 층간절연막은 산화막인 것을 특징으로 한다.

또한, 상기 제 3 층간절연막을 형성하는 단계는 상기 비아홀 저부 및 양 측벽과 상기 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계; 상기 제 3 층간 절연막이 상기 비아홀 양 측벽에 소정 부분 남도록 상기 비아홀 저부의 제 3 층간절연막을 식각하여 상기 제 1 전도층 배선을 노출시키는 단계를 포함하는 것을 특징으로 하고, 상기 제 3 층간절연막의 식각은 건식 식각으로 실시하는 것을 특징으로 한다.

그리고, 상기 비아홀을 형성하는 단계에서 상기 비아홀은 소정 크기만큼 크게 형성하는 것을 특징으로 한다.

상기 구성으로 된 발명에 의하면, 제 3 층간절연막에 의해 비아홀 양 측벽의 SOG막이 차단됨에 따라, SOG막에 함유된 수분으로 인한 금속읓의 부식을 방지함과 더불어, 비아홀 형성을 위한 식각 시 발생된 SOG막의 바우잉으로 인한 금속 배선의 단락 현상을 방지할 수 있다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.

도 2A 내지 도 2E는 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도로서, 종래와 동일한 구성에 대해서는 동일한 도면부호를 부여한다.

먼저, 도 2A에 도시된 바와 같이, 제 1 금속배선층(2)이 형성된 반도체 기판(1)상에 제 1층간절연막(3), SOG막(4), 제 2 층간절연막(5)을 순차적으로 형성한다.

도 2B에 도시된 바와 같이, 제 2 층간절연막(5), SOG막(4), 제 1 층간절연막(3)을 습식 및 건식식각으로 제 1 금속배선층(2)이 소정 부분 노출되도록 식각하여 비아홀(6)을 형성한다. 여기서, 비아홀(6)은 통상의 비아홀 크기보다 소정의 크기 만큼 더 크게 형성한다. 이때, 상기 건식 식각 시 비아홀(6) 양 측벽에 노출된 SOG막(4)에는 소정의 바우잉 현상이 발생된다.

도 2C에 도시된 바와 같이, 비아홀(6) 저부 및 양 측벽과 제 2 층간절연막(5)상에 산화막으로 이루어진 제 3 층간절연막(100)을 1,500 내지 2,500Å의 두께로 증착한다.

도 2D에 도시된 바와 같이, 제 3 층간절연막(100) 상에 포토리소그라피로 소정의 마스크 패턴(도시되지 않음)을 형성하고, 상기 마스크 패턴을 이용하여 비아홀(6) 내의 제 3 층간절연막(100)을 건식 식각하여 제 1 금속 배선층(2)을 노출시킨다. 이때, 상기 건식 식각시 비아홀(6) 양 측벽의 제 3 층간절연막(100)은 500 내지 1,500Å 정도의 두께가 남도록 함으로써, 비아홀(6) 양 측벽의 노출된 SOG막(4)이 제 3 층간절연막(100)에 의해 차단되도록 한다. 그리고 나서, 공지된 방법으로 상기 감광막 패턴을 제거한다.

도 2E에 도시된 바와 같이, 노출된 제 1 금속배선층(2) 및 제 3 층간절연막(100) 상에 금속층을 증착하고 패터닝하여 제 1 금속배선층(2)과 콘택하는 제 2 금속배선층(7)을 형성한다.

상기 실시예에 의하면, 제 3 층간절연막에 의해 비아홀 양 측벽의 SOG막이 차단됨에 따라, SOG막에 함유된 수분으로 인한 금속층의 부식을 방지함과 더불어, 비아홀 형성을 위한 식각 시 발생된 SOG막의 바우잉으로 인한 금속 배선의 단락현상을 방지함으로써, 소자의 신뢰성을 향상시킬 수 있다.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (7)

1. 상부에 제 1 전도층 배선 형성된 반도체 기판 상에 제 1 층간절연막, SOG막, 제 2 층간절연막을 순차적으로 형성하는 단계;

   상기 제 1 전도층 패턴 상부의 제 1 층간절연막, SOG막, 제 2 층간절연막을 식각하여 상기 제 1 전도층 배선을 노출시켜 비아홀을 형성하는 단계;

   상기 비아홀의 양 측벽 및 상기 제 2 층간절연막 상에 제 3 층간절연막을 형성하는 단계; 및,

   상기 비아홀을 통하여 상기 제 1 전도층 배선과 콘택하는 제 2 전도층 배선을 형성하는 단계를 포함하는것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
2. 제 1 항에 있어서, 상기 제 3 층간절연막은 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
3. 제 2 항에 있어서, 상기 제 3 층간절연막을 형성하는 단계는

   상기 비아홀 저부 및 양 측벽과 상기 제 2층간절연막 상에 제 3 층간절연막을 형성하는 단계;

   상기 제 3 층간절연막이 상기 비아홀 양 측벽에 소정 부분 남도록 상기 비아홀 저부의 제 3 층간절연막을 식각하여 상기 제 1 전도층 배선을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
4. 제 3 항에 있어서, 상기 제 3 층간절연막의 식각은 건식 식각으로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
5. 제 3 항에 있어서, 상기 제 3 층간절연막은 1,500 내지 2,500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
6. 제 5 항에 있어서, 상기 제 3 층간절연막의 식각 후 상기 비아홀 양 측벽에 남는 제 3 층간절연막의 두께는 500 내지 1,500Å인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
7. 제 1 항에 있어서, 상기 비아홀을 형성하는 단계에서 상기 비아홀은 소정 크기보다 크게 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.