KR19980049212A - 엘디디(ldd) 구조 모스(mos)트랜지스터 제조방법 - Google Patents

엘디디(ldd) 구조 모스(mos)트랜지스터 제조방법 Download PDF

Info

Publication number
KR19980049212A
KR19980049212A KR1019960067885A KR19960067885A KR19980049212A KR 19980049212 A KR19980049212 A KR 19980049212A KR 1019960067885 A KR1019960067885 A KR 1019960067885A KR 19960067885 A KR19960067885 A KR 19960067885A KR 19980049212 A KR19980049212 A KR 19980049212A
Authority
KR
South Korea
Prior art keywords
gate electrode
resist pattern
forming
ldd structure
polysilicon layer
Prior art date
Application number
KR1019960067885A
Other languages
English (en)
Other versions
KR100214535B1 (ko
Inventor
이상호
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960067885A priority Critical patent/KR100214535B1/ko
Publication of KR19980049212A publication Critical patent/KR19980049212A/ko
Application granted granted Critical
Publication of KR100214535B1 publication Critical patent/KR100214535B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 고에너지 이온주입법(High Energy Ion Implatation)으로 엘디디(LDD) 구조 소스/드레인영역을 형성하는 엘디디(LDD) 구조 모스트랜지스터 제조방법에 관한 것으로, 실리콘기판 위에 게이트산화막 및 게이트전극을 형성하기 위한 폴리실리콘층을 형성한 후, 그 위에 고농도 소스/드레인영역을 정의하는 레지스트패턴을 형성하는 단계와; 그 레지스트패턴을 마스크로 하여, 고에너지로 고농도 불순물이온을 주입하는 단계와; 상기 레지스트패턴을 마스크로 하는 상기 폴리실리콘층에 대한 선택적 식각으로 게이트 전극을 형성함에 있어서, 그 게이트전극의 길이가 상기 레지스트 패턴보다 소정의 길이 만큼 감소되도록 상기 폴리실리콘층을 과식각하는 단계와; 상기 게이트전극을 마스크로 하여, 저에너지로 저농도 불순물이온을 주입하는 단계 및 그 이온주입층을 어닐링하는 단계로 이루어지는 것을 특징으로 한다. 이와 같이 구성된 본 발명은, 그 제조공정이 단순하면서도 원하는 LDD 구조 소스/드레인영역을 형성할 수 있는 효과가 있다.

Description

엘디디(LDD) 구조 모스(MOS)트랜지스터 제조방법
본 발명은 엘디디(LDD) 구조 모스(MOS)트랜지스터 제조방법에 관한 것으로, 특히 고에너지 이온주입법(High Energy Ion Implatation)으로 엘디디(LDD) 구조 소스/드레인영역을 형성함으로써, 제조공정이 간단하게 이루어지도록 한 엘디디(LDD) 구조 모스트랜지스터 제조방법에 관한 것이다.
종래의 통상적인 엘디디 구조를 갖는 모스트랜지스터 제조방법에 대해서 도 1a - 도 1c를 참조하여 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이 P(N)형 실리콘기판(110) 위에 게이트산화막(121)과 제 1 HLD산화막(141)에 의하여 절연된 게이트전극(131)을 형성한 후, 그 게이트전극(131) 위에 있는 제 1 HLD산화막(141)을 마스크로 하는 이온주입공정으로 실리콘기판(110)의 양측에 접합의 저농도 N-(P-) 불순물 확산영역(151)을 형성하고, 그 위에 제 2 HLD(160)을 형성한 후 그를 전면식각(Etch-back)함으로써, 도 1b에 도시된 바와 같은 LDD 측벽스페이서(161)를 형성하였다.
이후, 도 1c에 도시된 바와 같이 상기 LDD 측벽스페이서(161)을 포함하는 게이트전극(131) 위에 있는 제 1 HLD산화막(141)으로 마스킹(Masking)하는 이온주입공정으로 깊은 접합의 고농도 N-(P-) 불순물 확산영역(152)을 형성한 후, 그 불순물 확산영역(151, 152)을 어닐링(Annealing)함으로써 LDD 구조 소스/드레인 영역(151, 152)을 갖는 모스트랜지스터를 완성하였다.
이상에서 설명한 소스/드레인 영역(151, 152)이 LDD 구조로 형성되는 모스트랜지스터는 핫 캐리어 효과(Hot Carrier Effect)를 방지할 수 있는 효과가 있는 것으로, 고집적 반도체소자에 일반적으로 적용되고 있다.
그러나, 상기와 같은 종래 기술은, LDD 구조 소스/드레인영역(151, 152)을 형성하기 위해서 LDD 측벽스페이서(161)를 형성해야 할 뿐만 아니라 게이트전극(131) 위에 마스킹 막으로 사용하기 위한 제 1 HLD 산화막(141)을 형성해야 하는 공정이 필요하기 때문에, 전체적인 제조공정이 복잡하게 되는 단점이 있었다.
이에 본 발명은 상기와 같은 단점을 개선하기 위하여 창안한 것으로, 고에너지 이온주입법(High Energy Ion Implantation)으로 LDD 구조의 소스/드레인을 형성함으로써, 그의 제조공정이 간단하게 이루어지도록 한 LDD 구조 모스트랜지스터 제조방법을 제공함에 목적이 있다.
도 1a - 도 1c 는 종래의 통상적인 엘디디 구조를 갖는 모스트랜지스터 제조방법을 나타낸 공정 단면도.
도 2a - 도 2e는 본 발명의 바람직한 실시예에 따른 LDD 구조 N모스트랜지스터 제조방법을 나타낸 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
210 : 실리콘기판221 : 게이트산화막
231 : 게이트전극251 : 고농도 소스/드레인 영역
252 : 저농도 소스/드레인 영역270 : 포토레지스트
상기 목적을 달성하기 위한 본 발명은, 실리콘기판 위에 게이트 산화막 및 게이트 전극을 형성하기 위한 폴리실리콘층을 형성한 후, 그 위에 고농도 소스/드레인영역을 정의하는 레지스트패턴을 형성하는 단계와; 그 레지스트패턴을 마스크로 하여, 고에너지로 고농도 불순물이온을 주입하는 단계와; 상기 레지스트패턴을 마스크로 하는 상기 폴리 실리콘층에 대한 선택적 식각으로 게이트전극을 형성함에 있어서, 그 게이트전극의 길이가 상기 레지스트패턴 보다 소정의 길이 만큼 감소되도록 상기 폴리실리콘층을 과식각하는 단계와; 상기 게이트전극을 마스크로 하여, 저에너지로 저농도 불순물이온을 주입하는 단계 및 그 이온주입층을 어닐링하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도 2a - 도 2e의 공정 단면도를 참조하여 본 발명의 바람직한 실시예에 따른 LDD 구조 N모스트랜지스터 제조방법에 대해서 설명하면 다음과 같다.
우선, 도 2a에 도시된 바와 같이 P형 실리콘기판(210) 위에 게이트 산화막(220) 및 게이트전극을 형성하기 위한 폴리실리콘층(230)을 형성한 후, 그 위에 N형 고농도 소스/드레인영역을 정의하는 레지스트패턴(270)을 형성한다. 이때, 상기 레지스트패턴(270)은 게이트전극패턴을 기준으로 하여 그 게이트전극패턴의 길이 보다 크게 형성되는 것이 적당하다.
이후, 도 2b에 도시된 바와 같이 상기 레지스트패턴(270)을 마스크로 하여, 상기 폴리실리콘층(230) 및 게이트산화막(220)을 관통함과 아울러 실리콘기판(210)에서 깊은 접합을 이룰 수 있는 고에너지로 고농도 비소이온(As+)을 주입한다. 이에 따라, 실리콘 기판(210)의 깊은 영역에서 접합을 이루는 고농도 N형 소스/드레인영역(251)이 형성된다.
이어서, 도 2c에 도시된 바와 같이 상기 레지스트패턴(270)을 마스크로 하는 상기 폴리실리콘층(230)에 대한 선택적 식각으로 게이트전극(231)을 형성함에 있어서, 그 게이트전극(231)의 길이가 상기 레지스트패턴(270) 보다 소정의 길이(280의 2배) 만큼 감소되도록 그 풀리실리콘층(230)을 과식각(Overetch)한 후, 도 2d에 도시된 바와 같이 상기 게이트전극(231)을 마스크로 하여, 실리콘기판(210)에서 얕은 접합을 이룰 수 있는 저에너지로 저농도 인이온(P+)을 주입한다. 이때, 상기 저농도 인이온(P+)의 주입은 경사/회전(Tilt Rotation) 이온주입법으로 이루어지는 것이 바람직하다. 이에 따라, 얕은 접합을 이루면서 게이트 전극(231)과 겹치는 저농도 N형 소오스/드레인영역(252)이 형성된다.
마지막으로, 상기 이온주입층(251, 252)에 대해서 어닐링을 수행함으로써, 도 2e에 도시된 바와 같은 깊은 접합의 N형 고농도영역(251)과 채널영역 사이에 얕은 접합의 N형 저농도영역(252)이 형성되는 LDD 구조 N형 소오스/드레인영역을 갖는 N모스트랜지스터를 완성하게 된다.
이와 같은 LDD 구조 N모스트랜지스터 제조방법은 LDD 구조 P모스트랜지스터 제조방법에도 적용될 수 있는 것으로, 그 전체적인 제조공정이 간단하면서도 종래 기술에 따른 LDD구조 모스트랜지스터와 동일한 LDD 구조를 형성할 수 있음을 알 수 있다.
상술한 바와 같이, 고에너지 이온주입법을 이용하여 LDD 구조 소스/드레인영역을 형성하는 본 발명은, 그 제조공정이 단순하면서도 원하는 LDD 구조 소스/드레인영역을 형성할 수 있는 효과가 있다.

Claims (3)

  1. 실리콘기판 위에 게이트산화막 및 게이트 전극을 형성하기 위한 폴리실리콘층을 형성한 후, 그 위에 고농도 소스/드레인영역을 정의하는 레지스트패턴을 형성하는 단계와; 그 레지스트패턴을 마스크로 하여, 고에너지로 고농도 불순물이온을 주입하는 단계와; 상기 레지스트패턴을 마스크로 하는 상기 폴리 실리콘층에 대한 선택적 식각으로 게이트전극을 형성함에 있어서, 그 게이트전극의 길이가 상기 레지스트패턴 보다 소정의 길이 만큼 감소되도록 상기 폴리실리콘층을 과식각하는 단계와; 상기 게이트전극을 마스크로 하여, 저에너지로 저농도 불순물이온을 주입하는 단계 및 그 이온주입층을 어닐링하는 단계로 이루어지는 것을 특징으로 하는 엘디디(LDD) 구조 모스(MOS)트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    고농도 소스/드레인 영역을 정의하는 레지스트패턴은 게이트전극 패턴을 기준으로 하여 그 게이트전극 패턴의 길이 보다 크게 형성되는 것을 특징으로 하는 엘디디(LDD) 구조 모스(MOS)트랜지스터 제조방법.
  3. 제 1 항에 있어서,
    고에너지로 고농도 불순물이온을 주입하는 단계는 이온이 게이트전극을 형성하기 위한 폴리실리콘층 및 게이트산화막을 관통함과 아울러 그 아래의 실리콘기판에서 깊은 접합을 이룰 수 있는 에너지로 주입되는 것을 특징으로 하는 엘디디(LDD) 구조 모스(MOS)트랜지스터 제조방법.
KR1019960067885A 1996-12-19 1996-12-19 엘디디 구조 모스 트랜지스터 제조방법 KR100214535B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067885A KR100214535B1 (ko) 1996-12-19 1996-12-19 엘디디 구조 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067885A KR100214535B1 (ko) 1996-12-19 1996-12-19 엘디디 구조 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19980049212A true KR19980049212A (ko) 1998-09-15
KR100214535B1 KR100214535B1 (ko) 1999-08-02

Family

ID=19489180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067885A KR100214535B1 (ko) 1996-12-19 1996-12-19 엘디디 구조 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100214535B1 (ko)

Also Published As

Publication number Publication date
KR100214535B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR100226758B1 (ko) 씨모스펫 제조방법
KR100244967B1 (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
JP2790050B2 (ja) 半導体装置の製造方法
KR100253569B1 (ko) 3중웰을 가지는 반도체 소자의 제조방법
KR101099560B1 (ko) 고전압 트랜지스터 제조방법
KR100214535B1 (ko) 엘디디 구조 모스 트랜지스터 제조방법
KR100192518B1 (ko) 씨모오스 소자 제조방법
KR100232665B1 (ko) 반도체장치의 제조방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
JPS63302562A (ja) Ｍｏｓ型半導体装置の製造方法
JPH05291573A (ja) 半導体装置およびその製造方法
JPS63275179A (ja) Ｍｉｓ型半導体集積回路装置
KR100223829B1 (ko) 씨모스 소자의 웰 형성방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
JPH05251697A (ja) Ｍｏｓｆｅｔ及びその製造方法
KR100192536B1 (ko) 모스 트랜지스터 제조방법
KR0179069B1 (ko) 씨모스 트랜지스터 제조방법
JPH02102543A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JP2001036079A (ja) 半導体装置及びその製造方法
JPH0410547A (ja) 半導体装置の製造方法
JPH06216379A (ja) 半導体装置及びその製造方法
JPH01209756A (ja) 半導体装置
JPH04286358A (ja) 半導体装置の製造方法
JPH07183514A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee