KR19980049210A - 반도체 패키지와 그 제조 방법 - Google Patents

반도체 패키지와 그 제조 방법 Download PDF

Info

Publication number
KR19980049210A
KR19980049210A KR1019960067883A KR19960067883A KR19980049210A KR 19980049210 A KR19980049210 A KR 19980049210A KR 1019960067883 A KR1019960067883 A KR 1019960067883A KR 19960067883 A KR19960067883 A KR 19960067883A KR 19980049210 A KR19980049210 A KR 19980049210A
Authority
KR
South Korea
Prior art keywords
lead
package
chip
lead frame
pattern
Prior art date
Application number
KR1019960067883A
Other languages
English (en)
Other versions
KR100258852B1 (ko
Inventor
이주화
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960067883A priority Critical patent/KR100258852B1/ko
Publication of KR19980049210A publication Critical patent/KR19980049210A/ko
Application granted granted Critical
Publication of KR100258852B1 publication Critical patent/KR100258852B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 패키지와 그 제조 방법에 관한 것으로, 종래에는 패키지의 서브 스트레이트와 그 상면에 형성되는 몰딩부의 재질이 서로 달라 패키지를 사용하는 도중에 발생할 수 있는 열팽창등의 원인으로 패키지가 휘어지는 현상이 발생하고 서브 스트레이트와 몰딩부와의 계면에서 박리가 발생하여 신뢰성이 취약한 문제점이 있었던바, 본 발명은 인너 리드가 형성된 리드 프레임과, 상기 리드 프레임의 패들에 부착된 칩과 인너 리드를 연결하는 금속 와이어와, 상기 인너리드와 전기적 접속을 이루도록 접합된 리드 패턴과, 상기 칩과 금속 와이어와 인너 리드와 리드 패턴을 포함하는 일정 면적을 덮도록 몰딩하는 몰딩부와, 상기 리드 패턴의 하면에 부착된 솔더 볼로 구성됨으로써, 플라스틱 수지의 몰딩부로 전체 패키지를 구성하고 최소 면적의 금속 리드 프레임을 사용하여 패키지의 휨을 개선하고 계면에서 박리가 발생되는 것을 막아 패키지의 높은 신뢰성을 확보할 수 있는 반도체 패키지와 그 제조 방법을 제공하고자 한다.

Description

반도체 패키지와 그 제조 방법
본 발명은 반도체 패키지와 그 제조 방법에 관한 것으로, 특히 플라스틱 수지의 몰딩부로 전체 패키지를 구성하고 최소 면적의 금속 리드 프레임을 사용하여 패키지를 제작함으로써 패키지의 휨을 개선하고 몰딩부와 서브 스트레이드와의 계면에서 박리가 발생되는 것을 막아 패키지의 높은 신뢰성을 확보할 수 있는 반도체 패키지와 그 제조 방법에 관한 것이다.
종래의 반도체 패키지는, 도 1에 도시한 바와 같이, 인너 리드(inner lead)(12a)가 상면에 형성된 서브 스트레이트(10a)에 반도체 칩(20)을 부착하고, 상기 반도체 칩(20)과 서브 스트레이트(10a)의 인너 리드(12a)를 금속 와이어(30)로 본딩하고, 상기 칩(20)과 와이어(30)를 포함하는 일정 면적을 외부로부터 보호하기 위하여 플라스틱 수지로 몰딩하여 몰딩부(50a)를 형성하고, 상기 서브 스트레이트(10a)의 하면에 외부 단자가 되는 솔더 볼(60)을 부착하여 패키지를 제작하였다.
그러나, 종래의 반도체 패키지는 서브 스트레이트(10a)와 그 상면에 형성되는 몰딩부(50a)의 재질이 서로 달라 패키지를 사용하는 도중에 발생할 수 있는 열팽창등의 원인으로 패키지가 휘어지는 현상이 발생하고 서브 스트레이트(10a)와 몰딩부(50a)와의 계면에서 박리가 발생하여 패키지의 신뢰성이 취약한 문제점이 있었던바, 이에 대한 보완이 요구되어 왔다.
따라서, 본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 솔더 볼을 부착할 수 있는 리드 패턴이 형성된 테이프를 인너 리드가 형성되어 있는 리드 프레임의 하면에 접착한 후 몰딩 과정을 거치고 나서 최종적으로 테이프를 제거함으로써, 플라스틱 수지의 몰딩부로 전체 패키지를 구성하고 최소 면적의 금속 리드 프레임을 사용하여 패키지를 제작하므로 패키지의 휨 현상을 방지할 수 있으며 서브 스트레이트와 몰딩부의 계면에 박리 현상이 발생하는 것을 없애므로 높은 신뢰성을 확보할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1 은 종래의 반도체 패키지를 도시한 종단면도,
도 2 는 본 발명의 반도체 패키지의 리드 프레임을 도시한 평면도,
도 3 은 본 발명의 반도체 패키지의 리드 패턴이 형성된 테이프를 도시한 평면도,
도 4a 내지 도 4g는 본 발명의 반도체 패키지의 제조 방법을 나타낸 공정 수순도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 ; 리드 프레임11 ; 패들
12 ; 인너 리드20 ; 반도체 칩
30 ; 와이어40 ; 테이프
41 ; 리드 패턴50 ; 몰딩부
60 ; 솔더 볼
상기와 같은 목적을 달성하기 위하여 본 발명은 인너 리드가 형성된 리드 프레임과, 상기 리드 프레임의 패들에 부착된 칩과, 상기 칩과 인너 리드를 연결하는 금속 와이어와, 상기 인너 리드와 전기적 접속을 이루도록 리드 프레임의 하면에 접합된 리드 패턴과, 상기 칩과 금속 와이어와 인너 리드와 리드 패턴을 포함하는 일정 면적을 덮도록 몰딩하는 몰딩부와, 리드 패턴에 부착되는 솔더 볼로 구성된 것을 특징으로 하는 반도체 패키지가 제공된다.
상기 리드 패턴과 접합되는 리드 프레임의 접합부는 주석 플레이팅을 하고, 상기 리드 패턴의 접합부는 금 플레이팅을 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 제조 방법에 있어서는, 인너 리드가 형성된 리드 프레임에 반도체 칩을 부착시키는 칩 본딩 공정을 수행하는 단계와, 상기 칩과 인너 리드를 와이어로 연결하는 와이어 본딩 공정을 수행하는 단계와, 상기 리드 프레임의 하면에 리드 패턴이 형성된 테이프를 부착시키는 단계와, 상기 반도체 칩, 금속 와이어, 인너 리드와 리드 패턴을 포함하는 일정 면적을 몰딩하는 몰딩 공정을 수행하는 단계와, 상기 테이프를 제거하는 단계와, 상기 리드 프레임의 트리밍 공정을 수행하는 단계와, 상기 리드 패턴에 솔더 볼을 부착시키는 단계의 순서로 제조되는 것을 특징으로 하는 반도체 패키지 제조 방법이 제공된다.
이하, 본 발명의 반도체 패키지와 그 제조 방법을 첨부한 도면을 참조로 하여 상세히 설명하면 다음과 같다.
본 발명의 반도체 패키지는, 도 2에 도시한 바와 같이, 인너 리드(12)가 형성된 리드 프레임(10)과, 상기 리드 프레임(100의 패들(11)에 부착된 칩(20)과, 상기 칩(20)과 인너 리드(12)를 연결하는 금속 와이어(30)와, 상기 인너 리드(12)와 전기적인 접속을 이루도록 접합된 리드 패턴(41)을 포함하는 일정 면적을 덮도록 몰딩하는 몰딩부(50)와, 상기 리드 패턴(41)의 하면에 부착되는 솔더 볼(60)로 구성되는 것이다.
상기 리드 패턴(41)과 접합하는 리드 프레임(10)의 접합부는 주석(Sn) 플레이팅(plating)을 하고, 상기 리드 패턴(41)의 접합부는 금(Au) 플레이팅(plating)을 한다.
상기와 같이 구성되어 있는 본 발명의 반도체 패키지의 제조방법을 도 4a 내지 도 4g를 참조하여 설명하면 다음과 같다.
본 발명의 반도체 패키지는 인너 리드(12)가 형성된 리드 프레임(10)에 반도체 칩(20)을 부착시키는 칩 본딩 공정을 수행하는 단계(도 4a)와, 상기 칩(20)과 인너리드(12)를 와이어(30)로 연결하는 와이어 본딩 공정을 수행하는 단계(도 4b)와, 상기 리드 프레임(10)의 하면에 리드 패턴(41)과, 상기 칩(30)과 금속 와이어(30)와 인너 리드(12)와 리드 패턴(41)이 형성된 테이프(40)를 부착시키는 단계(도 4c)와, 상기 반도체 칩(20), 금속 와이어(30), 인너 리드(12)와 리드 패턴(41)을 포함하는 일정 면적을 몰딩하는 몰딩 공정을 수행하는 단계(도 4d)와, 상기 테이프(40)를 제거하는 단계(도 4d)와, 상기 리드 프레임(10)의 트리밍 공정을 수행하는 단계(도 4f)와, 상기 리드 패턴(41)에 솔더 볼(60)을 부착시키는 단계(도 4g)의 순서로 제조된다.
상기 리드 패턴(41)이 형성된 테이프(40)는 리드 프레임(10)에 열압착 방식으로 접합시켜 몰딩 공정을 거치고 나서 테이프(40)를 제거하더라도 접합된 상태를 견고하게 유지하게 된다.
본 발명의 반도체 패키지와 그 제조 방법에 의하여, 플라스틱 수지의 몰딩부로 전체 패키지를 구성하고 최소 면적의 금속 리드 프레임을 사용하므로 패키지의 휨을 개선하고 종래의 반도체의 몰딩부와 서브 스트레이트의 계면에서 박리가 발생되는 것을 방지하여 패키지의 높은 신뢰성을 확보할 수 있는 효과가 있다.

Claims (3)

  1. 인너 리드가 형성된 리드 프레임과, 상기 리드 프레임의 패들에 부착된 칩과, 상기 칩과 인너 리드를 연결하는 금속 와이어와, 상기 인너 리드와 전기적 접속을 이루도록 리드 프레임의 하면에 접합된 리드 패턴과, 상기 칩과 금속 와이어와 인너 리드와 리드 패턴을 포함하는 일정 면적을 덮도록 몰딩하는 몰딩부와, 리드 패턴에 부착되는 솔더 볼로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 리드 패턴과 접합되는 리드 프레임의 접합부는 주석 플레이팅을 하고, 상기 리드 패턴의 접합부는 금 플레이팅을 하는 것을 특징으로 하는 반도체 패키지.
  3. 인너 리드가 형성된 리드 프레임에 반도체 칩을 부착시키는 칩 본딩 공정을 수행하는 단계와, 상기 칩과 인너 리드를 와이어로 연결하는 와이어 본딩 공정을 수행하는 단계와, 상기 리드 프레임의 하면에 리드 패턴이 형성된 테이프를 부착시키는 단계와, 상기 반도체 칩, 금속 와이어, 인너 리드와 리드 패턴을 포함하는 일정 면적을 몰딩하는 몰딩 공정을 수행하는 단계와, 상기 테이프를 제거하는 단계와, 상기 리드 프레임의 트리밍 공정을 수행하는 단계와, 상기 리드 패턴에 솔더 볼을 부착시키는 단계의 순서로 제조되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1019960067883A 1996-12-19 1996-12-19 반도체 패키지의 제조 방법 KR100258852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067883A KR100258852B1 (ko) 1996-12-19 1996-12-19 반도체 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067883A KR100258852B1 (ko) 1996-12-19 1996-12-19 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR19980049210A true KR19980049210A (ko) 1998-09-15
KR100258852B1 KR100258852B1 (ko) 2000-06-15

Family

ID=19489178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067883A KR100258852B1 (ko) 1996-12-19 1996-12-19 반도체 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100258852B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790513B2 (en) 2002-08-30 2010-09-07 Fairchild Semiconductor Corporation Substrate based unmolded package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103281B2 (ja) * 1994-11-11 2000-10-30 株式会社三井ハイテック 樹脂封止型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790513B2 (en) 2002-08-30 2010-09-07 Fairchild Semiconductor Corporation Substrate based unmolded package
US8541890B2 (en) 2002-08-30 2013-09-24 Fairchild Semiconductor Corporation Substrate based unmolded package

Also Published As

Publication number Publication date
KR100258852B1 (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US6214645B1 (en) Method of molding ball grid array semiconductor packages
US6246015B1 (en) Printed circuit board for ball grid array semiconductor packages
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
US20010023994A1 (en) Semiconductor device and the method for manufacturing the same
KR19990085107A (ko) 반도체칩 패키지 및 그 제조방법
US5406119A (en) Lead frame
US6246117B1 (en) Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings
KR100258852B1 (ko) 반도체 패키지의 제조 방법
KR100209763B1 (ko) 반도체 패키지의 제조방법
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
KR100308899B1 (ko) 반도체패키지및그제조방법
KR100221918B1 (ko) 칩 스케일 패키지
JP2518575B2 (ja) 半導体チップ封止方法
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR19980058576A (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR0157898B1 (ko) 패키지 인쇄회로기판
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR200150930Y1 (ko) 반도체 와이어 본딩장치
JPH07106485A (ja) 樹脂封止型ピングリッドアレイ
KR0176113B1 (ko) 내부리이드의 말단부가 수직 절곡된 리드프레임과 이를 이용한 반도체 패키지
KR19980083263A (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee