KR19980048209A - 반도체소자 및 그 제조방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 분야

반도체 소자 제조.

2. 발명이 해결하려고 하는 기술적 과제

삼중웰 형성을 위해 4번의 마스크 형성을 위한 사진식각공정을 행함으로써 생산성이 크게 떨어지고 공정에 기인한 결함 발생이 많아 제조수율이 감소되는 문제를 해결하기 위함.

3. 발명의 해결방법의 요지

1회의 사진공정과 필드산화막을 이용하여 삼중웰을 형성함.

4. 발명의 중요한 용도

반도체 소자의 제조에 이용됨.

Description

반도체소자 및 그 제조방법

본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 고집적 MOSFET의 삼중웰(triple well) 및 그 형성방법에 관한 것이다.

고집적 MOSFET에서 래치업(latch-up) 방지의 목적으로 삼중웰 구조가 이용되고 있는바, 도 1A 내지 도 1E를 참조하여 종래기술에 의한 반도체소자의 삼중웰 제조방법을 설명하면 다음과 같다.

먼저, 도 1A에 도시된 바와 같이 반도체기판(1)상에 패드산화막(2)을 형성하고, 차후 층들의 포토마스크 정렬을 위해 패드산화막(2)상에 포토레지스트(3)를 도포한 후, 정렬 표식(alignment mark) 형성을 위한 마스크(도시하지 않음)를 이용한 사진식각공정을 행하여 패드산화막(2)을 선택적으로 식각한다.

이어서 도 1B에 도시된 바와 같이 상기 포토레지스트패턴(3)을 제거한 후, 다시 포토레지스트를 도포하고 이를 사진식각공정을 통해 선택적으로 노광 및 현상하여 매몰 N+웰 형성을 위한 마스크패턴(4)을 형성한 다음, N형 불순물을 기판에 이온주입하여 기판내의 소정영역에 매몰 N+웰(5)을 형성한다.

다음에 도 1C에 도시된 바와 같이 상기 포토레지스트패턴(4)을 제거한 후, 다시 포토레지스트를 도포하고 이를 사진식각공정을 통해 선택적으로 노광 및 현상하여 P웰 형성을 위한 마스크패턴(6)을 형성한 다음, P형 불순물을 이온주입하여 상기 매몰 N+웰(5)상부의 기판 소정영역에 P웰(7)을 형성한다.

이어서 도 1D에 도시된 바와 같이 상기 포토레지스트 마스크패턴(6)을 제거한 후,다시 포토레지스트를 도포하고 이를 사진식각공정을 통해 선택적으로 노광 및 현상하여 N웰 형성을 위한 마스크패턴(8)을 형성한 다음, N형 불순물을 이온주입하여 상기 매몰 N+웰(5) 상부의 기판 소정영역에 N웰(9)을 형성한다.

다음에 도 1E에 도시된 바와 같이 상기 포토레지스트 마스크패턴(8)을 제거한 후, 드라이브인(drive-in) 공정을 행하여 삼중웰이 형성되도록 한다.

상기의 종래기술에 있어서는 삼중웰 형성을 위해 정렬표식 형성을 위한 마스크, 매몰 N+웰 형성용 마스크, P웰 형성용 마스크 및 N웰 형성용 마스크등의 4번의 마스크 형성을 위한 사진식각공정을 행하므로 생산성이 크게 떨어지고 상기 공정에 기인한 결함 발생이 많아 제조수율이 감소되는 문제가 있다.

본 발명은 래치업을 방지할 수 있는 삼중웰 구조 및 단순화된 사진공정을 통해 삼중웰을 형성하는 방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 반도체소자는 소정부분이 리세스된 반도체기판과; 상기 리세스된 기판영역내에 형성된 복수개의 P웰; 상기 복수개의 P웰들 사이에 형성된 복수개의 N웰; 및 상기 N웰 및 P웰 하부의 기판 전면에 형성된 매몰 N+웰을 포함한다.

상기 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 반도체기판상에 패드산화막을 형성하는 단계와; 매몰 N+웰 형성을 위한 이온주입을 상기 반도체기판 전면에 행하는 단계; 상기 패드산화막상에 산화방지막을 형성하는 단계; 상기 산화방지막상에 P웰 형성을 위한 이온주입 마스크패턴을 형성하는 단계; P웰 형성을 위한 이온주입을 행하는 단계; 상기 이온주입 마스크패턴을 마스크로 이용하여 상기 산화방지막을 식각하고 상기 이온주입 마스크패턴을 제거하는 단계; 산화공정을 통해 필드산화막을 형성하는 단계; 상기 산화방지막을 제거하는 단계; N웰 형성을 위한 이온주입을 행하는 단계; 상기 필드산화막을 제거하는 단계; 및 어닐링을 행하는 단계를 포함한다.

도 1A 내지 도 1E는 종래기술에 의한 삼중웰 형성방법을 도시한 공정순서도,

도 2는 본 발명에 의한 삼중웰의 단면구조도,

도 3A 내지 도 3E는 본 발명에 의한 삼중웰 형성방법을 도시한 공정순서도,

*도면의 주요부분에 대한 부호의 설명*

10:반도체기판 11:패드산화막

13:질화막 14:마스크패턴

15:필드산화막 20:매몰 N+웰

21:P웰 22:N웰

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제2도에 본 발명에 의한 삼중웰 구조를 단면도로 나타내었다. 본 발명의 삼중웰 구조는 소정영역이 리세스(recess)된 반도체기판과, 상기 리세스된 기판영역내에 형성된 복수개의 P웰(21)과 복수개의 P웰(21)들 사이에 형성된 복수개의 N웰(22) 및 N웰(22)과 P웰(21) 하부의 기판 전면에 형성된 매몰 N+웰(20)로 이루어짐으로써 P웰 영역이 리세스 어레이로 형성된 것을 특징으로 한다.

도 3A 내지 도 3E에 본 발명에 의한 삼중웰 형성방법을 공정순서에 따라 도시하였다.

먼저, 도 3A에 도시된 바와 같이 반도체기판(10)상에 200-500Å두께의 패드산화막(11)을 형성하고, 매몰 N+웰 형성을 위한 이온주입(12)을 행한다.

다음에 도 3B에 도시된 바와 같이 상기 패드산화막(11)상에 질화막(13)을 형성한 후, 그위에 포토레지스트를 도포하고 이를 사진공정을 통해 선택적으로 노광 및 현상하여 P웰 형성을 위한 마스크패턴(14)을 형성한 다음, P웰 형성을 위한 이온주입(15)을 행한다.

이어서 도 3C에 도시된 바와 같이 상기 포토레지스트 마스크패턴(14)을 마스크로 이용하여 상기 질화막(13)을 식각한 후, 포토레지스트 마스크패턴(14)을 제거한다.

다음에 도 3D에 도시된 바와 같이 필드산화공정을 행하여 5000-20000Å두께의 필드산화막(15)을 형성한다. 이때, 질화막(13)이 산화방지막의 역할을 하므로 필드산화막(15)은 질화막이 형성되지 않은 영역, 즉, P웰 영역상에 형성되게 된다. 이어서 상기 질화막을 제거한 후, N웰 형성을 위한 이온주입(16)을 행한다.

이어서 도 3E에 도시된 바와 같이 상기 필드산화막을 제거한 후, 어닐링 공정을 행하여 상기 이온주입된 불순물들을 활성화시켜 매몰 N+웰(20)과 P웰(21) 및 N웰(22)로 이루어지는 삼중웰을 완성한다. 이때, P웰영역의 기판부위는 그 상부에 형성되는 필드산화막(15)으로 인해 리세스(recess)구조로 형성되게 된다.

상기의 각각의 웰 형성을 위한 이온주입은 100-1MeV의 높은 에너지로 불순물이온이 기판과 필드산화막을 뚫고 기판내에 주입되도록 한다.

또한, 매몰 N+웰을 마스크없이 벌크로 이온주입하고 어닐링함으로써 기판 전면에 형성하고, 그 상부에 P웰 및 N웰이 형성되도록 한다.

이상과 같이 본 발명에 의하면, P웰 형성용 이온주입 마스크 형성을 위한 1번의 포토마스킹 공정에 의해 리세스 어레이를 갖는 삼중웰을 형성할 수 있다. 상기한 종래기술에서는 차후 층들의 포토마스크 정렬을 위해 정렬표식 형성시 별도의 정렬표식 형성용 마스크 공정이 필요하였으나, 본 발명에서는 P웰 이온주입 마스크에서 정렬 마스크도 동시에 스크라이브레인(scribe lane)에 형성함으로써 필드산화막 제거시 패드산화막으로 정렬표식을 형성할 수 있다. 이때, 패드산화막을 200-500Å두께로 비교적 두껍게 형성하였으므로 정렬표식이 형성되도록 할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의하면, 포토마스크 공정을 종래 4회에서 1회로 줄이면서도 종래와 동일한 특성을 갖는 삼중웰을 형성할 수 있으므로 생산성이 크게 향상된다. 또한, 단순한 공정에 의해 삼중웰을 형성함으로써 공정에 기인한 결함발생을 방지할 수 있어 제조수율이 증가된다.

Claims (7)

1. 소정부분이 리세스된 반도체기판과;

   상기 리세스된 기판영역내에 형성된 복수개의 P웰;

   상기 복수개의 P웰들 사이에 형성된 복수개의 N웰; 및

   상기 N웰 및 P웰 하부의 기판 전면에 형성된 매몰 N+웰을 포함하는 반도체소자.
2. 반도체기판상에 패드산화막을 형성하는 단계와;

   매몰 N+웰 형성을 위한 이온주입을 상기 반도체기판 전면에 행하는 단계;

   상기 패드산화막상에 산화방지막을 형성하는 단계;

   상기 산화방지막상에 P웰 형성을 위한 이온주입 마스크패턴을 형성하는 단계;

   P웰 형성을 위한 이온주입을 행하는 단계;

   상기 이온주입 마스크패턴을 마스크로 이용하여 상기 산화방지막을 식각하고 상기 이온주입 마스크패턴을 제거하는 단계;

   산화공정을 통해 필드산화막을 형성하는 단계;

   상기 산화방지막을 제거하는 단계;

   N웰 형성을 위한 이온주입을 행하는 단계;

   상기 상기 필드산화막을 제거하는 단계; 및

   어닐링을 행하는 단계를 포함하는 반도체소자 제조방법.
3. 제2항에 있어서,

   상기 산화방지막은 질화막인 것을 특징으로 하는 반도체소자 제조방법.
4. 제2항에 있어서,

   상기 패드산화막은 200-500Å두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
5. 제2항에 있어서,

   상기 필드산화막은 5000-20000Å두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
6. 제2항에 있어서,

   상기 각각의 웰 형성을 위한 이온주입은 불순물 이온이 상기 기판과 필드산화막을 뚫고 주입될 수 있을 정도의 이온주입 에너지로 행하는 것을 특징으로 하는 반도체소자 제조방법.
7. 제6항에 있어서,

   상기 이온주입은 100-1MeV의 에너지로 행하는 것을 특징으로 하는 반도체소자 제조방법.