KR19980047476U

KR19980047476U - 모니터의 블랭킹 펄스 합성회로

Info

Publication number: KR19980047476U
Application number: KR2019960060632U
Authority: KR
Inventors: 윤광수
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1996-12-28
Filing date: 1996-12-28
Publication date: 1998-09-25

Abstract

수직 블랭킹 펄스에 수평 블랭킹 펄스를 합성하여 소정의 G1 전압과 함께 G1 전극에 인가하기 위한 블랭킹 펄스 합성회로가 개시된다. 블랭킹 펄스 합성회로는, 대상 모니터의 수평주파수 및 수평 귀선기간에 대항하는 펄스폭을 갖는 클램프 펄스를 제1소정의 증폭율로 증폭시키는 제1증폭부, 제1증폭부에서 증폭된 클램프 펄스와 모니터의 수직편향회로로부터 출력되는 수직 블랭킹 펄스를 합성하는 제1합성부, 제1합성부에서 합성된 블랭킹 펄스를 제2소정의 증폭율로 증폭시키는 제2증폭부, 및 제2증폭부에서 증폭된 합성 클램프 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하는 제2합성부로 구성된다.

따라서, 수직 블랭킹 펄스에 대상으로 하는 모니터의 수평 주파수 및 수평 주사기간에 해당하는 펄스폭을 갖는 클램프 펄스를 혼합하여, 혼합된 블랭킹 펄스를 FBT의 2차측에서 발생되는 G1 전압과 함께 CRT의 G1 전극에 인가함으로써, 라스터상의 좌우 명암 단차를 제거하며 따라서 포커스 특성을 향상시킬 수 있다.

Description

모니터의 블랭킹 펄스 합성회로

본 고안은 모니터에서 블랭킹 펄스 합성회로에 관한 것으로, 특히 수직 블랭킹 펄스에 수평 블랭킹 펄스를 혼합하여 소정의 G1 전압과 함께 G1 전극에 인가하기 위한 블랭킹 펄스 합성회로에 관한 것이다.

모니터에 있어서 수직 톱니파전류의 귀선부분은 스폿이 반대방향으로 빠른 속도로 CRT 화면에 그려진다. 이는 디스플레이되는 화상에는 방해가 되므로 귀선기간 동안은 CRT의 제어그리드(즉, G1 전극)에 (-) 전압을 가하든가, 캐소드에 (+)전압을 가하든가 하여 전류를 차단해서 화면에 귀선이 생기지 않도록 한다. 통상적으로는, CRT 의 주사 귀선 기간동안만 G1 전극에 (-) 전압을 가하여 광점을 소거하도록 한다. 이때, G1 전극에 가하는 (-) 전압을 블랭킹 펄스(blanking pulse) 혹은 귀선소거신호라고 한다.

도 1을 참조하여 모니터에 있어서 종래의 블랭킹회로를 설명하면 다음과 같다. 먼저, 수직 출력 IC(미도시)로 부터 수직 블랭킹 펄스가 출력되어, 저항(R1)과 콘덴서(C1)를 거쳐 직류성분이 제거된 다음 트랜지스터(Q1)의 베이스단자에 인가된다. 트랜지스터(Q1)에서는 베이스단자에 인가된 전압을 소정의 증폭율로 증폭시켜 콜렉터단자로 출력한다. 트랜지스터(Q1)의 콜렉터단자로 출력된 전압은 콘덴서(C2)와 저항(R3)을 거쳐 직류성분이 제거되어, 블랭킹 펄스전압으로 출력되어 CRT의 G1 전극으로 인가된다. 따라서, 플라이백 트랜스포머(Flyback Back Transformer;이하 FBT라 약함;미도시)의 2차측에서 출력되는 소정의 G1 전압(여기서는 -150V)과 블랭킹 펄스 전압이 더해진 전압이 G1 전극으로 인가되는 것이다.

그러나, 이러한 경우 수직 블랭킹 펄스만을 CRT의 G1 전극에 인가함으로써, 라스터(raster) 상의 귀선만을 소거하였기 때문에 라스터상에 좌우 명암 단차가 발생하고, 이에 따라 포커스 특성이 불량하게 되는 문제점이 있다.

이에 본 고안은 상기와 같은 문제점을 해소하기 위하여 제안된 것으로, 수직 블랭킹 펄스에 수평 블랭킹 펄스를 합성하여 소정의 G1 전압과 함께 G1 전극에 인가하기 위한 블랭킹 펄스 합성회로를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 고안의 제1실시예에 따른 블랭킹 펄스 합성회로는, 대상 모니터의 수평주파수 및 수평 귀선기간에 대항하는 펄스폭을 갖는 클램프 펄스를 제1소정의 증폭율로 증폭시키는 제1증폭부; 상기 제1증폭부에서 증폭된 클램프 펄스와 모니터의 수직편향회로로부터 출력되는 수직 블랭킹 펄스를 합성하는 제1합성부; 상기 제1합성부에서 합성된 블랭킹 펄스를 제2소정의 증폭율로 증폭시키는 제2증폭부; 및 상기 제2증폭부에서 증폭된 합성 클램프 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하는 제2합성부로 구성되는 것을 특징으로 한다.

상기와 같은 목적을 달성하기 위하여 본 고안의 제2실시예에 따른 블랭킹 펄스 합성회로는, 대상으로 하는 모니터에 해당하는 수평주파수를 가지며, 수평귀선기간에 해당하는 폭을 갖는 수평 블랭킹 펄스를 발생시키기 위한 수평 블랭크 펄스 발생부; 상기 모니터에 해당하는 수직주파수를 가지며, 수직귀선기간에 해당하는 폭을 갖는 수직 블랭킹 펄스를 발생시키기 위한 수직 블랭크 펄스 발생부; 상기 수평 블랭크 펄스 발생부에서 출력되는 수평 블랭킹 펄스와 상기 수직 블랭크 펄스 발생부에서 출력되는 수직 블랭킹 펄스를 합성하기 위한 제1합성부; 및 상기 제1합성부에서 합성된 블랭킹 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하기 위한 제2합성부로 구성되는 것을 특징으로 한다.

도 1은 모니터에 있어서 종래의 블랭킹회로를 도시한 회로도,

도 2는 모니터에 있어서 본 고안에 의한 블랭킹 펄스 합성회로의 제1실시예를 도시한 회로도,

도 3은 모니터에 있어서 본 고안에 의한 블랭킹 펄스 합성회로의 제2실시예를 도시한 블럭도이다.

*도면의 주요부분에 대한 부호의 설명

21 : 제1증폭부 22,33 : 제1합성부

23 : 제2증폭부 24,34 : 제2합성부

31 : 수평 블랭킹 펄스 발생부 32 : 수직 블랭킹 펄스 발생부

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 자세히 설명하기로 한다.

본 고안에 따른 블랭킹 펄스 합성회로의 제1실시예는 도 2에 도시된 바와 같이, 대상 모니터의 수평주파수를 갖는 클램프 펄스를 소정의 증폭율로 증폭시키는 제1증폭부(21), 제1증폭부(21)에서 증폭된 클램프 펄스와 수직 블랭킹 펄스를 합성하는 제1합성부(22), 제1합성부(22)에서 합성된 블랭킹 펄스를 소정의 증폭율로 증폭시키는 제2증폭부(23)와, 제2증폭부(23)에서 증폭된 합성 클램프 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하는 제2합성부(24)로 구성된다.

여기서, 제1증폭부(21)는 그 일실시예로 3개의 저항(R11,R12,R13), 2개의 콘덴서(C11,C12), 및 트랜지스터(Q11)로 구성되고, 제1합성부(22)는 그 일실시예로 3개의 저항(R14,R15,R16), 다이오드(D11), 및 트랜지스터(Q12)로 구성되고, 제2증폭부(23)는 그 일실시예로 저항(R17), 콘덴서(C13), 및 트랜지스터(Q13)로 구성되고, 제2합성부(24)는 그 일실시예로 2개의 저항(R18,R19)으로 구성된다. 이때, 트랜지스터(Q11)는 NPN 트랜지스터, 트랜지스터(Q12,Q13)은 PNP 트랜지스터로 구현할 수 있다.

본 고안에 따른 블랭킹 펄스 합성회로의 제2실시예는 도 3에 도시된 바와 같이, 수평 블랭킹 펄스를 발생시키는 수평 블랭킹 펄스 발생부(31), 수직 블랭킹 펄스를 발생시키는 수직 블랭킹 펄스 발생부(32), 수평 블랭킹 펄스와 수직 블랭킹 펄스를 혼합하는 제1혼합부(33)와 혼합된 블랭킹 펄스와 G1 전압을 혼합하는 제2혼합부(34)로 구성된다.

그러면, 상기 구성에 의거하여 본 고안의 동작에 대하여 설명하기로 한다.

먼저, 제1실시예에 있어서, 제1증폭부(21)는 대상으로 하는 모니터에 해당하는 수평주파수를 가지며, 수평귀선기간에 해당하는 폭을 갖는 클램프 펄스를 입력으로 하여, 저항(R11,R12) 및 콘덴서(C11,C12)에 의해 직류성분 및 잡음성분을 제거하여 트랜지스터(Q11)의 베이스단자에 인가한다. 트랜지스터(Q11)는 베이스단자에 인가된 클램프펄스를 소정의 증폭율로 반전 증폭시켜 콜렉터단자로 출력한다.

제1합성부(22)에 있어서, 트랜지스터(Q12)는 저항(R12)을 통해 베이스단자에 인가된 제1증폭부(21)에서 출력되는 클램프 펄스가 수직 출력 IC(미도시)로 부터 출력되는 수직 블랭킹 펄스와 동일한 레벨을 갖도록 소정의 증폭율로 반전 증폭시켜 콜렉터단자로 출력한다. 이와 동시에, 트랜지스터(Q12)의 콜렉터단자에서는 반전 증폭된 클램프 펄스와 수직 블랭킹 펄스를 합성한 후, 합성된 블랭킹 펄스를 제2증폭부(23)로 출력한다.

제2증폭부(23)에 있어서, 트랜지스터(Q13)는 베이스단자에 인가되는 합성된 블랭킹 펄스를 트랜지스터(Q13)에 의해 반전 증폭시킨 다음, 콘덴서(C13)에 의해 직류성분을 제거하여 제2합성부(24)로 인가한다.

제2합성부(24)에서는 저항(R18)을 통해 인가되는 합성된 블랭킹 펄스와 저항(R19)를 통해 FBT(미도시)의 2차측으로부터 공급되는 소정의 G1 전압을 합성하여 CRT의 G1 전극으로 인가한다.

다음, 제2실시예에 있어서, 수평 블랭크 펄스 발생부(31)는 대상으로 하는 모니터에 해당하는 수평주파수를 가지며, 수평귀선기간에 해당하는 폭을 갖는 수평 블랭킹 펄스를 발생시킨다.

수직 블랭크 펄스 발생부(32)는 통상 수직 출력 IC(미도시)의 소정의 핀에서 출력되는 수직 블랭크 펄스를 버퍼링하여 출력하거나, 대상으로 하는 모니터에 해당하는 수직주파수를 가지며, 수직귀선기간에 해당하는 폭을 갖는 수직 블랭킹 펄스를 발생시킨다.

제1합성부(33)는 수평 블랭크 펄스 발생부(31)에서 출력되는 수평 블랭킹 펄스와 수직 블랭크 펄스 발생부(32)에서 출력되는 수직 블랭킹 펄스를 각각 동일한 레벨로 증폭시킨 후, 합성한다.

제2합성부(34)는 제1합성부(33)에서 합성된 블랭킹 펄스와 FBT의 2차측으로부터 공급되는 소정의 G1 전압을 합성하여 CRT의 G1 전극으로 인가한다.

이상에서 살펴본 바와 같이 본 고안에 따른 블랭킹 펄스 합성회로는 수직 블랭킹 펄스에 대상으로 하는 모니터의 수평 주파수 및 수평 주사기간에 해당하는 펄스폭을 갖는 클램프 펄스 즉, 수평 블랭킹 펄스를 혼합하여, 혼합된 블랭킹 펄스를 FBT의 2차측에서 발생되는 G1 전압과 함께 CRT의 G1 전극에 인가함으로써, 라스터상의 좌우 명암 단차를 제거하며 따라서 포커스 특성을 향상시킬 수 있다.

Claims

대상 모니터의 수평주파수 및 수평 귀선기간에 대항하는 펄스폭을 갖는 클램프 펄스를 제1소정의 증폭율로 증폭시키는 제1증폭부(21);

상기 제1증폭부에서 증폭된 클램프 펄스와 모니터의 수직편향회로로부터 출력되는 수직 블랭킹 펄스를 합성하는 제1합성부(22);

상기 제1합성부에서 합성된 블랭킹 펄스를 제2소정의 증폭율로 증폭시키는 제2증폭부(23); 및

상기 제2증폭부에서 증폭된 합성 클램프 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하는 제2합성부(24)를 구비하는 것을 특징으로 하는 모니터의 블랭킹 펄스 합성회로.
제 1 항에 있어서, 상기 제1합성부(22)는 상기 클램프 펄스의 레벨이 상기 수직 블랭킹 펄스의 레벨과 동일하도록 증폭시킨 다음 합성하는 것을 특징으로 하는 모니터의 블랭킹 펄스 합성회로.
대상으로 하는 모니터에 해당하는 수평주파수를 가지며, 수평귀선기간에 해당하는 폭을 갖는 수평 블랭킹 펄스를 발생시키기 위한 수평 블랭크 펄스 발생부(31);

상기 모니터에 해당하는 수직주파수를 가지며, 수직귀선기간에 해당하는 폭을 갖는 수직 블랭킹 펄스를 발생시키기 위한 수직 블랭크 펄스 발생부(32);

상기 수평 블랭크 펄스 발생부에서 출력되는 수평 블랭킹 펄스와 상기 수직 블랭크 펄스 발생부에서 출력되는 수직 블랭킹 펄스를 합성하기 위한 제1합성부(33); 및

상기 제1합성부에서 합성된 블랭킹 펄스와 소정의 G1 전압을 합성하여 G1 전극으로 인가하기 위한 제2합성부(34)를 구비하는 것을 특징으로 하는 모니터의 블랭킹 펄스 합성회로.
제 3 항에 있어서, 상기 수직 블랭크 펄스 발생부(32)는 임의의 수평 주파수를 갖는 모니터의 수직 편향회로로 부터 출력되는 수직 블랭크 펄스를 버퍼링하여 출력하는 것을 특징으로 하는 모니터의 블랭킹 펄스 합성회로.
제 3 항에 있어서, 상기 제1합성부(33)는 상기 수평 블랭크 펄스의 레벨이 상기 수직 블랭킹 펄스의 레벨과 동일하도록 증폭시킨 다음 합성하는 것을 특징으로 하는 모니터의 블랭킹 펄스 합성회로.