KR100195737B1 - 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로 - Google Patents

모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로 Download PDF

Info

Publication number
KR100195737B1
KR100195737B1 KR1019960017255A KR19960017255A KR100195737B1 KR 100195737 B1 KR100195737 B1 KR 100195737B1 KR 1019960017255 A KR1019960017255 A KR 1019960017255A KR 19960017255 A KR19960017255 A KR 19960017255A KR 100195737 B1 KR100195737 B1 KR 100195737B1
Authority
KR
South Korea
Prior art keywords
pulse
resistor
video
afc
clamp
Prior art date
Application number
KR1019960017255A
Other languages
English (en)
Other versions
KR970076446A (ko
Inventor
신현국
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960017255A priority Critical patent/KR100195737B1/ko
Publication of KR970076446A publication Critical patent/KR970076446A/ko
Application granted granted Critical
Publication of KR100195737B1 publication Critical patent/KR100195737B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
    • G09G1/08—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam directly tracing characters, the information to be displayed controlling the deflection and the intensity as a function of time in two spatial co-ordinates, e.g. according to a cartesian co-ordinate system
    • G09G1/10—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam directly tracing characters, the information to be displayed controlling the deflection and the intensity as a function of time in two spatial co-ordinates, e.g. according to a cartesian co-ordinate system the deflection signals being produced by essentially digital means, e.g. incrementally

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 FBT(20)의 2차측에서 발생된 AFC 펄스를 안정화시키는 DC 디커플링부(30)와; 상기 DC 디커플링부(30)에 일단이 연결된 보호저항(R2)과, 상기 보호저항(R2)의 타단에 캐소드가 연결되고 접지에 애노드가 연결된 제너다이오드(ZD)로 구성되어 DC 디커플링된 AFC 펄스의 진폭을 제한하는 진폭 제한부(41)와; 상기 진폭 제한부(41)의 출력단과 접지 사이에 연결된 제1저항(R3)과, 상기 제1저항(R3)의 일단에 일단이 연결된 제2저항(R4)과, 상기 제2저항(R4)의 타단과 접지 사이에 연결된 제3저항(R5)과, 상기 제2저항(R4)에 병렬로 연결된 콘덴서(C2)로 구성되어 상기 진폭 제한부(41)로부터 입력된 펄스의 폭을 수평 동기 펄스의 백 포치에서 페데스탈 레벨로 클램핑될 수 있도록 조절하여 클램프 펄스를 출력하는 펄스폭 조절부(42)와; 상기 펄스폭 조절부(42)에서 출력되는 클램프 펄스의 위상을 반전시켜 비디오 프리앰프(60)에 인가하는 반전부(50)로 구성되어, 모니터의 셀프 테스트시에도 FBT(20)의 2차측 AFC 펄스를 이용하여 비디오 클램프 펄스를 발생시켜 모니터의 셀프 테스트를 용이하게 하는 효과가 있다.

Description

모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로
제1도의 (a) 내지 (b)는 일반적인 비디오 클램프 펄스 발생회로를 설명하기 위하여 도시한 도면.
제2도는 종래 모니터의 비디오 클램프 펄스 발생회로 펄스 발생회로를 도시한 블록도.
제3도는 본 발명에 따라 모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로 도시한 회로도.
제4도의 (a)는 비디오 신호를 도시한 파형도.
(b)는 FBT 2차측의 AFC 펄스를 도시한 파형도.
(c)는 클램핑된 비디오 신호를 도시한 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 수평 편향회로 11 : AFC 회로
12 : 수평 발진회로 13 : 수평 여진 증폭회로
14 : 수평 출력회로 20 : FBT
30 : DC 디커플링부 40 : 클램프 펄스 발생부
41 : 진폭 제한부 42 : 펄스폭 조절부
50 : 반전부 60 : 비디오 프리앰프
70 : 비디오 앰프 80 : CRT
H-Sync : 수평 동기 펄스
본 발명은 모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로에 관한 것으로서, 특히 FBT(Fly Back Transformer)의 2차측 펄스인 AFC(Automatic Frequency Control) 펄스를 이용하여 비디오 클램프 펄스를 발생시키는 회로에 관한 것이다.
일반적으로 디스플레이 시스템에서 '클램프(CLAMP)'란 영상신호가 회로를 통과할 때 제거된 DC 성분을 영상신호가 CRT에 인가되기 전에 재생해서 올바른 밝기의 영상을 재현할 수 있도록 하는 것으로서, 이를 위한 클램프 회로에서는 입력된 영상신호의 DC 레벨을 일정하게 하여 DC 레벨이 변동되는 것을 방지하도록 한다.
즉, 비디오 클램프 회로는 클램프 펄스에 의해 제공되는 타이밍에 DC 레벨을 클램핑하는데, 동기 펄스의 바닥 레벨(싱크 팁)을 클램프 레벨로써 일정하게 유지하는 싱크 팁 클램프(sync tip clamp) 회로와, 백 포치 부분에 클램프 펄스를 가해 페데스탈 레벨에서 클램프되도록 하는 백 포치 클램프(back porch clamp) 회로가 있다.
제1도는 상기와 같은 비디오 클램프를 설명하기 위하여 도시한 도면으로서, (a)는 비디오 출력신호가 H 블랭크 기간과 디스플레이 기간으로 반복적으로 나타나는 것을 보여주는데, H 블랭크 기간에는 (b)에 도시된 바와 같이 수평 동기신호가 실려 있고 디스플레이 기간에는 영상신호가 실려 있다. (c)는 백 포치 클램프를 위한 클램프 펄스를 도시한 파형도로서, 수평 동기신호의 백 포치에서 페데스탈 레벨로 클램핑할 수 있도록 한다. 제1도의 (b)에 있어서, 수평 동기신호의 바닥 레벨을 싱크 팁이라 하고, 프론트 포치와 백 포치는 페데스탈 레벨로 유지되고 셋업 레벨(혹 레벨) 이상에서 영상신호가 실리게 된다.
제2도는 상기와 같은 비디오 클램프 펄스를 발생시키는 종래의 비디오 클램프 펄스 발생회로를 도시한 블록도이다. 제2도에 도시된 바와 같이 종래의 비디오 클램프 펄스 발생회로는 비디오 카드(도시되지 않음)로부터 입력되는 R(Red), G(Green), B(Blue) 비디오 신호에 클램프 펄스를 인가한 후 증폭시키는 비디오 프리앰프(6)와, 상기 클램핑된 비디오 신호를 다시 증폭시키는 비디오 앰프(8)와, 상기 비디오 앰프(8)로부터의 입력신호를 디스플레이하는 CRT(9)를 구비한 모니터에 있어서, 상기 비디오 카드로부터 입력되는 수평 동기 펄스를 지연시키는 지연회로(2)와, 상기 지연된 수평 동기 펄스의 위상을 반전시키는 반전회로(4)로 구성되어 있다.
제2도를 참조하여 상기와 같이 구성된 종래의 비디오 클램프 펄스 발생회로의 동작을 살펴보면 다음과 같다.
컴퓨터 비디오 카드로부터 비디오 신호와 수평 및 수직 동기신호가 모니터로 출력되면 비디오 신호는 비디오 프리앰프(6)로 입력되고 수평 동기 펄스는 지연회로(2)로 입력되어 지연된다.
상기 지연회로(2)에서 지연된 수평 동기 펄스는 반전회로(4)로 입력되어 위상 반전된 다음 비디오 프리앰프(6)의 CLAMP IN단으로 입력된다. 상기 지연회로(2)와 반전회로(4)를 거친 수평 동기 펄스를 비디오 클램프 펄스라 한다.
이 때, 상기 비디오 프리앰프(6)는 비디오 카드에서 입력된 R, G, B 비디오 신호(통상 0.7[VP-P])에 클램프 펄스를 인가하여 비디오 신호의 DC 레벨이 일정하게 되도록 함으로써 올바른 밝기의 영상이 재현될 수 있도록 한 다음 클램핑된 R, G, B 비디오 신호를 증폭하여 출력 전압이 약 4.9∼7[VP-P]에 이르게 한다.
이어서, 상기 비디오 프리앰프(6)로부터 입력된 비디오 신호는 비디오 앰프(8)로 입력되어 통상 50[VP-P] 정도로 증폭된 다음 CRT(9)로 출력된다.
그러나, 모니터의 셀프 테스트(Self Test)시와 같이 컴퓨터로부터의 입력신호 없이 모니터가 자체적으로 동작해야 할 경우 즉, 비디오 신호뿐만 아니라 수직 및 수평 동기신호도 입력되지 않을 때에도 테스트에 필요한 비디오 클램프 펄스를 발생시킬 수 있는 모니터가 요구되었다.
따라서, 본 발명은 상기와 같은 요구를 충족시키기 위하여 안출된 것으로서, 모니터의 FBT 2차측의 AFC 펄스를 이용하여 비디오 클램프 펄스를 발생시킴으로써 모니터의 셀프 테스트시에도 비디오 클램프 펄스를 발생시킬 수 있는 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로는 수평 출력회로의 스위칭 동작에 의해 FBT의 2차측에서 발생된 AFC 펄스를 이용하여 클램프 펄스를 발생시킨 후 비디오 프리앰프에 인가하여 비디오 신호의 DC 레벨을 안정화시키도록 된 모니터에 있어서, 상기 FBT의 2차측에서 발생된 AFC 펄스를 안정화시키는 DC 디커플링부와; 상기 DC 디커플링부에 일단이 연결된 보호저항과, 상기 보호저항의 타단에 캐소드가 연결되고 접지에 애노드가 연결된 제너다이오드로 구성되어 DC 디커플링된 AFC 펄스의 진폭을 제한하는 진폭 제한부와; 상기 진폭 제한부의 출력단과 접지 사이에 연결된 제1저항과, 상기 제1저항의 일단에 일단이 연결된 제2저항과, 상기 제2저항의 타단과 접지 사이에 연결된 제3저항과, 상기 제2저항에 병렬로 연결된 콘덴서로 구성되어 상기 진폭 제한부로부터 입력된 펄스의 폭을 수평 동기 펄스의 백 포치에서 페데스탈 레벨로 클램핑될 수 있도록 조절하여 클램프 펄스를 출력하는 펄스폭 조절부와; 상기 펄스폭 조절부에서 출력되는 클램프 펄스의 위상을 반전시켜 비디오 프리앰프에 인가하는 반전부로 구성되는 것을 특징으로 한다.
상기와 같이 구성된 본 발명에 따르면 모니터의 셀프 테스트시와 같이 컴퓨터로부터의 입력신호 없이 모니터가 자체적으로 동작해야 할 경우에도 수평 편향회로의 AFC 회로의 비교파로 입력되는 FBT의 2차측 AFC 펄스를 이용하여 비디오 클램프 펄스를 발생시켜 모니터의 셀프 테스트와 같은 실험을 용이하게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다.
제3도는 본 발명에 따른 모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로를 도시한 회로도이다.
제3도를 참조하면, AFC 펄스를 이용한 비디오 클램프 펄스 발생회로는 DC 디커플링부(30)와, 클램프 펄스 발생부(40)와, 반전부(50)로 구성되어 FBT(20)의 2차측에서 발생된 AFC 펄스를 이용하여 클램프 펄스를 발생시켜서 비디오 프리앰프(60)의 CLAMP IN단자로 출력한다.
또한, 수평 편향회로(10)는 AFC 회로(11)와, 수평 발진회로(12)와, 수평 여진 증폭회로(13)와, 수평 출력회로(14)로 구성되어 정상상태에서 수평 동기 펄스를 입력받아 톱니파 전류를 발생함과 아울러 FBT(20)의 1차측 B+전압을 스위칭한다. 이 때, 수평 출력회로(14)의 스위칭 작용에 의해 FBT(20)의 2차측에 AFC 펄스가 유기되고, 이 신호는 다시 AFC 회로(11) 및 본 발명에 따른 비디오 클램프 펄스 발생회로로 입력된다.
상기 DC 디커플링부(30)는 FBT(20)의 2차측에 직렬로 연결된 보호저항(R1)과, 상기 보호저항(R1)과 직렬로 연결된 DC 디커플링용 콘덴서(C1)로 구성되어 FBT(20)의 2차측에서 발생된 AFC 펄스를 안정화시킨다. 즉, 상기 DC 디커플링부(30)는 FBT(20)의 2차측이 클램프 발생회로 이외에 다른 회로에도 공통으로 연결되어 있는데, 이에 의해 궤환이 일어나 발진을 일으키거나 동작이 불안정해지는 것을 방지하기 위한 회로이다.
상기 클램프 펄스 발생부(40)는 진폭 제한부(41)와 펄스폭 조절부(42)로 구성되어 있다. 상기 진폭 제한부(41)는 DC 디커플링부(30)에 일단이 연결된 보호저항(R2)과, 상기 보호저항(R2)의 타단에 캐소드가 연결되고 접지에 애노드가 연결된 제너다이오드(ZD)로 구성되어 DC 디커플링부(30)에 의해 DC 디커플링된 AFC 펄스의 진폭을 제한하고, 그로 인해 DC 디커플링된 AFC 펄스의 진폭이 비정상적으로 커지는 것을 방지한다. 상기 펄스폭 조절부(42)는 진폭 제한부(41)의 출력단과 접지 사이에 연결된 제1저항(R3)과, 상기 제1저항(R3)의 일단에 일단이 연결된 제2저항(R4)과, 상기 제2저항(R4)의 타단과 접지 사이에 연결된 제3저항(R5)과, 상기 제2저항(R4)에 병렬로 연결된 콘덴서(C2)로 구성되어 상기 진폭 제한부(41)로부터 입력된 펄스의 폭을 수평 동기 펄스의 백 포치에서 페데스탈 레벨로 클램핑될 수 있도록 조절하여 클램프 펄스를 출력한다.
상기 반전부(50)는 펄스폭 조절부(42)의 출력단에 베이스가 연결되고, 이미터가 접지에 연결된 PNP 트랜지스터(Q)와, 상기 트랜지스터(Q)의 컬렉터와 전원 공급단(Vcc) 사이에 연결된 풀업저항(R6)으로 구성되어 펄스폭 조절부(42)에서 출력되는 클램프 펄스의 위상을 반전시켜 비디오 프리앰프(60)의 CLAMP IN단에 인가한다. 보다 구체적으로 반전부(50)의 풀업저항(R6)과 트랜지스터(Q)의 컬렉터 사이에서 출력되는 신호가 비디오 프리앰프(60)의 CLAMP IN단으로 입력된다.
상기 비디오 프리앰프(60)는 CLAMP IN단으로 입력되는 펄스에 따라 비디오 신호의 DC 레벨을 일정하게 하여 올바른 밝기의 영상을 재현할 수 있도록 한 다음 클램핑된 비디오 신호를 증폭시켜 비디오 앰프(70)로 출력한다.
상기 비디오 앰프(70)는 비디오 프리앰프(60)로부터 입력된 비디오 신호를 CRT(80)를 충분히 구동시킬 수 있을 만큼 증폭시켜 CRT(80)로 출력한다.
상기와 같이 구성된 본 발명의 동작 및 효과를 상세히 설명하면 다음과 같다.
모니터의 비디오 클램프 펄스를 발생시키는 회로는 평상시에는 수평 동기신호를 이용하고, 셀프 테스트시와 같이 모니터 자체 신호를 이용해야 할 때에는 FBT(20)의 2차측 AFC 펄스를 이용하는데, 이를 딥 스위치(Dip Switch)를 이용하여 적절하게 구동시킬 수 있다.
상기 딥 스위치란 일종의 작은 전환스위치로서 동작모드의 변경이나 기능설정 등을 행하는데, 딥 스위치를 이용한 비디오 클램프 펄스 발생회로의 구현방법의 일례는 표 1과 같다.
상기 수평 동기신호를 이용한 비디오 클램프 펄스 발생회로의 동작은 종래 기술이므로 여기서는 FBT(20)의 2차측 AFC 펄스를 이용한 클램프 펄스를 발생시키는 경우만 설명하기로 한다.
먼저, 수평 편향회로(10)도 필요로 하는 AFC 신호의 이용에 대해 설명하면 수평 발진회로(12)는 발진 주파수가 높아서 변화될 염려가 많고, 또한 송신측으로부터 보내주고 있는 동기신호 중 높은 주파수에 해당하는 잡음 펄스 역시 수평 동기신호와 함께 통과하여 수평 주파수를 틀어지게 할 수가 있다.
이에, AFC 회로(11)는 AFC 펄스보다도 수평 발진 주파수가 높아지려고 하면 발진 주파수를 자동적으로 낮추어 주고, 반대로 낮아질고 하면 발진 주파수를 즉시 높여서 항상 발진 주파수와 수평 동기 신호의 위상이 길어지게 하여 화면이 안정되게 하는 회로이다.
즉, AFC 회로(11)는 수평 출력회로(14)의 수평 출력 펄스가 FBT(20)의 1차측으로 입력되어 2차측으로 승압된 펄스를 적당한 파형으로 바꾼 다음(이것을 AFC 비교 펄스 또는 AFC 펄스라 함) 수평 동기신호와 비교하여 발진 주파수가 수평 동기신호보다 높아지면 거기에 비례한 신호를 출력하고, 이 출력신호를 직류로 바꾼 다음 수평 발진석의 베이스에 공급하여 바이어스에 변화를 줌으로써 발진 주파수가 높아진 만큼 낮추도록 되어 있다.
이 때, 셀프 테스트시와 같이 모니터 자체 신호를 이용해야 할 때 수평 동기신호가 입력되지 않으면 수평 편향회로(10)는 자체에서 발진되는 수평 주파수신호를 이용하여 AFC 펄스가 발생되게 한다.
한편, 본 발명의 실시예에서 FBT(20)의 2차측 AFC 펄스는 DC 디커플링부(30)에 입력되어 DC 디커플링됨으로써 AFC 펄스가 클램프 발생회로와 그 외 회로에 공통으로 연결되어 발진을 일으키거나 동작이 불안정해지는 것이 방지된다.
상기 DC 디커플링된 AFC 펄스는 진폭 제한부(41)로 입력되어 펄스의 진폭이 비상적으로 커지는 것이 제한되고, 상기 진폭 제한부(41)에서 출력되는 펄스는 펄스폭 조절부(42)에서 펄스의 폭이 조절되는데, 이때 펄스의 폭은 수평 동기펄스의 백 포치에서 페데스탈 레벨로 클램핑될 수 있도록 조절된다.
또한, 상기 펄스폭 조절부(42)에서 출력되는 펄스는 반전부(50)에서 위상이 반전된 후 비디오 프리앰프(60)의 CLAMP IN단에 인가된다.
상기에서 비디오 프리앰프(60)는 비디오 신호에 CLAMP IN단으로 입력되는 펄스를 인가하여 증폭시킴으로써 비디오 신호의 DC 레벨을 일정하게 하여 올바른 밝기의 영상이 재현될 수 있도록 한다.
이어서, 비디오 프리앰프(60)에서 출력되는 비디오 신호는 비디오 앰프(70)로 입력되어 증폭된 다음 CRT(80)로 출력되어 디스플레이된다.
상기와 같이 클램프 펄스를 비디오 신호에 인가하면 비디오 신호의 직류분이 재생되어 올바른 밝기의 영상이 재현된다.
제4도의 (a)는 재생기(도시되지 않음) 등에서 재생된 비디오 신호(수평 동기신호 포함)의 파형도이고, (b)는 FBT(20)의 2차측 수평 동기신호와 같은 주파수를 갖는 AFC 펄스를 나타낸 파형도이다.
(c)는 (b)와 같은 AFC 펄스가 클램프 발생회로를 통해서 클램프 펄스로 변환된 다음 (a)와 같은 비디오 신호에 클램핑되어 비디오 신호의 DC 레벨이 일정하게 유지되는 것을 보여준다.
이상에서 설명한 바와 같이 모니터의 셀프 테스트시와 같이 컴퓨터로부터의 입력신호 없이 모니터가 자체적으로 동작해야 할 경우에도 FBT의 2차측 AFC 펄스를 이용하여 비디오 클램프 펄스를 발생시켜 모니터의 셀프 테스트와 같은 실험을 용이하게 하는 효과가 있다.

Claims (1)

  1. 수평 출력회로(14)의 스위칭 동작에 의해 FBT(20)의 2차측에서 발생된 AFC 펄스를 이용하여 클램프 펄스를 발생시킨 후 비디오 프리앰프(60)에 인가하여 비디오 신호의 DC 레벨을 안정화시키도록 된 모니터에 있어서, 상기 FBT(20)의 2차측에서 발생된 AFC 펄스를 안정화시키는 DC 디커플링부(30)와; 상기 DC 디커플링부(30)에 일단이 연결된 보호저항(R2)과, 상기 보호저항(R2)의 타단에 캐소드가 연결되고 접지에 애노드가 연결된 제너다이오드(ZD)로 구성되어 DC 디커플링된 AFC 펄스의 진폭을 제한하는 진폭 제한부(41)와; 상기 진폭 제한부(41)의 출력단과 접지 사이에 연결된 제1저항(R3)과, 상기 제1저항(R3)의 일단에 일단이 연결된 제2저항(R4)과, 상기 제2저항(R4)의 타단과 접지 사이에 연결된 제3저항(R5)과, 상기 제2저항(R4)에 병렬로 연결된 콘덴서(C2)로 구성되어 상기 진폭 제한부(41)로부터 입력된 펄스의 폭을 수평 동기 펄스의 백 포치에서 페데스탈 레벨로 클램핑될 수 있도록 조절하여 클램프 펄스를 출력하는 펄스폭 조절부(42)와; 상기 펄스폭 조절부(42)에서 출력되는 클램프 펄스의 위상을 반전시켜 비디오 프리앰프(60)에 인가하는 반전부(50)로 구성된 것을 특징으로 하는 모니터의 AFC 펄스를 이용한 비디오 클램프 펄스 발생회로.
KR1019960017255A 1996-05-21 1996-05-21 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로 KR100195737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017255A KR100195737B1 (ko) 1996-05-21 1996-05-21 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017255A KR100195737B1 (ko) 1996-05-21 1996-05-21 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로

Publications (2)

Publication Number Publication Date
KR970076446A KR970076446A (ko) 1997-12-12
KR100195737B1 true KR100195737B1 (ko) 1999-06-15

Family

ID=19459370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017255A KR100195737B1 (ko) 1996-05-21 1996-05-21 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로

Country Status (1)

Country Link
KR (1) KR100195737B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291345B1 (ko) * 1998-06-26 2001-06-01 전주범 고화질텔레비전의호환클램프신호발생회로

Also Published As

Publication number Publication date
KR970076446A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5555026A (en) Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function
US4777411A (en) Top/bottom active pincushion circuit with ringing inhibit
JPS6350271A (ja) テレビジヨン信号クランプ装置
US5223927A (en) Image signal average picture level detecting apparatus
KR100195737B1 (ko) 모니터의 afc펄스를 이용한 비디오 클램프펄스 발생회로
KR940003512B1 (ko) 비디오 신호 처리 장치
JPS61247179A (ja) ビデオ信号処理及び表示装置
KR100481770B1 (ko) 편향장치용방해신호제거톱니파발생기
KR920001012B1 (ko) 비데오신호 처리회로
US5333019A (en) Method of adjusting white balance of CRT display, apparatus for same, and television receiver
KR100218011B1 (ko) 디스플레이 장치의 수평 귀선 시간 조정 펄스 발생 회로
JP3131301B2 (ja) 映像信号処理装置
KR19980030868U (ko) 모니터의 클램프회로
KR0137063Y1 (ko) 영상표시기기의 코너 핀쿠션 왜곡보정 제어회로
KR200153717Y1 (ko) 모니터에 있어서 온스크린디스플레이 화면의 떨림방지회로
KR19990028799U (ko) 모니터의 클램프 펄스회로
JP2805223B2 (ja) Ｃｒｔ受像機
KR0156641B1 (ko) 영상신호 출력회로
KR820000914B1 (ko) 비데오 신호처리장치
KR19990003597U (ko) 모니터의 클램프 펄스폭 조정회로
JPH05274787A (ja) 自動利得制御回路
KR900005312Y1 (ko) 수평 및 수직동기신호 감시회로
JPH10112810A (ja) 画面補正回路
JP3190426B2 (ja) 映像信号処理装置
KR940001624Y1 (ko) 브라운관 캐소우드의 입력 영상출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee