KR19990028799U

KR19990028799U - 모니터의 클램프 펄스회로

Info

Publication number: KR19990028799U
Application number: KR2019970041437U
Authority: KR
Inventors: 조석현
Original assignee: 전주범; 대우전자 주식회사
Priority date: 1997-12-27
Filing date: 1997-12-27
Publication date: 1999-07-15

Abstract

본 고안은 모니터와 같은 디스플레이 시스템에 있어서 비디오 프리앰프의 클램프단자로 입력되는 클램프펄스(clamp pulse)를 안정화시키도록 된 클램프 펄스회로에 관한 것으로서, 본 고안의 회로는 액티브 네가티브의 수평동기신호를 미분하는 고역통과필터; 상기 고역통과필터에서 출력되는 미분파형 중 양의 부분만 출력되도록 하는 정류 다이오드; 상기 정류 다이오드에서 출력되는 양의 미분파형의 상단을 미분파형의 피크치보다 작은 제1직류전압으로 자르고, 상기 제1직류전압보다 작고 영전위보다 큰 제2직류전압으로 상기 양의 미분파형의 하단을 자르는 슬라이스회로; 및 상기 슬라이스회로에서 출력되는 신호 파형을 반전 증폭한 후 클램프펄스로 생성하여 비디오 프리앰프의 클램프단자로 인가하는 트랜지스터로 구성된다.

따라서, 본 고안은 클램프펄스를 만들기 위한 미분파형의 상단을 잘라서 클램프펄스의 폭을 조정하고, 하단을 잘라서 클램프펄스의 Tr을 감소시킬 수 있기 때문에 이상적인 클램프펄스를 비디오 프리앰프로 인가함으로써, 인정된 클램프펄스에 의해 R,G,B 영상신호의 DC 레벨을 안정시켜 화질을 개선할 수 있는 효과가 있다.

Description

모니터의 클램프 펄스회로 ( A clamp pulse circuit of a monitor )

본 고안은 모니터와 같은 디스플레이 시스템에 있어서 비디오 프리앰프의 클램프단자로 입력되는 클램프펄스(clamp pulse)를 안정화시키도록 된 클램프 펄스회로에 관한 것이다.

일반적으로 디스플레이 시스템에서 '클램프(CLAMP)'란 영상신호가 회로를 통과할 때 제거된 DC 성분을, 이 영상신호가 CRT로 인가되기 전에 직류분 재생해서 올바른 밝기의 영상을 재현할 수 있도록 하는 것으로, 이를 위한 클램프 회로에서는 입력된 영상신호의 DC 레벨을 일정하게 하여 DC 레벨이 변동되는 것을 방지하도록 한다.

즉, 클램프 회로는 클램프펄스에 의해 제공되는 타이밍에 DC 레벨을 클램핑하는데, 동기펄스의 바닥 레벨(싱크 팁)을 클램프 레벨로서 일정하게 유지하는 싱크 팁 클램프(sync tip clamp)와, 백 포치 부분에 클램프펄스를 가해 페데스탈 레벨에서 클램프되도록 하는 백 포치 클램프(back porch clamp)가 있다.

도 1은 일반적인 클램프펄스를 설명하기 위하여 도시한 도면으로서, (가)는 비디오 출력신호가 H블랭크 기간과 디스플레이 기간으로 반복적으로 나타나는 것을 보여주는데, H블랭크 기간에 (나)에 도시된 바와 같이 수평동기신호가 실려 있고 디스플레이 기간에는 영상신호가 실려 있게 된다. (다)는 백 포치 클램프를 위한 클램프펄스를 도시한 파형도로서, 수평동기신호의 백 포치에서 페데스탈 레벨로 클램핑할 수 있도록 한다.

도 1의 (나)에 있어서, 수평동기신호의 바닥 레벨을 싱크 팁이라 하고, 프론트 포치와 백 포치는 페데스탈 레벨로 유지되고 셋업 레벨(흑레벨) 이상에서 영상신호가 실리게 된다.

도 2는 비디오 프리앰프(100)로 클램프펄스를 제공하는 종래의 클램프 펄스회로를 도시하고 있는 바, 이는 액티브 네가티브의 수평동기신호를 이용하여 클램프펄스를 생성한다. 즉, 도 3의 (A)에 도시된 바와 같은 액티브 네가티브의 수평동기신호는 캐패시터(C1)와 저항(R3)으로 구성된 고역통과필터에 의해 미분되어 노드A에는 도 3의 (B)에 도시된 바와 같은 미분파형이 인가된다.

이 미분파형은 다이오드(D1)에서 정류되어 다이오드(D1)의 캐소드단과 노드B에는 도 3의 (C)에 도시된 바와 같은 신호가 인가되는데, 이 신호가 트랜지스터(Q1)의 베이스단으로 인가되어 반전 증폭된다. 이 트랜지스터(Q1)의 콜랙터단 즉, 노드C로는 도 3의 (D)에 도시된 바와 같은 클램프펄스가 출력되어 비디오 프리앰프(100)의 클램프(CLAMP)단자로 입력된다. 여기서, 비디오 프리앰프(100)의 R,G,B 출력은 비디오 파워앰프(110)를 통해 CRT(120)로 인가되어 디스플레이된다.

그러나, 상기한 종래의 클램프 펄스회로에서 클램프펄스는 도 4의 (B)에 도시된 바와 같이 수평동기신호와 정확하게 동기가 맞추어져야 하는데, 실제 비디오 프리앰프(100)로 인가되는 클램프펄스는 도 4의 (C)에 도시된 바와 같이 딜레이시간(T_D)이 발생하게 된다. 또한, 이 클램프펄스를 보다 상세하게 살펴보면 도 4의 (D)에 도시된 바와 같이 T_f(Falling Time)에 비해 Tr(Rising Time)이 현저하게 길게 된다.

즉, 종래의 클램프 펄스회로는 상기와 같이 딜레이시간이 발생하고 Tr이 길기 때문에 비디오 영상출력신호의 동기역할을 원활하게 수행할 수 없게 되는 문제점이 있다.

따라서, 본 고안은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 클램프펄스를 만들기 위한 미분파형의 양단을 잘라주어 미분파형의 T_f를 감소시킴으로써, 클램프펄스의 Tr을 감소시키고 이 클램프펄스의 폭을 조정할 수 있도록 된 모니터의 클램프 펄스회로를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 고안의 회로는, 액티브 네가티브의 수평동기신호를 미분하는 고역통과필터; 상기 고역통과필터에서 출력되는 미분파형 중 양의 부분만 출력되도록 하는 정류 다이오드; 상기 정류 다이오드에서 출력되는 양의 미분파형의 상단을 미분파형의 피크치보다 작은 제1직류전압으로 자르고, 상기 제1직류전압보다 작고 영전위보다 큰 제2직류전압으로 상기 양의 미분파형의 하단을 자르는 슬라이스회로; 및 상기 슬라이스회로에서 출력되는 신호 파형을 반전 증폭한 후 클램프펄스로 생성하여 비디오 프리앰프의 클램프단자로 인가하는 트랜지스터로 구성된 것을 특징으로 한다.

도 1은 일반적인 클램프를 설명하기 위하여 도시한 도면,

도 2는 모니터에 있어서 종래의 클램프 펄스회로를 도시한 회로도,

도 3은 도 2에 도시된 회로도의 각 부 신호 파형도,

도 4는 종래 회로의 문제점을 설명하기 위하여 도시한 파형도,

도 5는 모니터에 있어서 본 고안에 따른 클램프 펄스회로를 도시한 회로도,

도 6은 도 5에 도시된 회로도의 각 부 신호 파형도이다.

* 도면의 주요 부분에 대한 부호의 설명

100: 비디오 프리앰프 110: 비디오 파워 앰프

120: CRT 200: 슬라이스회로

C21: 디커플링 캐패시터

이하, 첨부된 도면을 참조하여 본 고안의 실시 예를 보다 상세하게 설명하면 다음과 같다.

도 5는 본 고안에 따라 클램프펄스를 비디오 프리앰프(100)의 클램프(CLAMP)단자로 인가하는 클램프 펄스회로를 포함하는 모니터의 비디오 계통을 도시한 회로도이다.

도 5를 참조하면, 디서브 컨넥터를 통해 입력되는 R,G,B 비디오신호는 비디오 프리앰프(100)에서 일차 증폭된 후 비디오 파워앰프(110)에서 증폭되어 CRT(120)로 인가된다. 이때 비디오 프리앰프(100)의 클램프(CLAMP)단자에는 본 고안에 따른 회로에 의해 제공되는 클램프펄스가 입력된다.

즉, 수평동기신호를 이용하여 생성된 클램프펄스가 비디오 프리앰프(100)의 클램프(CLAMP)단자로 입력되고, 이에 따라 비디오 프리앰프가 클램프동작을 수행한다. 또한, 비디오 프리앰프(100)는 디서브 컨넥터를 통해 입력되는 R,G,B 영상신호를 증폭한 후 비디오 파워앰프(110)로 출력하고, 비디오 파워앰프(110)는 이에 따라 CRT(120)의 캐소드를 구동한다.

여기서, 비디오 프리앰프(100)는 디서브(D-SUB) 컨넥터 혹은 BNC 컨넥터를 통해 컴퓨터로부터 R,G,B 영상신호를 입력받아 도시되지 않은 마이콤의 콘트라스트신호에 따라 증폭하여 출력한다.

즉, D서브 컨넥터 혹은 BNC 컨넥터를 통해 입력되는 영상신호는 대략 1V 이하의 낮은 신호이기 때문에 비디오 프리앰프(100)에서 약 4에서 10 정도의 AC 이득으로 각각 증폭시킨 후, 비디오 파워앰프(110)에서 CRT의 캐소드를 구동할 수 있도록 대략 30V에서 50V의 신호로 증폭한다. 여기서, 비디오 파워앰프(110)는 통상 고정된 이득(fixed gain)의 증폭기이기 때문에 비디오 프리앰프(100)에서 비디오신호의 레벨을 조절할 수 있도록 되어 있으며, 이러한 비디오 프리앰프(100)의 예로서는 NS사의 LM1203, LM1203A, LM1204, LM1207, LM1208 등이 있다.

본 고안에 따른 클램프 펄스회로는 액티브 네가티브의 수평동기신호를 미분하는 고역통과필터(C1,R3)와, 이 고역통과필터(C1,R3)에서 출력되는 미분파형 중 양의 부분만 출력되도록 하는 정류 다이오드(D1)와, 이 정류 다이오드(D1)에서 출력되는 양의 미분파형의 상단을 미분파형의 피크치보다 작은 제1직류전압(V21)으로 자르고 상기 제1직류전압(V21)보다 작고 영전위보다 큰 제2직류전압(V22)으로 상기 양의 미분파형의 하단을 자르는 슬라이스회로(200)와, 이 슬라이스회로(200)에서 출력되는 신호 파형을 반전 증폭한 후 클램프펄스로 생성하여 비디오 프리앰프(100)의 클램프(CLAMP)단자로 인가하는 트랜지스터(Q1)와, 슬라이스회로(200)에서 출력되는 신호 파형의 하단이 영전위가 되도록 한 후 상기 트랜지스터(Q21)로 제공하는 디커플링 캐패시터(C21)로 구성된다.

여기서, 상기 슬라이스회로(200)는 상기 정류 다이오드(D1)의 캐소드단과 캐소드단이 접속된 제1다이오드(D21)와, 상기 제1다이오드(D21)의 애노드단으로 제1직류전압(V21)이 인가되도록 유로를 제공하는 제1저항(R21)과, 상기 제1다이오드(D21)의 애노드단과 제1저항(R21)의 공통접점에 애노드단이 접속되고 캐소드단은 디커플링 캐패시터(C21)를 통해 트랜지스터(Q21)의 베이스단과 접속되는 제2다이오드(D22)와, 상기 제2다이오드(D22)의 베이스단으로 제2직류전압(V22)이 인가되도록 유로를 제공하는 제2저항(R22)으로 구성된다.

상기와 같이 구성된 본 고안의 클램프 펄스회로의 동작을 도 6의 신호 파형도를 참조하여 설명하면 다음과 같다.

도 6의 (A)에 도시된 바와 같은 액티브 네가티브의 수평동기신호는 캐패시터(C1)와 저항(R3)으로 이루어진 고역통과필터를 통과하면서 미분되어 노드 A에는 도 6의 (B)에 도시된 바와 같은 미분파형이 인가된다. 이 미분파형은 정류 다이오드(D1)에 의해 음의 부분이 리미트되는데, 이 정류 다이오드(D1)는 미분파형의 양의 부분에서는 턴 오프되고 미분파형의 음의 부분에서는 턴 온되어 음의 미분파형을 뮤트시키기 때문에 이 정류 다이오드(D1)의 캐소드단에는 양의 미분파형이 인가된다.

이 양의 미분파형은 슬라이스회로(200)에 의해 그 양단이 잘려서 노드 D로는 도 6의 (C)에 도시된 바와 같은 신호 파형이 출력된다. 즉, 제1다이오드(D21)는 제1직류전압(V21)이 미분파형보다 클 때 턴 온되고 제2다이오드(D22)는 제2직류전압(V22)이 미분파형보다 작을 때 턴 온되는데, 미분파형이 제1직류전압(V21)보다 크면 제1다이오드(D21)가 턴 오프되면서 제1직류전압(V21)이 제2다이오드(D22)를 통해 출력되고, 미분파형이 제2직류전압(V22)보다 작으면 제2다이오드(D22)가 턴 오프되면서 제2직류전압(V22)이 출력된다.

따라서, 노드 D로 인가되는 신호 파형은 도 6의 (C)에 도시된 바와 같이 상단은 제1직류전압(V21)에 의해 잘리고 하단은 제2직류전압(V22)에 의해 잘린 양의 미분파형이 되는데, 이 신호 파형이 트랜지스터(Q1)에 의해 반전되어 클램프펄스가 된다. 이때, 양의 미분파형의 상단을 자르는 제1직류전압(V21)의 크기를 조절하면 클램프펄스의 폭을 조절할 수 있고, 양의 미분파형의 하단을 자르는 제2직류전압(V22)의 크기를 조절하면 클램프펄스의 Tr을 감소시킬 수 있다.

즉, 이 신호 파형은 디커플링 캐패시터(C21)에 의해 최하 전위가 제2직류전압(V22)에서 영전위로 낮아지고, 트랜지스터(Q1)의 베이스단으로 인가되는데 이 트랜지스터(Q1)는 이 신호 파형을 반전 증폭하여 비디오 프리앰프(100)의 클램프단자로 인가한다.

이상에서 살펴본 바와 같이 본 고안은 클램프펄스를 만들기 위한 미분파형의 상단을 잘라서 클램프펄스의 폭을 조정하고, 하단을 잘라서 클램프펄스의 Tr을 감소시킬 수 있기 때문에 이상적인 클램프펄스를 비디오 프리앰프로 인가함으로써, 인정된 클램프펄스에 의해 R,G,B 영상신호의 DC 레벨을 안정시켜 화질을 개선할 수 있는 효과가 있다.

Claims

액티브 네가티브의 수평동기신호를 미분하는 고역통과필터;

상기 고역통과필터에서 출력되는 미분파형 중 양의 부분만 출력되도록 하는 정류 다이오드;

상기 정류 다이오드에서 출력되는 양의 미분파형의 상단을 미분파형의 피크치보다 작은 제1직류전압으로 자르고, 상기 제1직류전압보다 작고 영전위보다 큰 제2직류전압으로 상기 양의 미분파형의 하단을 자르는 슬라이스회로; 및

상기 슬라이스회로에서 출력되는 신호 파형을 반전 증폭한 후 클램프펄스로 생성하여 비디오 프리앰프의 클램프단자로 인가하는 트랜지스터로 구성된 것을 특징으로 하는 모니터의 클램프 펄스회로.
제1항에 있어서, 상기 슬라이스회로에서 출력되는 신호 파형의 하단이 영전위가 되도록 한 후 상기 트랜지스터로 제공하는 디커플링 캐패시터를 더 포함하며 구성된 것을 특징으로 하는 모니터의 클램프 펄스회로.
제1항에 있어서, 상기 슬라이스회로는 상기 정류 다이오드의 캐소드단과 캐소드단이 접속된 제1다이오드와, 상기 제1다이오드의 애노드단으로 제1직류전압이 인가되도록 유로를 제공하는 제1저항과, 상기 제1다이오드의 애노드단과 제1저항의 공통접점에 애노드단이 접속되고 캐소드단은 트랜지스터의 베이스단과 접속되는 제2다이오드와, 상기 제2다이오드의 베이스단으로 제2직류전압이 인가되도록 유로를 제공하는 제2저항으로 구성된 것을 특징으로 하는 모니터의 클램프 펄스회로.