KR950005041B1 - 영상신호 파형 정형회로 - Google Patents

영상신호 파형 정형회로 Download PDF

Info

Publication number
KR950005041B1
KR950005041B1 KR1019880003148A KR880003148A KR950005041B1 KR 950005041 B1 KR950005041 B1 KR 950005041B1 KR 1019880003148 A KR1019880003148 A KR 1019880003148A KR 880003148 A KR880003148 A KR 880003148A KR 950005041 B1 KR950005041 B1 KR 950005041B1
Authority
KR
South Korea
Prior art keywords
signal
output
video signal
synchronous
synchronization
Prior art date
Application number
KR1019880003148A
Other languages
English (en)
Other versions
KR890015237A (ko
Inventor
윤종웅
Original Assignee
주식회사금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 최근선 filed Critical 주식회사금성사
Priority to KR1019880003148A priority Critical patent/KR950005041B1/ko
Publication of KR890015237A publication Critical patent/KR890015237A/ko
Application granted granted Critical
Publication of KR950005041B1 publication Critical patent/KR950005041B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • G11B20/06Angle-modulation recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.

Description

영상신호 파형 정형회로
제1도는 본 발명의 영상신호 파형 정형블록도.
제2도는 제1도의 일실시 상세회로도.
제3도는 제2도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 지연부 2 : 동기증폭부
3 : 잡음제거부 4 : 동기분리부
5 : 버퍼부 6 : 가산부
본 발명은 파형 정형회로에 관한 것으로, 특히 영상신호의 파형을 적정레벨로 조정할 수 있게 한 영상신호 파형 정형회로에 관한 것이다.
종래의 비디오 카세트 레코더와 같은 영상기기에 있어서는 영상신호의 파형레벨을 임의로 조정할 수 있는 장치가 마련되어 있지 않았다. 따라서, 영상신호중의 동기신호가 비정상적으로 낮을 때에는 화면의 동기떨림이 발생되거나, 비디오 카세트 레모더의 녹화재생시 과도한 출력레벨로 인한 밝기 불안 및 픽쳐 인 픽쳐(picture in picture)시 모화면, 자화면의 밝기 차이 등을 가져오게 되는 결점이 있었다.
본 발명은 이러한 종래의 결점을 해결하기 위하여, 동기증폭부의 출력신호에서 펄스성 잡음신호를 먼저 제거한 후 동기신호를 분리하여 영상신호의 파형을 필요에 따라 임의의 적정레벨로 조정할 수 있는 영상신호 파형 정형회로를 창안한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 발명의 파형 정형 블록도로서 이에 도시한 바와 같이, 영상신호 입력단자(VI)에 입력되는 영상신호를 소정시간 지연하는 지연부(1)와, 상기 영상신호를 증폭하는 동기증폭부(2)와, 그 동기증폭부(2)에서 출력되는 영상신호중 펄스성 잡음신호를 제거하여 출력하는 잡음제거부(3)와, 그 잡음제거부(3)에서 출력되는 영상신호에서 동기신호를 분리하여 출력하는 동기분리부(4)와, 그 동기분리부(4)에서 출력되는 동기신호를 적정레벨로 하여 출력하는 버퍼부(5)와, 상기 지연부(1)에서 출력되는 영상신호에 상기 버퍼부(5)에서 출력되는 동기신호를 가산하여 영상신호 출력단자(VO)로 출력하는 가산부(6)로 구성한다.
제2도는 상기 제1도의 일실시 상세회로도로서 이에 도시한 바와 같이, 지연부(1)는 저항(R1) 및 콘덴서(C1~C12), 코일(L1~L9)에 의해 6단 9차 지연회로로 구성하고, 동기증폭부(2)는 영상신호 입력단자(VI)를 저항(R5) 및 콘데서(C15)를 통해 전원(Vcc)을 인가받는 저항(R6), 접지저항(18) 및 트랜지스터(Q2)의 베이스에 접속하고, 그 트랜지스터(Q2)의 에미터를 전원(Vcc)을 인가받은 저항(R7)에 접속하고, 그의 콜렉터를 접지저항(R9)에 접속하여 구성하며, 잡읍제거부(3)는 동기증폭부(2)의 출력측을 콘덴서(C16)를 통해 접지저항(R10) 및 트랜지스터(Q3)의 베이스에 접속함과 아울러 그 출력측을 저항(R11)을 통해 그 트랜지스터(Q3)의 콜렉터에 접속하고, 그 콜렉터에 콘덴서(C17) 및 저항(R12)의 일측을 접속하여 구성하고, 상기 동기분리부(4)는 상기 잡음제거부(3)의 출력측인 콘덴서(C17) 및 저항(R12)의 타측을 콘덴서(C18)를 통해 전원(Vcc)을 인가받는 저항(R13), 접지저항(R15) 및 트랜지스터(Q4)의 베이스에 접속하고, 그 트랜지스터(Q4)의 콜렉터를 전원(Vcc)을 인가받는 저항(R14)에 접속하여 구성하고, 버퍼부(5)는 상기 동기분리부(4)의 출력측을 콘덴서(C19)를 통해 전원(Vcc)을 인가받는 저항(R16) 및 콜렉터에 전원(Vcc)을 인가받는 트랜지스터(Q5)의 베이스에 접속하고, 그 트랜지스터(Q5)의 에미터를 접지저항(R17)에 접속함과 아울러 콘덴서(C20)를 통해 가변저항(VR1)의 일측에 접속하여 구성하며, 가산부(6)는 지연부(1)의 출력측을 콘덴서(C13)를 통해 전원(Vcc)을 인가받는 저항(R2), 접지저항(R3) 및 콜렉터에 전원(Vcc)을 인가받는 트랜지스터(Q1)의 베이스에 접속하고, 그 트랜지스터(Q1)의 에미터를 접지저항(R4) 및 상기 가변저항(VR1)의 타측에 접속함과 아울러 콘덴서(C14)를 통해 영상신호 출력단자(VO)에 접속하여 구성한 것으로, 이와 같이 구성된 본 발명의 작용효과를 제3도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
영상신호 입력단자(VI)에 제3도의 (a)에 도시한 바와 같은 영상신호가 입력되면, 그 영상신호를 지연부(1)의 6단 9차 지연회로에 의해 소정시간 지연되어 출력되고, 이 지연부(1)의 출력신호는 가산부(6)의 콘덴서(C13)를 통해 트랜지스터(Q1)의 베이스에 인가되므로, 그 트랜지스터(Q1)의 베이스에 인가되는 신호에 비례한 신호가 그의 에미터에 출력된다.
또한, 상기 영상신호 입력단자(VI)에 입력된 영상신호는 동기증폭부(2)의 저항(R5) 및 콘덴서(C15)를 통해 트랜지스터(Q2)의 베이스에 인가되므로 그의 콜렉터에는 제3도의 (b)에 도시한 바와 같이 상기 영상신호가 반전 증폭되어 출력되고, 이 동기증폭부(2)의 출력신호는 잡음제거부(3)를 통하게 되므로 그 출력신호에 존재하게 되는 펄스성 잡음신호가 그 잡음제거부(3)에서 제거된다. 즉 동기증폭부(2)에서 출력되는 영상신호의 동기신호중에 큰 펄스성 잡음신호가 존재하게 되면, 그 펄스성 잡음신호는 콘덴서(C16)를 통하게되어 트랜지스터(Q3)의 베이스에 인가되므로 그 트랜지스트(Q3)가 도통되어 펄스성 잡음신호가 제거되고, 또 큰 펄스성 잡음신호에 의해 동기분리부(4)의 트랜지스트(Q4) 베이스에 인가되는 과도한 역바이어스는 잡음제거부(3)의 콘덴서(C17) 및 저항(R12)의 잡음 소거회로에 의해 상쇄시키게 된다.
이와 같이 잡음제거부(3)에서 펄스성 잡음시호가 제거되어 동기신호가 강조된 영상신호는 동기분리부(4)의 콘덴서(C18)를 통해 트랜지스터(Q4)의 베이스에 인가되므로 그의 콜렉터에는 제3도의 (c)에 도시한 바와 같이 동기신호가 분리되어 출력된다. 즉, 동기증폭부(2)에서 동기신호가 출력되어 동기분리부(4)의 트랜지스터(Q4)의 베이스에 고전위신호가 인가되는 상태에서만 트랜지스트(Q4)가 도통되어 그의 콜렉터에 저전위신호가 출력되고, 그 이외에는 동기분리부(4)의 트랜지스터(Q4)가 오프되어 그의 콜렉터에 고전위신호가 출력된다.
이와 같이 동기분리부(4)에서 동기분리되어 출력된 신호는 버퍼부(5)의 콘덴서(C19)를 통해 트랜지스터(Q5)의 베이스에 인가되므로 동기분리부(4)에서 동기신호가 출력될 동안 그 버퍼부(5)의 트랜지스터(Q5)가 오프되어 그의 에미터에 저전위신호가 출력되고, 이에 따라 그 트랜지스터(Q5)의 에미터에 출력된 신호는 가변저항(VR1)에서 적당한 인가레벨로 조정되어 상기 가산부(6)의 출력측은 트랜지스터(Q1)의 에미터에 인가되므로 그 가산부(6)의 출력신호는 제3도의 (d)에 도시한 바와 같이 된다. 즉, 영상신호중의 동기신호가 비정상적으로 작은 경우에도 버퍼부(5)의 가변저항(VR1)을 적절히 조정해 둠으로써 가산부(6)에서 출력되는 영상신호중의 동기신호는 적정레벨로 조정된 후 콘덴서(C14)를 통해 영상신호 출력단자(VO)로 출력된다.
이상에서 상세히 설명한 바와 같이 본 발명은 입력 영상신호를 증폭하는 동기증폭부의 출력신호에서 펄스성 잡음신호를 먼저 제거한 후 동기 분리와 레벨조정을 수행하고, 이 동기신호를 소정시간 지연한 입력 영상신호와 가산하게 되므로, 영상신호중의 동기신호가 비정상적으로 작은 경우에는 그 동기신호를 임의의 적정레벨로 조정하여 정상상태로 만들 수 있게 되고, 이에 따라 화면의 동기떨림이나, 비디오 카세트 레코더의 녹화재생시 과도한 출력레벨로 인한 밝기 불안 및 픽쳐 인 픽쳐시 모화면, 자화면의 밝기차이 등을 없앨수 있는 효과가 있게 된다.

Claims (2)

  1. 입력 영상신호를 소정시간 지연하는 지연부(1)와, 상기 입력 영상신호를 증폭하는 동기증폭부(2)와, 그 동기증폭부(2)에서 출력되는 영상신호중 펄스성 잡음신호를 제거하여 출력하는 잡음제거부(3)와, 그 잡음제거부(3)에서 출력되는 영상신호로부터 동기신호를 분리하여 출력하는 동기분리부(4)와, 그 동기분리부(4)에서 출력되는 동기신호를 적정레벨로 하여 출력하는 버퍼부(5)와, 상기 지연부(1)에서 출력되는 영상신호에 상기 버퍼부(5)에서 출력되는 동기신호를 가산하는 가산부(6)로 구성하여 된 것을 특징으로 하는 영상신호 파형 정형회로.
  2. 제1항에 있어서, 지연부(1)는 6단 9차 L.C 지연회로로 구성된 것을 특징으로 하는 영상신호 파형 정형회로.
KR1019880003148A 1988-03-23 1988-03-23 영상신호 파형 정형회로 KR950005041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880003148A KR950005041B1 (ko) 1988-03-23 1988-03-23 영상신호 파형 정형회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880003148A KR950005041B1 (ko) 1988-03-23 1988-03-23 영상신호 파형 정형회로

Publications (2)

Publication Number Publication Date
KR890015237A KR890015237A (ko) 1989-10-28
KR950005041B1 true KR950005041B1 (ko) 1995-05-17

Family

ID=19273050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003148A KR950005041B1 (ko) 1988-03-23 1988-03-23 영상신호 파형 정형회로

Country Status (1)

Country Link
KR (1) KR950005041B1 (ko)

Also Published As

Publication number Publication date
KR890015237A (ko) 1989-10-28

Similar Documents

Publication Publication Date Title
JPS6223505B2 (ko)
KR950010027B1 (ko) 고체 영상기
KR950005041B1 (ko) 영상신호 파형 정형회로
US4456927A (en) Video circuitry
JPH0213514B2 (ko)
JP2606377B2 (ja) 信号通過帯域自動調整装置
KR950007470A (ko) 티브이의 영상 이득 자동조절회로
KR900005143Y1 (ko) 수직동기 안정화 회로
KR0113721Y1 (ko) 전하결합소자를 이용한 에코장치
KR970009067B1 (ko) 텔레비젼 수상기의 컬러버스트신호 이득보상 방법 및 회로
KR940008575Y1 (ko) 비데오 테이프 복제 방지회로
JP3019337B2 (ja) ビデオ信号処理装置
KR900006720Y1 (ko) 비디오 카메라의 비그네팅 보상회로
KR800001740Y1 (ko) 자동이득 제어장치(自動利得制御裝置)
KR0134298B1 (ko) 브이씨알(vcr)의 휘도 및 색신호 분리회로
JPH04259169A (ja) ビデオ信号処理回路
KR940002286Y1 (ko) 모니터용 직류 클램프 장치
KR100195223B1 (ko) 비디오 카메라의 수평 윤곽 보상장치
KR900003542Y1 (ko) 재생 휘도 신호의 잡음 제거회로
KR930007373Y1 (ko) 자동화질 개선 회로
KR0133878Y1 (ko) 슈퍼잭 입력용 신호처리장치
KR100226842B1 (ko) 비디오 신호 처리장치 및 방법
JPH01264475A (ja) アパーチャ補償回路
KR100208184B1 (ko) Vcr의 ynr 자동 조정장치
KR920002121Y1 (ko) 비데오 신호의 동기 안정화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030411

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee