KR19980045328A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
KR19980045328A
KR19980045328A KR1019960063510A KR19960063510A KR19980045328A KR 19980045328 A KR19980045328 A KR 19980045328A KR 1019960063510 A KR1019960063510 A KR 1019960063510A KR 19960063510 A KR19960063510 A KR 19960063510A KR 19980045328 A KR19980045328 A KR 19980045328A
Authority
KR
South Korea
Prior art keywords
polysilicon layer
photoresist pattern
etching
impurities
chemical solution
Prior art date
Application number
KR1019960063510A
Other languages
Korean (ko)
Inventor
조승건
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960063510A priority Critical patent/KR19980045328A/en
Publication of KR19980045328A publication Critical patent/KR19980045328A/en

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 반도체 소자의 제조방법은 게이트 산화막 및 폴리실리콘층이 적층된 반도체 기판을 제공하는 단계; 폴리실리콘층에 전도성을 부여하기 위하여 소정 불순물을 도핑하는 단계; 폴리실리콘 표면을 소정 화학 용액으로 린스하여 상기 불순물을 제거하는 단계; 폴리실리콘층 상에 감광막 패턴을 형성하는 단계; 상기 불순물의 잔류물 및 상기 감광막 패턴 형성 공정에서 발생된 불순물을 제거하는 단계; 감광막 패턴의 형태로 폴리실리콘층을 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 게이트 전극 패턴을 소정 화학 용액으로 클리닝하는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a method for manufacturing a semiconductor device. A method of manufacturing a semiconductor device according to the present invention includes providing a semiconductor substrate having a gate oxide film and a polysilicon layer laminated thereon; Doping certain impurities to impart conductivity to the polysilicon layer; Rinsing the polysilicon surface with a chemical solution to remove the impurities; Forming a photoresist pattern on the polysilicon layer; Removing residues of the impurities and impurities generated in the photoresist pattern forming process; Etching the polysilicon layer in the form of a photoresist pattern; Removing the photoresist pattern; And cleaning the gate electrode pattern with a predetermined chemical solution.

Description

반도체 소자의 제조방법Manufacturing method of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 폴리실리콘층을 식각하여 불량이 없는 게이트 전극 패턴을 형성하는 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device in which a polysilicon layer is etched to form a gate electrode pattern without defects.

종래 기술에 따른 게이트 전극 패턴 형성 방법을 도 1A 및 도 1B를 참조하여 설명하면 다음과 같다.A method of forming a gate electrode pattern according to the prior art will now be described with reference to FIGS. 1A and 1B.

도 1A를 참조하면, 반도체 기판(1) 상에 게이트 산화막(2) 및 폴리실리콘층(3)을 순차적으로 형성한 후, 폴리실리콘층(3)에 전도성을 부여하기 위하여 불순물을 도핑한다. 이어서, 도핑된 폴리실리콘층(3) 상에 감광막을 도포하고, 폴리실리콘(3)의 일부가 노출되도록 노광 및 현상 공정을 실시하여 감광막 패턴(4)을 형성한다.Referring to FIG. 1A, after the gate oxide film 2 and the polysilicon layer 3 are sequentially formed on the semiconductor substrate 1, dopants are doped to impart conductivity to the polysilicon layer 3. Subsequently, a photosensitive film is coated on the doped polysilicon layer 3, and a photosensitive film pattern 4 is formed by performing an exposure and development process so that a part of the polysilicon 3 is exposed.

도 1B를 참조하면, 폴리실리콘층(3) 상에 형성된 자연 산화막(도시않됨)을 제거하기 위하여 SF6및 He 가스를 플라즈마로 하여 약 10초 동안 식각 공정을 실시한 후, 노출된 폴리실리콘층(3)을 He 및 Cl2가스로 식각하여 게이트 전극 패턴(3')을 형성한다. 그리고 나서, 감광막 패턴(4)을 제거한다.Referring to FIG. 1B, in order to remove a natural oxide film (not shown) formed on the polysilicon layer 3, an etching process is performed for about 10 seconds using SF 6 and He gas as plasma, and then an exposed polysilicon layer ( 3) is etched with He and Cl 2 gas to form a gate electrode pattern 3 '. Then, the photosensitive film pattern 4 is removed.

그러나, 상기와 같은 종래 기술은, 폴리실리콘층에 불순물을 도핑할 때 발생된 자연 산화막이나 파티클 등을 SF6및 He 가스에 의한 식각 공정시 완전히 제거되지 않기 때문에, 폴리실리콘층의 식각후에 게이트 브릿지(bridge : 5)등의 결함을 야기시켜 소자의 전기적 특성 및 제조 수율을 저하시키는 문제점이 있었다.However, in the conventional technique as described above, since the natural oxide film or particles generated when the polysilicon layer is doped with impurities are not completely removed during the etching process by SF 6 and He gas, the gate bridge after the polysilicon layer is etched. (bridge: 5) causes a defect such as lowering the electrical characteristics and manufacturing yield of the device.

따라서, 본 발명은 SF6및 He 가스 대신에 폴리실리콘층에 미치는 영향이 적고, 폴리머성 파티클의 제거 효과가 우수한 CF4가스를 사용하여 폴리실리콘층상에 형성되어 있는 파티클 및 산화막 성분을 제거한 후, Cl2가스를 사용하여 폴리실리콘층을 식각함으로써, 불량이 발생되지 않은 게이트 전극 패턴을 형성할 수 있는 반도체 소자의 제조방법을 제공하는 것을 목적으로 한다.Therefore, the present invention removes the particles and oxide film components formed on the polysilicon layer by using CF 4 gas which has little effect on the polysilicon layer instead of SF 6 and He gas and is excellent in removing polymer particles. An object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a gate electrode pattern in which a defect does not occur by etching a polysilicon layer using Cl 2 gas.

도 1A 및 도 1B는 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.1A and 1B are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2A 내지 도 2D는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.2A to 2D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : 반도체 기판12 : 게이트 산화막11: semiconductor substrate 12: gate oxide film

13 : 폴리실리콘층13' : 게이트 전극 패턴13: polysilicon layer 13 ': gate electrode pattern

14 : P2O5산화막15 : 감광막 패턴14: P 2 O 5 oxide film 15: photosensitive film pattern

16 : 감광막 파티클16: photosensitive particle

상기와 같은 목적은, 게이트 산화막 및 폴리실리콘층이 적층된 반도체 기판을 제공하는 단계; 폴리실리콘층에 전도성을 부여하기 위하여 소정 불순물을 도핑하는 단계; 폴리실리콘 표면을 소정 화학 용액으로 린스하여 상기 불순물을 제거하는 단계; 폴리실리콘층 상에 감광막 패턴을 형성하는 단계; 상기 불순물의 잔류물 및 상기 감광막 패턴 형성 공정에서 발생된 불순물을 제거하는 단계; 감광막 패턴의 형태로 폴리실리콘층을 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 게이트 전극 패턴을 소정 화학 용액으로 클리닝하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 반도체 소자의 제조방법에 의하여 달성된다.The above object is to provide a semiconductor substrate in which a gate oxide film and a polysilicon layer are stacked; Doping certain impurities to impart conductivity to the polysilicon layer; Rinsing the polysilicon surface with a chemical solution to remove the impurities; Forming a photoresist pattern on the polysilicon layer; Removing residues of the impurities and impurities generated in the photoresist pattern forming process; Etching the polysilicon layer in the form of a photoresist pattern; Removing the photoresist pattern; And cleaning the gate electrode pattern with a predetermined chemical solution.

본 발명에 따르면, 폴리실리콘층상에 형성되어 있는 파티클 및 산화막 성분을 CF4가스를 사용하여 제거한 후, Cl2가스를 사용하여 폴리실리콘층을 식각함으로써, 불량이 발생되지 않는 게이트 전극 패턴을 형성할 수 있다.According to the present invention, after removing particles and oxide components formed on the polysilicon layer using CF 4 gas, the polysilicon layer is etched using Cl 2 gas to form a gate electrode pattern in which no defect occurs. Can be.

[실시예]EXAMPLE

이하, 도 2A 내지 2D를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to FIGS. 2A to 2D.

도 2A를 참조하면, 반도체 기판(11)상에 열산화 방법으로 약 170Å 두께의 게이트 산화막(12) 및 약 2,500 내지 3,500Å 두께의 폴리실리콘층을 순차적으로 형성한 후, 폴리실리콘층(13)에 전도성을 부여하기 위하여 POCl3를 도핑한다. 이때, POCl3와 O2가스가 반응되어 폴리실리콘층(13) 상에 P2O5산화막(14)이 형성된다.Referring to FIG. 2A, a gate oxide film 12 having a thickness of about 170 kPa and a polysilicon layer having a thickness of about 2,500 to 3,500 kPa are sequentially formed on the semiconductor substrate 11, and then the polysilicon layer 13 is formed. POCl 3 is doped to give conductivity. At this time, POCl 3 and O 2 gas react to form a P 2 O 5 oxide film 14 on the polysilicon layer 13.

도 2B를 참조하면, P2O5산화막(14)은 이후의 폴리실리콘층(13)의 식각공정시, 각각 장벽 역할을 하여 게이트 전극 패턴 간의 브릿지 현상을 야기시키게 된다. 따라서, 게이트 패턴간의 브릿지 현상을 방지하도록 P2O5산화막(14)이 형성된 반도체 기판을 100 : 1 BOE(Bufferd Oxide Etchant)에 약 3분 동안 디핑시켜 상기 P2O5산화막(14)을 제거한다. 이어서, 폴리실리콘층(13) 상에 약 1.2㎛ 정도 두께의 감광막을 도포한 후, 노광 및 현상 공정을 실시하여 감광막 패턴(15)을 형성한다.Referring to FIG. 2B, the P 2 O 5 oxide layer 14 acts as a barrier in the subsequent etching process of the polysilicon layer 13 to cause a bridge phenomenon between the gate electrode patterns. Accordingly, the semiconductor substrate on which the P 2 O 5 oxide layer 14 is formed is dipped in 100: 1 BOE (Buffered Oxide Etchant) for about 3 minutes to prevent the bridge pattern between gate patterns. The P 2 O 5 oxide layer 14 is removed. do. Subsequently, after the photosensitive film of about 1.2 micrometers thickness is apply | coated on the polysilicon layer 13, an exposure and image development process is performed, and the photosensitive film pattern 15 is formed.

상기 공정에서, BOE 용액에 의한 린스(Rinse) 공정이 수행된 폴리실리콘층(13) 상에는 P2O5산화막(14)이 완전하게 제거되지 않고 잔류되고, 또한, 감광막 파티클(16)이 감광막 패턴(15)의 일부분을 덮기 때문에, 이후의 폴리실리콘층(13)의 식각 공정시 잔류된 P2O5산화막(14) 잔류물 및 감광막 파티클(16)이 불량 패턴을 유발하는 원인으로 작용하게 된다.In the above process, the P 2 O 5 oxide film 14 is not completely removed but remains on the polysilicon layer 13 on which a rinse process using a BOE solution has been performed, and the photoresist particle 16 is formed on the photoresist pattern. Since the portion of (15) is covered, residues of the P 2 O 5 oxide film 14 and the photoresist particle 16 remaining in the subsequent etching process of the polysilicon layer 13 may cause a bad pattern. .

도 2C를 참조하면, 노출된 폴리실리콘층(13)상의 P2O5산화막(14) 잔류물 및 감광막 파티클(16)을 카본 및 산화물계 폴리머의 제거 효과가 우수한 CF4가스를 사용한 플라즈마 식각 공정으로 제거한다. 이때, 플라즈마 식각 공정은 하기의 조건으로 수행한다.Referring to FIG. 2C, a plasma etching process using CF 4 gas having excellent removal effect of carbon and oxide polymers on the P 2 O 5 oxide film 14 residue and photoresist particle 16 on the exposed polysilicon layer 13 is performed. To remove it. At this time, the plasma etching process is performed under the following conditions.

압력 : 260mT, 전력 : 300watt, 시간 : 1 분Pressure: 260mT, Power: 300watt, Time: 1 Minute

식각 장비내 상·하부 전극간의 거리 : 1.0㎝Distance between upper and lower electrodes in etching equipment: 1.0㎝

He : 150 SCCM, CF4: 50 SCCMHe: 150 SCCM, CF 4 : 50 SCCM

상기의 CF4가스는 SF6에 비하여 산화물 대 폴리실리콘의 선택비가 좋고, SF6에 비하여 폴리실리콘에 대한 반응성이 낮아 충분히 많은 시간 동안 식각 공정을 실시할 수 있기 때문에 P2O5산화막(14)의 잔류물 및 감광막 파티클(16)의 제거 효율을 높일 수 있다.Wherein the CF 4 gas is oxide to poly good choice for silicon ratio than the SF 6, as compared with SF 6 it is possible to perform the etching process for a number of sufficiently low reactivity of time for the polysilicon P 2 O 5 oxide film 14 The removal efficiency of the residue and the photosensitive film particle 16 can be improved.

도 2D를 참조하면, 폴리실리콘층(13)의 Cl2가스를 사용하여 EOP(end of point) 방식으로 식각한 후, 폴리실리콘층(13)의 잔류물을 제거하기 위하여 재차 Cl2가스를 사용하여 과도 식각을 한다. 그리고 나서, 감광막 패턴(15)을 O5플라즈마로 스트립한 후, 식각된 폴리실리콘층(13)을 황산으로 클리닝하여 게이트 전극 패턴(13')을 형성한다.Referring to FIG. 2D, after etching in an end of point (EOP) method using Cl 2 gas of the polysilicon layer 13, Cl 2 gas is used again to remove the residue of the polysilicon layer 13. To over-etch. Then, after the photoresist pattern 15 is stripped with O 5 plasma, the etched polysilicon layer 13 is cleaned with sulfuric acid to form a gate electrode pattern 13 ′.

이상에서와 같이, 본 발명의 반도체 소자의 제조방법은 게이트 전극 패턴을 형성하기 위하여 CF4가스에 의한 식각 공정 및 Cl2가스에 의한 식각 공정으로 폴리실리콘층을 식각함으로써, 게이트 전극 패턴 사이의 브릿지 및 패턴 불량을 방지하여 소자의 전기적 특성 및 제조 수율을 향상시킬 수 있다.As described above, in the method of manufacturing a semiconductor device of the present invention, a bridge between the gate electrode patterns is formed by etching the polysilicon layer by an etching process using CF 4 gas and an etching process by Cl 2 gas to form a gate electrode pattern. And it is possible to prevent the pattern failure to improve the electrical characteristics and manufacturing yield of the device.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (10)

게이트 산화막 및 폴리실리콘층이 적층된 반도체 기판을 제공하는 단계; 폴리실리콘층에 전도성을 부여하기 위하여 소정 불순물을 도핑하는 단계; 폴리실리콘 표면을 소정 화학 용액으로 린스하여 상기 불순물을 제거하는 단계; 폴리실리콘층 상에 감광막 패턴을 형성하는 단계; 상기 불순물의 잔류물 및 상기 감광막 패턴 형성 공정에서 발생된 불순물을 제거하는 단계; 감광막 패턴의 형태로 폴리실리콘층을 식각하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 게이트 전극 패턴을 소정 화학 용액으로 클리닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Providing a semiconductor substrate having a gate oxide film and a polysilicon layer laminated thereon; Doping certain impurities to impart conductivity to the polysilicon layer; Rinsing the polysilicon surface with a chemical solution to remove the impurities; Forming a photoresist pattern on the polysilicon layer; Removing residues of the impurities and impurities generated in the photoresist pattern forming process; Etching the polysilicon layer in the form of a photoresist pattern; Removing the photoresist pattern; And cleaning the gate electrode pattern with a predetermined chemical solution. 제 1 항에 있어서, 상기 폴리실리콘층에 도핑하는 불순물은 POCl3인 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the impurity doped in the polysilicon layer is POCl 3 . 제 1 항에 있어서, 상기 폴리실리콘층의 표면을 린스하기 위한 화학 용액은 100 : 1 BOE인 것을 특징으로 반도체 소자의 제조방법.The method of claim 1, wherein the chemical solution for rinsing the surface of the polysilicon layer is 100: 1 BOE. 제 3 항에 있어서, 상기 린스 공정은 약 3분 정도 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 3, wherein the rinsing step is performed for about 3 minutes. 제 1 항에 있어서, 상기 린스 공정 및 상기 감광막 패턴 형성 공정에서 발생된 불순물들을 CF4가스에 의한 플라즈마 식각 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein impurities generated in the rinsing process and the photoresist pattern forming process are removed by a plasma etching process using CF 4 gas. 제 5 항에 있어서, 상기 CF4가스를 의한 플라즈마 식각 공정시 식각 조건은The etching condition of claim 5, wherein the etching conditions in the plasma etching process using the CF 4 gas 압력 : 260mT, 전력 : 300watt, 시간 : 1 분Pressure: 260mT, Power: 300watt, Time: 1 Minute 식각 장비내 상·하부 전극간의 거리 : 1.0㎝Distance between upper and lower electrodes in etching equipment: 1.0㎝ He : 150 SCCM, CF4: 50 SCCMHe: 150 SCCM, CF 4 : 50 SCCM 인 것을 특징으로 하는 반도체 소자의 제조방법.A method for manufacturing a semiconductor device, characterized in that. 제 1 항에 있어서, 상기 폴리실리콘층의 식각 공정은 Cl2가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the etching of the polysilicon layer is performed using Cl 2 gas. 제 1 항 또는 제 7 항에 있어서, 상기 폴리실리콘층의 식각 공정은 EOP(end of point) 방식으로 하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the etching of the polysilicon layer is performed using an end of point (EOP) method. 제 1 항에 있어서, 상기 감광막 패턴은 O2플라즈마 식각 공정으로 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the photoresist pattern is removed by an O 2 plasma etching process. 제 1 항에 있어서, 상기 게이트 전극 패턴의 클리닝 공정시 사용하는 화학 용액은 황산인 것을 특징으로 하는 반도체 소자의 제조방법.The method of claim 1, wherein the chemical solution used in the cleaning process of the gate electrode pattern is sulfuric acid.
KR1019960063510A 1996-12-10 1996-12-10 Semiconductor device manufacturing method KR19980045328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960063510A KR19980045328A (en) 1996-12-10 1996-12-10 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960063510A KR19980045328A (en) 1996-12-10 1996-12-10 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
KR19980045328A true KR19980045328A (en) 1998-09-15

Family

ID=66521863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960063510A KR19980045328A (en) 1996-12-10 1996-12-10 Semiconductor device manufacturing method

Country Status (1)

Country Link
KR (1) KR19980045328A (en)

Similar Documents

Publication Publication Date Title
US4980301A (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
KR19980045328A (en) Semiconductor device manufacturing method
KR100338097B1 (en) Method for forming contact hole in semiconductor device
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR100208450B1 (en) Method for forming metal wiring in semiconductor device
EP0375255A2 (en) Method for reducing mobile ion contamination in semiconductor integrated circuits
EP0767487A1 (en) Improvements in or relating to semiconductor device fabrication
KR100265340B1 (en) Method of fabricating semiconductor device
US7892723B2 (en) Method for forming patterned photoresist layer
KR100460801B1 (en) Semiconductor device manufacturing method
KR100291190B1 (en) Method of manufacturing semiconductor memory device
KR100568098B1 (en) Method for forming metal pattern
KR0140726B1 (en) Method of manufacture semiconductor device
KR100368985B1 (en) Method for patterning metal film in fabrication process of semiconductor device
KR940002738B1 (en) Surface cleaning method of semiconductor substrate
KR100186504B1 (en) Manufacturing method of poly plug in semiconductor device
KR100620188B1 (en) Method for forming a bonding pad in a semiconductor device
KR100382549B1 (en) method for manufacturing semiconductor device
JP3096177B2 (en) Method for manufacturing semiconductor device
KR100332647B1 (en) Method of forming a contact hole in a semiconductor device
KR19990057826A (en) Metal wiring formation method of semiconductor device
KR20020068621A (en) Method for manufacturing interconnection of semiconductor device
KR100252769B1 (en) Method for forming conduction layer of semiconductor device
KR19980035335A (en) Contact hole cleaning method of semiconductor device
KR20000065842A (en) Manufacturing method for contact hole in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination