KR100332647B1 - Method of forming a contact hole in a semiconductor device - Google Patents
Method of forming a contact hole in a semiconductor device Download PDFInfo
- Publication number
- KR100332647B1 KR100332647B1 KR1019980061378A KR19980061378A KR100332647B1 KR 100332647 B1 KR100332647 B1 KR 100332647B1 KR 1019980061378 A KR1019980061378 A KR 1019980061378A KR 19980061378 A KR19980061378 A KR 19980061378A KR 100332647 B1 KR100332647 B1 KR 100332647B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- semiconductor device
- photoresist
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 콘택홀을 형성하기 위한 식각 공정시 생성된 폴리머를 CF4 가스를 이용한 플라즈마 처리로 완전히 제거한 후 산소(O2) 및 질소(N2) 가스를 이용하여 상기 식각 공정시 마스크로 사용된 감광막을 제거하므로써 감광막 찌꺼기 및 폴리머의 잔류에 의한 불량의 발생이 방지되어 공정의 안정성 및 공정 마진(Margin)이 향상될 수 있도록 한 반도체 소자의 콘택홀 형성 방법이 개시된다.The present invention relates to a method for forming a contact hole in a semiconductor device, and completely removes a polymer produced during an etching process for forming a contact hole by plasma treatment using CF4 gas, and then uses oxygen (O2) and nitrogen (N2) gases. Disclosed is a method of forming a contact hole in a semiconductor device in which the photoresist used as a mask is removed during the etching process to prevent defects caused by photoresist residue and polymer residue, thereby improving process stability and process margin. do.
Description
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 강유전체 메모리의 전극과 금속배선을 연결하기 위한 콘택홀 형성시 감광막 찌꺼기와 폴리머(Polymer)의 잔류로 인한 불량의 발생을 방지할 수 있도록 한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.The present invention relates to a method for forming a contact hole in a semiconductor device, and in particular, to prevent the occurrence of defects due to photoresist residue and polymer residue when forming a contact hole for connecting an electrode and a metal wiring of a ferroelectric memory. A method for forming a contact hole in a semiconductor device.
일반적으로 FeDRAM과 같은 강유전체 메모리 소자의 메모리 셀은 하부전극, 유전체막 및 상부전극이 적층된 구조로 이루어진다. 그리고 상기 하부전극 및 상부 전극은 절연막에 형성되는 콘택홀(Contact Hole)을 통해 상기 메모리 셀의 상부에 형성되는 금속배선과 연결된다. 그러면 종래 강유전체 메모리 소자의 제조 공정에서 콘택홀을 형성하는 과정을 설명하면 다음과 같다.In general, a memory cell of a ferroelectric memory device such as FeDRAM has a structure in which a lower electrode, a dielectric film, and an upper electrode are stacked. The lower electrode and the upper electrode are connected to a metal wiring formed on the memory cell through a contact hole formed in the insulating layer. Next, a process of forming a contact hole in a manufacturing process of a conventional ferroelectric memory device will be described.
도 1a 내지 1c는 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서,1A to 1C are cross-sectional views of a device for describing a method of forming a contact hole in a conventional semiconductor device.
도 1a는 제 1 절연막(2)이 형성된 실리콘 기판(1)상에 하부전극(3), 유전체막(4) 및 상부전극(5)이 적층된 구조의 메모리 셀을 형성한 후 전체 상부면에 제 2 절연막(6) 및 감광막(7)을 순차적으로 형성하고, 콘택홀 마스크를 이용한 사진 및 식각 공정으로 상기 감광막(7)을 패터닝한 상태의 단면도로서, 상기 제 1 절연막(2)은 산화막으로 형성되며, 상기 하부전극(3)은 백금(Pt)으로 형성된다.FIG. 1A illustrates a memory cell having a structure in which a lower electrode 3, a dielectric film 4, and an upper electrode 5 are stacked on a silicon substrate 1 on which a first insulating film 2 is formed, and then on an entire upper surface thereof. A cross-sectional view of a state in which the second insulating film 6 and the photosensitive film 7 are sequentially formed and the photosensitive film 7 is patterned by a photolithography and an etching process using a contact hole mask. The first insulating film 2 is an oxide film. The lower electrode 3 is formed of platinum Pt.
도 1b는 패터닝된 상기 감광막(7)을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 제 2 절연막(6)을 식각하여 콘택홀(8)을 형성한 상태의 단면도인데, 상기 콘택홀(8)의 측벽 및 상기 감광막(7)의 표면에 상기 식각 공정시 생성된 폴리머(9)가 잔류된다.FIG. 1B is a cross-sectional view of a contact hole 8 formed by etching the second insulating layer 6 in an exposed portion by an etching process using the patterned photoresist 7 as a mask. The polymer 9 produced during the etching process remains on the sidewalls of the substrate and the surface of the photoresist 7.
절연막(일반적으로 산화막)의 식각에 사용되는 가스는 일반적으로 CF4, C2F6, C4F8, C3F8, CHF3 처럼 "C"와 "F"가 같이 들어있는 가스를 주 식각 가스로 사용한다. 그리고, Ar, CO, N2, O2, 등을 첨가하여 여러 가지 식각 특성을 조절한다. 일반적인 식각 공정의 레시피(Recipe)는 1000Ws/ 2000Wb/ 175Ar/ 7C2F6/ 33N2 / 28mT 이다.The gas used to etch the insulating film (generally an oxide film) generally uses a gas containing "C" and "F" as CF4, C2F6, C4F8, C3F8 and CHF3 as the main etching gas. Then, Ar, CO, N2, O2, etc. are added to adjust various etching characteristics. The recipe for a typical etching process is 1000Ws / 2000Wb / 175Ar / 7C2F6 / 33N2 / 28mT.
도 1c는 상기 감광막(7)을 제거한 후 ATC 계열의 화학용액 또는 EKC830 화학용액을 사용하여 세정 공정을 실시한 상태의 단면도인데, 상기 콘택홀(8)의 측벽 및 제 2 절연막(6)상에 감광막 찌꺼기(7A)와 폴리머(9)가 제거되지 않은 채 잔류된다.FIG. 1C is a cross-sectional view of a cleaning process using an ATC-based chemical solution or an EKC830 chemical solution after removing the photoresist film 7. The photoresist film is formed on the sidewall of the contact hole 8 and the second insulating film 6. The residue 7A and the polymer 9 remain unremoved.
일반적으로 강유전체 메모리 셀의 경우 상기 하부전극(3)은 백금(Pt)으로 형성되며, 상기 제 1 절연막(2)은 산화막으로 형성된다. 그러므로 백금과 산화막의 낮은 접착력으로 인하여 ATC 계열의 화학용액을 사용하여 상기와 같이 세정 공정을 실시하는 경우 상기 폴리머(9)는 제거되지만, 상기 하부전극(3)과 제 1 절연막(2)의 들뜸으로 인한 불량이 유발된다. 이러한 불량을 방지하기 위해서 대개 상기 세정 공정시 EKC830 화학용액을 사용한다. 그러나 이 경우 상기와 같이 감광막 찌꺼기 및 폴리머가 완전히 제거되지 않고 잔류되어 후속 공정의 진행이 어려워지거나, 불량이 발생된다. 그러므로 상기 세정 공정 후 BOE 용액 등을 이용하여 감광막 찌꺼기 및 폴리머를 제거하기 위한 세정 공정을 실시해야 하는데, 이 경우 공정의 단계수가 증가되어 제조 원가가 상승되고 소자의 수율이 저하된다.In general, in the ferroelectric memory cell, the lower electrode 3 is formed of platinum (Pt), and the first insulating film 2 is formed of an oxide film. Therefore, when the cleaning process is performed using the ATC-based chemical solution due to the low adhesion between the platinum and the oxide film, the polymer 9 is removed, but the lower electrode 3 and the first insulating film 2 are lifted up. Defects are caused. In order to prevent such defects, EKC830 chemical solution is usually used in the cleaning process. In this case, however, as described above, the photoresist residue and the polymer remain without being completely removed, thereby making it difficult to proceed with the subsequent process or generating a defect. Therefore, after the cleaning process, a cleaning process for removing the photoresist residue and the polymer using a BOE solution or the like should be performed. In this case, the number of steps of the process is increased to increase the manufacturing cost and lower the yield of the device.
따라서 본 발명은 콘택홀을 형성하기 위한 식각 공정시 생성된 폴리머를 CF4 가스를 이용한 플라즈마 처리로 완전히 제거한 후 산소(O2) 및 질소(N2) 가스를 이용하여 상기 식각 공정시 마스크로 사용된 감광막을 제거하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는 데 그 목적이 있다.Therefore, the present invention completely removes the polymer generated during the etching process for forming the contact hole by plasma treatment using CF4 gas, and then uses the oxygen (O2) and nitrogen (N2) gas to remove the photoresist film used as a mask during the etching process. It is an object of the present invention to provide a method for forming a contact hole in a semiconductor device capable of eliminating the above-mentioned disadvantages by eliminating it.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 형성된 하부 절연막 상에 전극을 형성한 후 전체 상부 면에 상부 절연막 및 감광막을 순차적으로 형성하는 단계와 상기 단계로부터 상기 감광막을 패터닝한 후 패터닝된 감광막을 마스크로 이용한 식각공정으로 상기 전극이 노출되도록 상부 절연막을 식각하여 콘택홀을 형성하는 단계와 상기 단계로부터 상기 식각 공정시 생성된 폴리머를 제거하기 위하여 플라즈마 처리를 실시하는 단계와 상기 단계로부터 상기 감광막을 제거하는 단계로 이루어지는 것을 특징으로 하며, 상기 플라즈마 처리는 H2O 플라즈마에 CF4 가스가 첨가된 챔버 내에서 실시되는 것을 특징으로 한다.According to an aspect of the present invention, an electrode is formed on a lower insulating film formed on a silicon substrate, and then an upper insulating film and a photoresist film are sequentially formed on an entire upper surface thereof. Forming a contact hole by etching the upper insulating film so that the electrode is exposed by an etching process using a photosensitive film as a mask, and performing a plasma treatment to remove the polymer generated during the etching process from the step; And removing the photoresist film, wherein the plasma treatment is performed in a chamber in which CF 4 gas is added to the H 2 O plasma.
도 1a 내지 1c는 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method of forming a contact hole in a conventional semiconductor device.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.2A to 2D are cross-sectional views of devices for explaining a method for forming contact holes in a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 및 11: 실리콘 기판2 및 12: 제 1 절연막1 and 11: silicon substrate 2 and 12: first insulating film
3 및 13: 하부전극4 및 14: 유전체막3 and 13: lower electrodes 4 and 14: dielectric film
5 및 15: 상부전극6 및 16: 제 2 절연막5 and 15: upper electrodes 6 and 16: second insulating film
7 및 17: 감광막7: 감광막 찌꺼기7 and 17: photosensitive film 7: photosensitive film residue
8 및 18: 콘택홀9 및 19: 폴리머8 and 18: contact holes 9 and 19: polymer
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서,2A to 2D are cross-sectional views of devices for describing a method for forming contact holes in a semiconductor device according to the present invention.
도 2a는 제 1 절연막(12)이 형성된 실리콘 기판(11)상에 하부전극(13), 유전체막(14) 및 상부전극(15)이 적층된 구조의 메모리 셀을 형성한 후 전체 상부면에 제 2 절연막(16) 및 감광막(17)을 순차적으로 형성하고, 콘택홀 마스크를 이용한 사진 및 식각 공정으로 상기 감광막(17)을 패터닝한 상태의 단면도로서, 상기 제 1 절연막(12)은 산화막으로 형성되며, 상기 하부전극(13)은 백금(Pt)으로 형성된다.FIG. 2A illustrates a memory cell having a structure in which a lower electrode 13, a dielectric layer 14, and an upper electrode 15 are stacked on a silicon substrate 11 on which a first insulating layer 12 is formed, and then on an entire upper surface thereof. A cross-sectional view of the second insulating film 16 and the photosensitive film 17 are sequentially formed, and the photosensitive film 17 is patterned by a photolithography and an etching process using a contact hole mask. The first insulating film 12 is an oxide film. The lower electrode 13 is formed of platinum Pt.
도 2b는 패터닝된 상기 감광막(17)을 마스크로 이용한 식각 공정으로 노출된 부분의 상기 제 2 절연막(16)을 식각하여 상기 상부전극(15)이 노출되도록 콘택홀(18)을 형성한 상태의 단면도인데, 상기 콘택홀(18)의 측벽 및 상기 감광막(17)의 표면에 상기 식각 공정시 생성된 폴리머(19)가 잔류된다.FIG. 2B illustrates a state in which a contact hole 18 is formed to etch the second insulating layer 16 of the exposed portion by an etching process using the patterned photosensitive layer 17 as a mask to expose the upper electrode 15. In cross-sectional view, the polymer 19 generated during the etching process remains on the sidewall of the contact hole 18 and the surface of the photoresist layer 17.
상기에서, 제 2 절연막(16)을 식각하여 콘택홀을 형성하는 공정은 일반적인 공정으로써, 절연막(일반적으로 산화막)의 식각에 사용되는 가스는 일반적으로 CF4, C2F6, C4F8, C3F8, CHF3 처럼 "C"와 "F"가 같이 들어있는 가스를 주 식각 가스로 사용한다. 그리고, Ar, CO, N2, O2, 등을 첨가하여 여러 가지 식각 특성을 조절한다. 본 발명에서는 식각 가스로 Ar, C2F6, N2를 사용한다.In the above, the process of forming the contact hole by etching the second insulating film 16 is a general process, the gas used to etch the insulating film (generally the oxide film) is generally "C4, C2F6, C4F8, C3F8, CHF3" The gas containing "and" F "is used as the main etching gas. Then, Ar, CO, N2, O2, etc. are added to adjust various etching characteristics. In the present invention, Ar, C2F6, N2 is used as an etching gas.
또한, 일반적으로 식각 공정시에 발생하는 식각 폴리머는 식각 공정에 사용하는 식각 가스, 식각하는 물질과 식각 시에 노출되는 하부 물질에 따라 달라진다. 절연막(예를 들어, SiO2)의 식각 시에 발생하는 폴리머로는 일반적으로 감광막으로 쓰이는 물질(PR)에서 나오는 C, H, O 등의 물질, 식각 가스로 쓰이는 가스에서 나오는 C, F계열의 물질과 식각되는 물질에서 나오는 Si, O, 등의 물질들이 혼합되어 결합된 Si, C, F, O, H 등의 결합물이다. 본 발명에서는 절연막을 식각하면서 노출되는 하부 물질이 하부 전극(13)으로써 플라티늄(Pt)이기 때문에 상기에서 서술한 식각 폴리머 이외에 식각 중에 스퍼터(Sputter)된 Pt등도 같이 존재하게 된다. 그래서, 전체적으로 생성되는 폴리머(19)는 Pt, Si, C, F, O, H등이 결합된 물질이고, 특히 폴리머(19) 내에 Pt 같은 금속성 물질이 존재하게 되어 습식 세정으로 쉽게 제거되지 않는다.In general, the etching polymer generated during the etching process depends on the etching gas used in the etching process, the material to be etched and the underlying material exposed during the etching process. Polymers generated during the etching of an insulating film (eg SiO2) include C, H, O, etc., which are generally produced from the photoresist (PR), and C, F, which are released from the gas, which is used as an etching gas. Si, C, F, O, H, etc. are combined with a mixture of materials such as Si, O, etc. coming from the material to be etched. In the present invention, since the lower material exposed while etching the insulating film is platinum (Pt) as the lower electrode 13, Pt sputtered during etching is present in addition to the above-described etching polymer. Thus, the polymer 19 produced as a whole is a material in which Pt, Si, C, F, O, H, and the like are combined, and in particular, metallic materials such as Pt are present in the polymer 19 and are not easily removed by wet cleaning.
도 2c는 Pt 등과 같은 금속성 물질이 포함되어 습식 세정으로는 쉽게 제거되지 않는 폴리머(19)를 제거하기 위하여 플라즈마 처리를 실시하여 상기 폴리머(19)를 완전히 제거한 상태의 단면도로서, 상기 플라즈마 처리는 H2O 플라즈마에 30 내지 50 Sccm의 CF4 가스가 첨가된 분위기의 챔버(Chamber)내에서 실시되며, 상기 챔버에는 100 내지 200 와트(W)의 전력이 인가된다.FIG. 2C is a cross-sectional view of a state in which the polymer 19 is completely removed by performing a plasma treatment to remove a polymer 19 containing a metallic material such as Pt and which is not easily removed by wet cleaning. 30 to 50 Sccm of CF4 gas is added to the plasma in an atmosphere (Chamber), and the chamber is applied with power of 100 to 200 watts (W).
도 2d는 상기 플라즈마 처리 후 산소(O2) 및 질소(N2) 가스를 이용하여 상기 감광막(17)을 제거한 상태의 단면도로서, 감광막 찌꺼기 및 폴리머가 잔류되지 않은 상태가 도시된다. 상기 감광막(17) 제거 시 챔버에는 1000 내지 3000 와트(W)의 전력이 인가되며, 상기 산소(O2)의 공급량은 2000 내지 4000 sccm이 되도록 하고, 상기 산소(O2)와 질소(N2)의 공급비는 10 : 1 정도가 되도록 한다.FIG. 2D is a cross-sectional view of the photoresist layer 17 removed using oxygen (O 2) and nitrogen (N 2) gas after the plasma treatment, in which the photoresist residue and the polymer do not remain. When the photosensitive film 17 is removed, electric power of 1000 to 3000 watts (W) is applied to the chamber, and the supply amount of oxygen (O 2) is 2000 to 4000 sccm, and the supply of oxygen (O 2) and nitrogen (N 2) is performed. The ratio should be about 10: 1.
또한, 상기와 같이 감광막(17)을 제거한 후 순수(DI) 또는 EKC830 화학용액을 사용하여 세정 공정을 실시하여도 된다.In addition, after the photosensitive film 17 is removed as described above, the cleaning step may be performed using pure water (DI) or an EKC830 chemical solution.
상술한 바와 같이 본 발명에 의하면 콘택홀을 형성하기 위한 식각 공정시 생성된 폴리머를 CF4 가스를 이용한 플라즈마 처리로 완전히 제거한 후 산소(O2) 및 질소(N2) 가스를 이용하여 상기 식각 공정시 마스크로 사용된 감광막을 제거하므로써 감광막 찌꺼기 및 폴리머의 잔류에 의한 불량의 발생이 방지된다. 따라서 공정의 안정성 및 공정 마진(Margin)이 향상되어 소자의 수율이 증대될 수 있다.As described above, according to the present invention, the polymer generated during the etching process for forming the contact hole is completely removed by plasma treatment using CF4 gas, and then, as the mask during the etching process using oxygen (O2) and nitrogen (N2) gases. By removing the used photoresist film, the occurrence of defects due to the photoresist debris and residual polymer is prevented. Therefore, the stability of the process and the process margin (Margin) can be improved to increase the yield of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061378A KR100332647B1 (en) | 1998-12-30 | 1998-12-30 | Method of forming a contact hole in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061378A KR100332647B1 (en) | 1998-12-30 | 1998-12-30 | Method of forming a contact hole in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044875A KR20000044875A (en) | 2000-07-15 |
| KR100332647B1 true KR100332647B1 (en) | 2002-09-18 |
Family
ID=19568130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061378A KR100332647B1 (en) | 1998-12-30 | 1998-12-30 | Method of forming a contact hole in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332647B1 (en) |
-
1998
- 1998-12-30 KR KR1019980061378A patent/KR100332647B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044875A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11260785A (en) | Eliminating method of photoresist material and etching residue | |
| JP2007129219A (en) | Etching process using c4f8 for silicon dioxide and cf4 for titanium nitride | |
| US20080160768A1 (en) | Method of manufacturing gate dielectric layer | |
| JP2004517470A (en) | Method for removing etching residue generated in via formation step | |
| US7060628B2 (en) | Method for fabricating a hard mask polysilicon gate | |
| KR100377174B1 (en) | Method for making capacitor | |
| KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
| KR20050011203A (en) | Method of forming plug of semiconductor device | |
| KR100461743B1 (en) | Method For Plasma Etching Of Ir-Ta-O Electrode And For Post-Etch Cleaning | |
| KR100282416B1 (en) | Method for fabricating semiconductor device | |
| JP2003298049A (en) | Manufacturing method for semiconductor device | |
| JP2005136097A (en) | Method of manufacturing semiconductor device | |
| KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
| KR20000061225A (en) | Method for fabricating trench of semiconductor device | |
| KR100264237B1 (en) | Method of forming hole | |
| KR100195245B1 (en) | Method for forming a contact of a semiconductor device | |
| KR100460801B1 (en) | Semiconductor device manufacturing method | |
| KR19990005143A (en) | Contact hole formation method of semiconductor device | |
| KR940005626B1 (en) | Method of making pattern of polysilicone | |
| KR930000875B1 (en) | Nitride film ashing method using dry etching process | |
| KR100525106B1 (en) | method for forming a storage node pattern in a semiconductor device | |
| KR20030052168A (en) | Method for metal line patterning of semiconductor device | |
| KR20000038807A (en) | Method for manufacturing a ruthenium electrode of a semiconductor device | |
| JPH1126434A (en) | Formation of pattern | |
| KR19980073438A (en) | Cleaning method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |