KR19980041997A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR19980041997A
KR19980041997A KR1019970057072A KR19970057072A KR19980041997A KR 19980041997 A KR19980041997 A KR 19980041997A KR 1019970057072 A KR1019970057072 A KR 1019970057072A KR 19970057072 A KR19970057072 A KR 19970057072A KR 19980041997 A KR19980041997 A KR 19980041997A
Authority
KR
South Korea
Prior art keywords
wafer
ashing
resist pattern
gas
atmosphere
Prior art date
Application number
KR1019970057072A
Other languages
English (en)
Other versions
KR100277781B1 (ko
Inventor
소이찌로 오자와
사토루 미하라
꾸니히꼬 나가세
마사아끼 아오야마
나오끼 니시다
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR19980041997A publication Critical patent/KR19980041997A/ko
Application granted granted Critical
Publication of KR100277781B1 publication Critical patent/KR100277781B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은, 금속막의 패터닝시에 마스크로서 사용한 레지스트를 애싱하는 공정을 포함하는 반도체 제조 방법에 관한 것으로, 장치를 복잡하지 않게 하고, 애싱후의 부식 발생 방지 효과를 더욱 높이는 것을 목적으로 한다.
본 발명에 의하면, 래지스트 패턴의 애싱은, 30 유량% 이상의 비율로 물을 함유한 가스를 플라즈마화 하여 얻어진 제1 생성물을 함유한 제1 분위기 중에 상기 레지스트(13), 상기 배선(12a) 및 주변을 놓아 둠과 동시에, 그 전 또는 후 또는 전후에, 산소 가스를 주성분으로 하는 산소 혼합 가스를 플라즈마화 하여 얻어진 제2 생성물을 함유한 제2 분위기 중에 상기 레지스트(13)를 놓아 둠으로써 행한다.

Description

반도체 장치의 제조방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 금속막의 패턴닝시에 마스크로서 사용한 레지스트를 애싱하는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 배선을 형성하는 경우에는, 예를 들어, 알루미늄을 주성분으로 한 금속막 위에 레지스트 패턴을 형성한 후에, 금속막 중 레지스트로 덮여지지 않은 부분을 이방성으로 애칭하여 금속막을 배선 형상으로 한다. 이 애칭에는, 일반적으로 염소와 같은 할로겐 원자를 함유한 가스가 사용된다.
배선 패턴을 형성한 후에 배선 위의 레지스트를 애싱에 의해 제거하고, 이어서 배선 표면과 그 주변을 산이나 알카리 등의 약액 또는 물에 의해서 습식 처리를 행하고 있다. 이 애싱에 사용되는 가스는, 많은 경우, 산소(O2)를 주성분으로 하여 물(H2O)이나 사불화탄소(CF4) 등을 첨가한 가스이다.
그런데, 염소를 함유한 가스를 사용하여 알루미늄을 주성분으로 한 금속막을 이방성으로 건식 애칭하면, 그 금속막 표면이나 그 주변의 하지(下地) 표면에 염소 원자가 남아 있음이 알려져 있다.
이 때문에, 배선이 형성된 웨이퍼를 대기중에 꺼내 놓으면, 웨이퍼 위에서는 염소 원자가 대기중의 물과 반응하여 염산이 생성된다. 그 염산은, 배선을 구성하는 알루미늄과 반응하여 배선에 부식(corrosion)을 발생시킨다. 이 부식은, 반도체 장치의 신뢰성을 저하기키거나, 수율의 저하를 야기하는 원인이 된다.
부식 발생을 방지하기 위해서, 여러 가지 방법이 고려되고 있다. 그 예를 이하에 설명한다.
일본 특개평 3-138122호, 일본 특개평 2-80585호 공보에는, 에칭 후 또는 애싱후에 웨이퍼 표면에 폴리머 등의 막을 형성하고, 그 후에 웨이퍼를 대기중에 꺼내 놓음으로써, 폴리머 등의 막에 의해 염소와 대기와 접촉을 방지함이 제안되어 있다. 그러나, 이 방법에서는, 에칭 장치에 막퇴적장치를 부착할 필요가 있어, 장치가 비싸게 된다. 또한, 막퇴적정치의 유지, 예를 들어 먼지에 대한 대책을 위한 세정 등의 처리가 늘어나게 된다. 또한, 폴리머 등의 막은, 다음의 공정 전에 제거할 필요가 있어 시간이 걸린다.
일본 특개평 2-165656호 공보에는, 에칭과 애싱을 행한 후에, 웨이퍼를 대기중에 꺼내어 놓지 않고, 동일 장치내에서 SiO2등의 층간막을 퇴적하는 방법이 기재되어 있다. 이 방법에서는, 웨이퍼 위에서 염소 원자가 부착된 부분을 대기에 놓아두지 않는다는 점에서 유효하지만, 부식의 원인이 되는 염소 원자를 웨이퍼 위에 남겨 두고, 에칭 잔사를 습식 처리로 제거할 수 없다는 문제가 있다. 더구나, 에칭 장치에 층간막 퇴적장치를 부착할 필요가 있어 장치가 비싸게 된다.
또한, 일본 특개평 3-166724호, 일본 특개평 3-180040호에는, 에칭후 또는 애싱후에, 웨이퍼를 물, 유기 용제 등을 사용하여 습식으로 처리하는 방법이 제안되어 있다. 습식 처리는, 염소 제거에 대하여 큰 효과가 있지만, 웨이퍼를 대기에 놓아두는 것을 피할 수 없다. 물론 습식 처리를 진공하에서 행하는 것도 생각할 수 있지만, 장치가 비싸지므로 현실적이지 않다. 또한, 일본 특개소 57-89477호, 일본 특개평 4-64233호 공보에는, 에칭후 또는 애싱 후에, 웨이퍼를 장치로부터 꺼내 놓기 전에 진공 분위기 중에서 웨이퍼에 레이저 광을 조사하거나 가열하여 염소를 웨이퍼 위에서 제거하는 방법이 기재되어 있다. 그러나, 애칭 장치나 애싱장치에 레이저를 탑재하거나, 또는 레이저 광을 탑재하는 스테이지나 다른 챔버가 필요하게 되어, 이에 의해 장치 구성이 복잡하게 되어 비싸게 된다는 문제가 있다.
한편, 에칭이나 애싱 장치를 복잡하고 비싸게 하지 않는 염소 제거법으로서는, 이하와 같은 방법이 제안되어 있다.
예를 들어, 일본 특개평 4-259220호, 일본 특개평 7-254589호 공보에는, 레지스트의 애싱시에 산소나 메탄올이나 이소프로필 알콜을 혼합한 가스를 사용하여, 애싱과 동시에 염소를 웨이퍼 위에서 제거하는 방법이 제안되어 있다.
또한, 일본 특개평 3-41728호 공보에는, CF4와 O2를 사용하여 애싱한 후에, H2O 가스를 플라즈마화 시키지 않고 웨이퍼에 공급하여 그 위의 염소를 제거하는 방법이 기재되어 있다. 그러나, 이 방법에 의하면, 염소를 완전히 제거할 수 없음이, Kondo et al., Proc. of 13th Symposium on Dry Process, 10, 24, 1991에 보고 되어 있다.
이에 대하여, Kondo의 문헌이나 일본 특허공보 2510053호에는, O2와 H2O를 사용한 다운 플로우(down flow) 애싱에 의해, 부식의 발생을 방지함이 기술되어 있다. 이 방법은, 웨이퍼 위의 염소 원자의 제거에 큰 효과가 있지만, Kondo의 문헌이나 일본 특허공보 2510053호에는, O2와 H2O를 사용한 다운 플로우 애싱 중의 H2O가스의 첨가량이 부식 발생 방지에 어떠한 영향을 미치는지는 기술되어 있지 않다.
또한, O2와 H2O를 사용한 다운 플로우 애싱과 웨이퍼의 가열 온도의 조합이 부식발생 방지나 애싱 잔사의 발생에 어떠한 영향을 주는지에 대해서도 기술되어 있지 않다.
O2/H2O 다운 플로우 애싱에 대해서는 일본 특개평 6-333924호 공보에도 기재가 있고, 이 공보에서는, 에칭 전에 자외선(UV) 경화함으로써, 에칭 중에 레지스트 표면에 형성되는 변질층이 O2/H2O 다운 플로우 애싱후에 잔사로서 웨이퍼 위에 남지 않게 됨이 기재되어 있다. 이 변질층은, 에칭 가스 중의 염소나 에칭된 알루미늄 원자가 각각 레지스트 표면에 부착하고, 다시 웨이퍼 가열 온도에 의해 염소와 알루미늄 원자와 레지스트가 반응하여 형성된 것이다. 자외선 경화하지 않은 경우에는, 그 변질층은 잔사로서 남기 쉽다.
그러나, 부식 원인으로 되는 염소는, 레지스트의 잔사 중에 함유되어 있는 것만이 아니고, 예를 들어 패터닝된 알루미늄 배선의 측벽 부분 등에 흡착되어 있어, 레지스트의 잔사가 발생하지 않도록 하는 것만으로는 부식 발생 방지 효과가 불충분하다. 또한, 자외선 경화에 의한 변질층의 제거는, 염소의 제거 효과는 있지만, 자외선 조사 수단이 필요하게 되어 구조가 복잡하게 된다.
본 발명의 목적은, 장치를 복잡하지 않게 하고, 애싱후의 부식 발생 방지 효과를 더욱 높일 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
도 1은 본 발명의 실시 형태에서 사용되는 매엽식 웨이퍼 처리 장치의 개요 구성을 나타낸 평면도.
도 2는 본 발명의 실시 형태에서 사용되는 애싱 장치의 제 1 예를 나타낸 개요 구성도.
도 3a ∼ 도 3d는 본 발명의 제 1 실시 형태에서의 레지스트 애싱 공정의 제1 예를 나타낸 단면도.
도 4a ∼ 도 4c는 본 발명의 제1 실시 형태에서의 레지스트 애싱 공정의 제2 예를 나타낸 단면도.
도 5a ∼ 도 5c는 본 발명의 제1 실싱 형태에서의 레지스트 애싱 공정의 제3 예를 나타낸 단면도이고, 도 5d는 본 발명의 실시 형태에서의 레지스트 애싱 공정의 제3 예의 요부를 나타낸 단면도.
도 6은 본 발명의 제1 실시 형태의 제1 ∼ 제4 예의 레지스트 애싱 방법을 행한 경우의 염소 함유량과, 종래 레지스트의 애싱 방법에 의한 염소 함유량을 각각 웨이퍼 가열 온도의 관계에서 조사한 도면.
도 7은 본 발명의 제 1 실시 형태의 제5 예의 레지스터 애싱 방법에서의 가스유량 변화를 나타낸 도면.
도 8은 본 발명의 제1 실시 형태의 제5 예의 레지스트 애싱 방법에서의 가스중 H2O유량비와 부식 발생수의 관계를 나타낸 도면.
도 9는 종래 방법에 의한 애싱 후에 배선 위의 잔사를 나타낸 단면도.
도 10은 종래 방법에 의한 애싱 후의 배선을 나타낸 현미경 사진.
도 11은 종래 방법에 의한 애싱 후의 배선을 나타낸 SEM 사진.
도 12는 종래 방법에 의한 애싱 후에 레지스트 박리액에 의한 습식 처리 후의 배선을 나타낸 SEM 사진.
도 13a와, 도 13b는 본 발명의 제2 실시 형태에서의 레지스터 잔사를 제거하기 위한 레지스터 애싱 공정의 제 1 예를 나타낸 단면도.
도 14는 도 13a와 도 13b에 나타낸 애싱 후의 배선을 나타낸 현미경 사진.
도 15는 도 13a와 도 13b에 나타낸 애싱 후의 배선을 나타낸 SEM 사진.
도 16은 도 15에 나타낸 배선을 다시 레지스터 박리액에 의해 처리한 후의 상태를나타낸 SEM 사진.
도 17a와 도 17b는 본 발명의 제2 실시 형태에서의 레지스트 잔사를 제거하기 위한 레지스트 애싱 공정의 제2 예를 나타낸 단면도.
도 18은 도 17a와 도 17b에 나타낸 애싱 후의 배선을 나타낸 현미경 사진.
도 19는 도 17a와 도 17b에 나타낸 애싱 후의 배선을 나타낸 SEM 사진.
도 20은 도 19에 나타낸 배선을 다시 레지스트 박리액에 의해 처리한 후의 상태를 나타낸 SEM 사진.
도 21a ∼ 도 21c는 본 발명의 제3 실시 형태의 제1 예의 애싱 공정을 나타낸 단면도.
도 22는 본 발명의 제2 실시 형태의 애싱 후의 웨이퍼 가열 온도의 시간적 변화와 애싱 분위기 중의 압력 변화를 나타낸 도면.
도 23와 도 24는 본 발명의 제3 실시 형태의 제1 예에 의해 애싱한 후의 배선 및 주변을 나타낸 도면.
도 25는 종래 기술에 의해 애싱된 후의 배선 및 주변을 나타낸 도면.
도 26a와 도 26b는 본 발명의 제3 실시 형태에서의 웨이퍼 온도 조정 방법의 예를 나타낸 도면.
도 27은 본 발명의 실시 형태에 사용된 애싱 장치의 제2 예를 나타낸 개요 구성도.
도 28은 본 발명의 실시 형태에서 애싱시에 사용하는 산소를 주성분으로 한 가스 중에 함유된 물의 함량과 애싱율의 관계를 나타낸 도면.
도 29는 본 발명의 실시 형태에 사용하는 애싱 장치의 제 3 예를 나타낸 구성도.
*도면의 주요 부분에 대한 부호의 설명*
1웨이퍼 처리 장치
2로봇
3웨이퍼 반송실
6에칭 장치
7애싱 장치
7a애싱 챔버
7b마이크로파 도입실
7c분할판
7d플라즈마 발생실
7e제1 가스 도입관
7f제2 가스 도입관
7g 샤워 헤드
7h 반응실
7k웨이퍼 스테이지
7m히터
7n배기관
8a∼8f게이트 밸브
9L램프
9c석영판
10실리콘 웨이퍼
11절연막
12금속막
12a배선
13레지스트 패턴
(1) 상기한 과제는, 도 3∼도 5에 예시한 바와 같이, 반도체층을 포함하는 웨이퍼(10)에서 알류미늄 또는 알류미늄 함유재료로 된 금속막(12) 위에 레지스트 패턴(13)을 형성하는 공정과, 상기 레지스트 패턴(13)으로 덮여지지 않은 상기 금속막(12)을 에칭 가스를 사용하여 에칭함으로써 상기 금속막(12)으로 된 배선(12a)을 형성하는 공정과, 상기 레지스트 패턴(13)을 애싱하는 공정을 포함하고, 상기 애싱 공정은, 30 유량% 이상의 비율로 물을 함유하는 가스를 플라즈마화하여 얻어진 제1 생성물을 포함하는 제1 분위기 중에서 상기 레지스터 패턴(13), 상기 배선(12a) 및 그 주변을 놓아두는 공정과, 산소 가스를 주성분으로 하는 산소 혼합 가스를 플라즈마화하여 얻어진 제2 생성물을 포함하는 제2 분위기 중에 상기 레지스터 패턴(13)을 두어 상기 제2 생성물에 의해 상기 레지스터 패턴(13)을 애싱하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해 해결한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 에칭 가스는, 염소 함유 가스인 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 산소 혼합 가스에는, 가스상의 물이 30 유량%보다도 낮은 양으로 함유되어 있는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 30 유량% 이상의 비율로 상기 물을 함유한 가스는, 100 유량%의 물인 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 도 3, 도 5에 예시한 바와 같이, 상기 제1 분위기 중에 상기 레지스트 패턴(13), 상기 배선(12a) 및 그 주변을 놓아 두는 공정은, 상기 제2 분위기 중에서 상기 레지스트 패턴(13)을 애싱하는 공정 전인 것을 특징으로 한다. 또한, 상기 제2 분위기 중에서의 상기 레지스트 패턴을 애싱하여 잔사가 있는 경우에, 상기 잔사를 용제에 의해 제거하는 공정을 갖는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 도 4, 도 5에 예시한 바와 같이, 상기 제1 분위기중에 상기 레지스터 패턴(13), 상기 배선(12a) 및 그 주변을 놓아두는 공정은, 상기 제2 분위기중에서 상기 레지스트 패턴(13)을 애싱하는 공정 후인 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 제1 분위기 중에 상기 레지스트 패턴(13), 상기 배선(12a) 및 그 주변을 놓아두는 공정은, 상기 제2 분위기 중에서 상기 레지스터 패턴(13)을 애싱하는 공정 전과 후인 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 산소 혼합 가스로서, 산소와 물의 혼합 가스를 사용한 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 산소 혼합 가스로서, 산소와 불소 함유 가스의 혼합 가스를 사용하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 제1 분위기 중에서 상기 레지스트 패턴(13), 상기 배선(12a) 및 그 주변을 놓아두는 공정과, 제2 분위기 중에서 상기 레지스트 패턴(13)을 애싱하는 공정을 종료한 후에, 상기 웨이퍼(10)를 상기 제1 및 제2 분위기 이외에 1mTorr 이하의 제3 분위기에 20초간 이상 놓아두는 공정을 더 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 제1 분위기는 상 기 제1 생성물 중의 중성 활성 입자만으로 구성되는 동시에, 상기 제2 분위기는 상기 제2 생성물 중의 중성 활성 입자만으로 구성되는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 제1 생성물에는 할로겐을 함유하지 않는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 제1 생성물에 의한 상기 레지스트 패턴(13)의 애싱과 상기 제2 생성물에 의한 상기 레지시트 패턴(13)의 애싱은 교호로 복수회 행하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 레지시트 패턴(13)의 애싱 공정은, 상기 금속막(12)위에 상기 레지시트 패턴(13)을 형성하는 공정 후에 상기 웨이퍼(10)를 대기에 놓아두지 않고 반송한 장소에서 행하는 것을 특징으로 한다.
(2) 상기한 과제는, 도 9, 도 15에 예시한 바와 같이, 반도체를 포함하는 웨이퍼(10) 위에 알루미늄 또는 알루미늄 함유 재료로 된 금속막(12)위에 레지스트 패턴(13)을 형성하는 공정과, 상기 레지스트 패턴(13)으로 덮이지 않은 상기 금속막(12)을 에칭 가스를 이용하여 에칭함으로써 상기 금속막(12)으로 된 배선(12a)을 형성하는 공정과, 가열 수단(7m, 9L)에 의해 온도 제어하여 상기 웨이퍼(10)의 온도를 초기에는 130℃ 이하로 설정하고, 그 후에 가열 온도를 130℃ 보다 높게 상승시켜 상기 레지스트 패턴(13)을 상기 생성물에 의해 애싱하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법에 의해 해결한다.
상기한 반도체 제조 방법에 있어서, 상기 가열 수단(7m, 9L)에 의한 상기 웨이퍼(10)의 가열은, 상기 분위기 중의 웨이퍼 스테이지(7k) 아래에 배치된 히터(7m)에 의한 가열인 것을 특징으로 한다. 이 경우, 상기 웨이퍼(10) 상기 온도 상승은, 상기 웨이퍼(10)를 상기 웨이퍼 스테이지(7k)로부터 거리를 두어 상기 웨이퍼 온도의 가열을 130℃ 이하로 되도록 설정한 후에, 상기 웨이퍼 스테이지(7k) 위에 상기 웨이퍼(10)를 접촉시켜 상기 웨이퍼(10)의 온도를 130℃ 보다도 높게 상승시켜 행하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 가열 수단(7k)에 의한 상기 웨이퍼(10)의 가열은, 광을 조사함에 의한 상기 웨이퍼(10)의 가열인 것을 특징으로 한다. 이 경우, 상기 웨이퍼(10)의 상기 온도 상승은, 상기 광의 광조사량을 증가시키거나, 상기 광의 조사를 정지한 상태로부터 조사를 개시하여 행함을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 웨이퍼(10)의 온도를 상승시킬 대에는, 일시적 또는 계속적으로 상기 분위기의 압력을 상승시킴을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 분위기는, 상기 산소 함유 가스를 플라즈마화하여 얻어진 생성물 중의 중성 활성종 만으로 구성된 분위기인 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에 있어서, 상기 산소 함유 가스에는 할로겐을 함유하지 않는 것을 특징으로 한다.
다음에, 본 발명의 작용에 대해서 설명한다.
본 발명에 의하면, 레지스트 패턴을 사용한 에칭에 의해서 알루미늄 또는 알루미늄 함유재로 된 금속막을 패터닝한 후에, 산소 혼합 가스를 플라즈마화하여 레지스트 패턴을 애싱함과 동시에, 그 애싱 전, 후 또는 그 전후의 공정에 있어서, 30 유량% 이상의 비율로 물을 포함하는 가스를 플라즈마화하여 얻어진 생성물의 분위기 중에 웨이퍼를 놓도록 하였다.
이에 의해, 웨이퍼 위에 존재하는 염소 등의 부식 발생 원인으로 되는 염소가, 물 플라즈마로부터 얻어진 생성물에 의해 제거됨이 실험적으로 확인되었다. 그 생성물로서는, 중성의 활성 입자(활성종)나 이온이나 전자 등이 있다.
또한, 그 물을 포함하는 가스는, 물을 많게 할 수록 염소 제거 효과가 높고, 100 유량%의 경우에 염소 제거 효과는 현저하게 된다.
이에 의해, 금소막으로 된 배선에 부식 발생이 어렵게 됨이 판명되었다. 그런데, 그와 같은 생성물의 웨이퍼 처리에 의해, 금속과 유기물의 변질층에 의해서 생긴 레지스트 잔사가 용이하게 제거될 수 있음이 명백하게 되었다.
또한, 다른 발명에 의하면, 레지스트 패턴을 애싱할 때에, 애싱 개시시의 웨이퍼 온도를 130℃ 이하로 하고, 그 후에, 웨이퍼 온도를 130℃ 이상으로 상승하도록 하고 있다.
이에 의하면, 레지스트 패턴의 표면에 형성되는 레지스트 변질층의 발생을 억제하면서 그 레지스트 패턴의 표면이 애싱되어 제거됨이 실험에 의해 명백하게 되었다. 이 결과, 레지스트 패턴의 변질층의 잔사 발생이 방지되고, 염소의 웨이퍼 위로부터의 이탈이 레지스트 잔사에 의해 방해되지 않게 되어, 염소에 의한 부식 발생이 억제된다. 또한, 레지스트 잔사에 기인하는 먼지의 발생도 방지된다.
또한, 130℃ 이하의 웨이퍼 가열 온도로 레지스트 패턴을 애싱하면 애싱 속도가 느리므로, 웨이퍼 가열 온도를 130℃ 이하로 함은, 애싱 공정의 초기에만 행함이 바람직하다.
(발명의 실시 형태)
이하에 본 발명의 실시 형태를 도면에 기초하여 설명한다.
(제1 실시 형태)
도 1은, 본 발명의 실시에 사용되는 매엽식(枚葉式) 웨이퍼 처리 장치의 개요 구성을 나타낸 평면도이다.
도 1에 나타낸 웨이퍼 처리 장치(1)는, 웨이퍼 반송 로봇(2)이 부착된 웨이퍼 반송실(3)을 갖고, 그 웨이퍼 반송실(3)에는, 미처리 웨이퍼를 수납하는 로드 챔버(load chamber)(4)와 처리가 끝난 웨이퍼를 수납하는 언로드 챔버(unload chamber)(5)가 인접하고 있다. 또한, 웨이퍼 반송실(3)에는 에칭 장치(6)와 애싱 장치(7)가 인접하고 있다.
웨이퍼 반송실(3) 내 로드 챔버(4), 언로드 챔버(5), 에칭 장치(6) 및 애싱 장치(7)의 각 접속 부분에는, 각각 게이트 밸브(gate valve)(8a, 8b, 8c, 8d)가 부착되어 있다. 또한, 로드 챔버(4), 언로드 챔버(5) 내 웨이퍼 반송실(3)과 반대측에는 각각 다른 게이트 밸브(8e, 8f)가 부착되어 있다. 그들 게이트 밸브(8a ∼ 8f)에 의해, 각 실 및 각 챔버 안이 따로 따로 기밀성을 유지하도록 되어 있다.
에칭 장치(6)로서, 예를 들어 전자 사이클로트론 공명(Electronic Cyclotron Resonance, ECR)에칭장치가 사용되고, 그 ECR 장치의 챔버에는 에칭용의 가스를 도입하기 위한 가스도입관(6a)이 접속되어 있다. 이 에칭 장치(6)에는, 가스 도입관(6a)과 매스 플로우 콘트롤러(mass flow controller)(6b)를 통하여 반응 가스원(6c)이 접속되어 있다.
에칭 장치(7)로서, 예를 들어 도 2에 나타낸 바와 같은 마이크로파(microwave) 다운 플로우형 애싱 장치가 사용된다.
도 2에서, 챔버(7a)의 상부에는 마이크로파 도입실(7b)이 형성되고, 그 마이크로파 도입실(7b)의 아래쪽에는 석영, AIN 또는 Al2O3로 된 분할판(7c)을 통하여 플라즈마 발생실(7d)이 설치되어 있다. 그 플라즈마 발생실(7d)에는 제1 및 제2 가스관(7e, 7f)이 접속되어 있고, 제1 및 제2 가스 도입관(7e, 7f)으로부터 플라즈마 발생실(7d)로 도입된 가스는 마이크로파에 의해 플라즈마화 된다. 또한, 플라즈마 발생실(7d)의 아래쪽에는, 지경 2 ∼ 3㎜ 정도의 작은 구멍이 다수개 형성된 샤워 헤드(7g)가 배치되고, 그 더 아래쪽에는 반응실(7h)이 설치되어 있다.
또한, 반응실(7h)의 저부에는 히터(7m)를 내장한 웨이퍼 스테이지(7k)가 배치되고, 웨이퍼 스테이지(7k)의 더 아래쪽에서는 배기관(7n)이 챔버(7a)에 접속되어 있다.
또한, 제1 가스 도입관(7e)에는 매스 플로우 콘트롤러(7r)를 통하여 H2O 가스원(7s)이 접속되고, 또, 제2 가스 도입관(7f)에는, 매스 플로우 콘트롤러(7p, 7q)를 통하여 O2와 CF4가스원(7t, 7u)이 접속되어 있다. 그 CF4가스원(7u)은, 애싱시에 요구되는 경우에 개폐 밸브(7v)개폐에 의해 플라즈마 발생실(7d)에 연결된다.
다음에, 상기한 웨이퍼 처리 장치(1)를 사용하여 실리콘 웨이퍼 위에 배선을 형성하는 공정을 설명한다.
(제 1 예)
배선 형성 공정은, 도시하지 않은 성막 장치를 사용한 금속막의 형성으로부터 시작한다.
먼저, 도 3a에 나타낸 바와 같이, 직경 6inch의 실리콘 웨이퍼(반도체 웨이퍼)(10) 위의 절연막(11)위에, 막두께 100㎚의 TiN, 막두께 600㎚의 AlCuTi, 막두께 100㎚의 TiN으로 된 삼층 구조의 금속막(12)을 형성한다. 이어서, 금속막(12)위에 레지스트를 1.7㎛ 정도 두께로 도포한 후에, 레지스트를 노광, 현상하여 레지시트 패턴(13)을 형성한다. 레지스트의 재료로서, 포지티브(positive)형의 i선 레지스트(상품명; THMR-IP2100, 도쿄 오우카 제)를 사용하였다. 또한, 레지스트 패턴(13)으로서 0.5㎛의 라인 및 스페이스 패턴을 형성하였다.
그 후에, 도 2에 나타낸 로드 챔버(4)에 실리콘 웨이퍼(10)를 넣고, 그 양측의 게이트 밸브(8a, 8e)를 닫은 상태로 로드 챔버(4)내를 감압하고, 이어서 웨이퍼 반송실(3)측의 게이트 밸브(8a)를 연다. 그리고, 로드 챔버(4)내의 실리콘 웨이퍼(10)를, 로봇(2)에 의해 꺼내어 에칭 장치(6)의 챔버내로 반송한다.
이어서, 에칭 장치(6) 측의 게이트 밸브(8b)를 닫고, 그 가스 도입관(6a)으로 부터 염소(Cl2)를 100sccm, 염화 붕소(BCl3)를 100sccm 및 아르곤(Ar)을 2sccm의 유량으로 도입한 상태에서, 에칭 장치(6)의 반응실(도시하지 않음)의 내부 압력을 4mTorr로 유지한다. 또한, 실리콘 웨이퍼(10)의 온도는 실온, 예를 들어 25℃로 설정한다.
이와 같은 에칭 조건에 의해, 레지스트 패턴(13)으로 덮이지 않은 금속막(12)을 제거하면, 도 3b에 나타낸 바와 같이, 레지스트 패턴(13)의 아래에만 금속막이 남아서 그 금속막(12) 패턴은 배선(12a)으로 된다.
그와 같은 에칭을 종료한 후에, 에칭 장치(6)의 게이트 밸브(8b)를 열어서 그 안으로부터 실리콘 웨이퍼(10)를 꺼내고, 이어서 애싱 장치(7)로 반송한다.
다음에, 웨이퍼 스테이지(7k)의 온도를 히터(7m)에 의해 200℃로 설정하여 실리콘 웨이퍼(10)를 가열한 상태로 한다. 이어서, 애싱 장치(7)의 게이트 밸브(8c)를 닫은 후에, 애싱 장치(7)의 제1 가스 도입관(7e)으로부터 가스상의 물(H2O)을 유량 300sccm으로 플라즈마 발생실(7d)로 도입하고, 그 외의 가스를 도입하지 않는다. 즉, 플라즈마 발생실(7d)에 공급된 가스는, H2O가 100% 함유된 것으로 된다. 그리고, 플라즈마 발생실(7d)과 반응실(7h)내의 압력을 1Torr으로 하면, 그 플라즈마 발생실(7d)내에서는 마이크로파에 의해 H2O가 플라즈마화 한다.
그리고, 플라즈마화한 H2O 중 중성 활성종(제 1 중성 활성종)만이 샤워 헤드(7g)의 다수의 작은 구멍을 통하여 가스 하류의 반응실(7h)에 공급하고, 반응실(7h)내의 웨이퍼 스테이지(7k)위에서는, 도 3c에 나타낸 바와 같이, 실리콘 웨이퍼(10) 및 레지스트 패턴(13)에 중성 활성종이 공급된다.
이 중성 활성종에는, 산소(O), 수소(H)의 원자 또는 물(H2O)의 여기(勵起)분자가 함유되고, 또, OH 유리기(遊離基)와 같은 활성종이 함유되어 있다.
이와 같은 H2O 중성 활성종의 실리콘 웨이퍼(10)로의 공급을 20초간 행한 후에, 제2 가스 도입관(7f)으로부터 산소를 유량 1235sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 적어도 H2O로 된 가스를 유량 65sccm으로 플라즈마 발생실(7d)내로 도입한다. 이 경우, 웨이퍼 스테이지(7k)의 온도를 200℃로 유지하고, 또, 가스중에 할로겐을 도입하지 않는다.
이에 의해, 플라즈마 발생실(7d)내에서는 산소를 주성분으로 한 가스 플라즈마가 발생한다. 플라즈마화한 산소나 물 중 중성 활성종(제2 중성 활성종)만이, 샤워 헤드(7g)의 다수의 작은 구멍을 통하여 가스 하류의 반응실(7h)로 공급된다. 이 반응실(7h)내의 웨이퍼 스테이지(7k) 위에는, 도 3d에 나타낸 바와 같이, 실리콘 웨이퍼(10)위에 그 중성 활성종이 공급되고, 실리콘 웨이퍼(10)위의 레지스트 패턴(13)은, 그 중성 활성종과 반응하여 재로 되어 제거된다.
그 중성 활성종에는, 산소(O), 수소(H)의 원자 또는 산소(O2), 물(H2O) 등의 여기 분자가 함유되고, 또한, OH 유리기와 같은 활성종이 함유되어 있다. 그리고, 그와 같은 여기 분자, 활성종 등이 레지스트와 반응하고, 특히, 원자상태의 산소(O)나 여기 산소분자(O2)에 의한 반응이 주인 것으로 생각된다.
이와 같은 H2O와 O2의 혼합 가스의 플라즈마 발생실(7d)로의 도입을 80초간 행한 후에 그 혼합 가스의 도입을 정지한다.
다음에, 플라즈마 발생실(7d)내의 가스를 배기하고, 이어서 애싱 장치(7)의 게이트 밸브(8c)를 열어 로봇(2)에 의해 실리콘 웨이퍼(10)를 꺼내고, 이어서, 그 실리콘 웨이퍼(10)를 언로드 챔버(5)를 통하여 외부로 반출한다.
그리고, 배선(12a)의 부식 발생을 가속하기 위해 수증기로 포화한 분위기 중에 실리콘 웨이퍼(10)를 24시간 방치하고, 그 후에 배선(12a) 표면의 부식 발생 유무를 조사한 바, 약 25㎛×20㎝의 범위에서 부식이 4개소에 발생하고 있음이 확인되었다. 부식의 수는, 현미경을 통하여 눈으로 보아 센 것이다. 부식의 조사는, 이하의 예에서도 동일한 방법으로 행하였다.
이에 대하여, H2O만을 플라즈마 발생실(7d)로 도입하여 처리를 행한 바, 약 25㎛×20㎝의 범위에서 부식의 발생이 12개소로 되었다.
이들로부터, 레지스트 패턴(13)의 애싱 공정의 초기에서, 100 유량%의 H2O를 플라즈마화하여 얻은 중성 활성종에 의해 부식의 발생이 억제됨이 분명하게 되었다.
(제2 예)
이 제2 예에서는, 실리콘 웨이퍼(10) 위에서의 배선(12a)의 형성으로부터 애싱 장치(7)내로의 실리콘 웨이퍼(10)의 반송까지의 공정을 제1 예와 같이 하고 있다. 그리고, 애싱 장치(7)내에서의 처리는 이하와 같이 하여 수행하였다.
먼저, 웨이퍼 스테이지(7k)의 온도를 200℃로 설정하고, 그 위의 실리콘 웨이퍼(10)를 가열한 상태로 한다.
이어서, 제2 가스 도입관(7f)로부터 O2를 유량 1235sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 H2O의 혼합 가스를 유량 65sccm으로 플라즈마 발생실(7d)내로 도입한다.
이에 의해, 플라즈마 발생실(7d)내에서는 산소를 주성분으로 한 가스 플라즈마가 발생한다. 플라즈마화한 O2나 H2O중의 중성 활성종(제2 중성 활성종)만이, 샤워 헤드(7g)의 다수의 작은 구멍을 통하여 가스 하류의 반응실(7h)로 도입하였다. 그 반응실(7h)내의 웨이퍼 스테이지(7k) 위에는, 도 4a, 도 4b에 나타낸 바와 같이, 중성 활성종이 실리콘 웨이퍼(10)위에 공급되고, 그 중성 활성종에 의해 실리콘 웨이퍼(10)위의 레지스트 패턴(13)이 재로 되어 제거된다.
그 중성 활성종에는, 산소(O), 수소(H) 의 원자 또는 산소(O2), 물(H2O) 등의 여기 분자가 함유되고, 또한, OH 유리기와 같은 활성종이 함유되어 있다. 그리고, 그와 같은 여기 분자, 활성종 등이 레지스트와 반응한다. 특히, 원자상태의 산소(O)나 여기 산소 분자(O2)에 의한 애싱이 주라고 생각된다.
이와 같은 레지스트 패턴(13)의 애싱을 행한 후에, 웨이퍼 스테이지(7k)의 온도를 200℃로 유지한 상태에서, 제2 가스 도입관(7f)으로부터 O2가스의 공급을 정지하고 애싱 장치(7)의 제1 가스 도입관(7e)으로부터 가스 상태의 물(H2O)만을 유량 300sccm으로 플라즈마 발생실(7d)로 도입함과 동시에, 플라즈마 발생실(7d)과 반응실(7h) 내의 압력을 1Torr로 하면, 그 플라즈마 발생실(7d) 내에서는 마이크로파에 의해 H2O가 플라즈마화 한다.
그리고, 플라즈마화한 H2O 중의 중성 활성종(제 1 중성 활성종)만이, 샤워 헤드(7g)의 다수의 작은 구멍을 통하여 가스 하류의 반응실(7h) 내로 도입한다. 그 중성 활성종은, 도 4c에 나타낸 바와 같이, 웨이퍼 스테이지(7k)위의 실리콘 웨이퍼(10)로 향하여 공급된다.
그 중성 활성종에는, 산소(O), 수소(H)의 원자 또는 산소(O2), 물(H2O)등의 여기 분자가 함유되고, 또한, OH 유리기와 같은 활성종이 함유되어 있다.
이와 같은 물의 플라즈마 발생실(7d)로의 도입을 20초간 행하고, 그 내부의 가스를배기한 후에, 애싱 장치(7)의 게이트 밸브(8c)를 열어서 로봇(2)에 의해 실리콘 웨이퍼(10)를 반송실(3)에서 꺼내고, 이어서, 그 실리콘 웨이퍼(10)를 언로드 챔버(5)를 통하여 외부로 반출한다.
그리고, 제1 예와 마찬가지 방법에 의해, 실리콘 웨이퍼(10)위의 배선(12a) 표면의 부식 발생을 조사한 바, 약 25㎛×20㎝의 범위에서 부식이 3개소에 발생하였다.
이에 대하여, 애싱 후처리로서, 플라즈마 발생실(7d) 내의 가스를 100 유량%의 H2O로 한 상기 처리를 도입한 바, 약 25㎛×20㎝의 범위에서 배선(12a)의 표면에 부식이 12개소에 발생하였다.
이상으로부터, 레지스트 패턴(13)을 애싱에 의해 제거한 후에, 가스중의 농도 100 유량%의 H2O를 플라즈마화하여 생성한 중성 활성종에 의해 부식의 발생이 억제됨이 분명하게 되었다.
(제3 예)
상술한 제1 예에서는, 산소와 물의 혼합 가스에 의한 레지스트 패턴(13)의 애싱 전에, 물만을 플라즈마화하여 그 중 중성 활성종만을 가스 하류의 실리콘 웨이퍼(10)위에 공급하도록 하고 있다. 또한, 제2 예에서는, 산소와 물의 혼합 가스에 의한 레지스트(13)의 애싱 후에, 물만을 플라즈마화하여 그 중 중성 활성종만을 가스 하류의 실리콘 웨이퍼(10)위에 공급하도록 하고 있다.
그래서, 본 예에서는, 도 5a ∼ 도 5c에 나타낸 바와 같이, 레지스트 패턴(13)의 애싱 전과 후의 쌍방에, 물만을 플라즈마화하여 그 중 중성 활성종만을 가스 하류의 실리콘 웨이퍼(10) 위에 공급하였다. 그리고, 애싱을 종료한 후에, 제1 예와 마찬가지 방법에 의해 실리콘 웨이퍼(10)위의 배선(12a) 표면의 부식을 조사한 바, 약 25㎛×20㎝의 범위에서 1개소만 존재하였다. 이에 의해, 제1 예와 제2 예보다도 부식 발생 억제 효과는 크게 되었다.
본 예에서, 산소와 물의 혼합 가스를 플라즈마화 하여 그 하류에서 중성 활성종을 사용하여 레지스트 패턴(13a)을 애싱하는 조건과, 물을 플라즈마화 하여 그 중성 활성종을 하류의 실리콘 웨이퍼(10) 위로 공급하는 조건은, 각각 제1 예 및 제2 예에 나타낸 조건과 마찬가지로 설정하였다.
(제4 예)
제3 예와 마찬가지로, 도 5a ∼ 도 5c에 나타낸 바와 같이, 물을 플라즈마화하여 그 중성 활성종을 하류의 실리콘 웨이퍼(10) 위로 공급하고, 이어서, 산소와 물의 혼합 가스를 플라즈마화하여 그 하류에서 중성 활성종을 사용하여 레지스트 패턴(13)을 애싱하고, 또한, 물을 플라즈마화 하여 그 중성 활성종을 하류의 실리콘 웨이퍼(10)위에 공급하였다. 다음에, 플라즈마 발생실(7d) 및 반응실(7h) 내의 가스를 배기하면서, 웨이퍼 스테이지(7k)의 온도를 200℃로 하고, 도 5d에 나타낸 바와 같이, 반응실(7h)내의 압력을 1Torr 이하로 내려 그 상태를 20 ∼ 40초간 방치하였다.
그 후에, 애싱 장치(7)의 게이트 밸브(8c)를 열어 그 안에서 실리콘 웨이퍼(10)를 꺼냈다.
그리고, 제1 예와 마찬가지 방법에 의해 배선(12a) 표면의 부식 발생을 조사한 바, 약 25㎛×20㎝의 범위에서 부식 발생은 전혀 관찰되지 않고 발생 개소가 0이었다. 이에 의해, 제3 예에 나타낸 바와 같은 애싱 처리 후에, 감압 분위기 하에서 실리콘 웨이퍼(10)를 일정 시간만 방지한 쪽이 부식의 발생을 대폭 저감할 수 있다.
다음에, 상기한 제1 ∼ 제4 예에서, 레지스트 패턴(13)을 애싱한 후의 실리콘 웨이퍼(10)위의 염소량을 조사하기 위하여, 실리콘 웨이퍼(10)를 승온탈리질량분석(昇溫脫離質量分析)(TDS, Thermal Desorption spectroscopy)법에 의해 분석한바, 도 6에 나타낸 결과가 얻어졌다.
TDS법에 의해 조사된 염소 원자와 부식의 관계는, 다음과 같은 4개의 문헌에 기재되어 있다.
(1) 일본 전자정보통신학회, 신학기보(信學技報), SDM-94-7(1994-04)
(2) 일본 응용물리학회, 94년 춘예고집(春豫稿集), 31a-ZF-7
(3) Proceeding of the Electrochemical Society, 95-01 Abstract No.323
(4) 일본 응용물리학회, 96년 추예고집(秋豫稿集), 7a-T-4
이들 문헌에는, 레지스트 패턴(13)을 애싱한 후의 실리콘 웨이퍼(10)위에는 수용성과 비수용성의 2종류의 염소가 있고, 그 중 수용성의 염소 원자가 부식의 원인임이 기재되어 있다. 또한, 수용성 염소 원자량은, TDS에서는 HCI의 피크 높이에 비례하고 있음을 알 수 있다. 즉, TDS법에 의해 HCl의 양에 기초하여 수용성 염소량의 다과(多寡)를 평가할 수 있고, 또한 부식 발생 유무를 예측할 수 있다.
따라서, 도 6에서, 염소(HCl)의 양은, 수용성 염소 원자량에 대응하게 된다.
도 6에서, ①∼④선은, 상기한 제1 예로부터 제4 예에 의한 처리후의 실리콘 웨이퍼 표면의 염소량을 나타내고 있다. 또한 ⑤선은 100% H2O로부터 생성된 중성 활성종에 놓아두지 않는 경우의 실리콘 웨이퍼 표면의 염소량을 나타내고 있다.
따라서, 도 6에 의하면, 물과 산소의 혼합 가스를 이용한 레지스트의 애싱 전, 후 또는 전후 쌍방에서, 물을 플라즈마화 하여 얻어진 생성물 중 중성 활성종만으로 구성된 분위기에 배선(12a) 및 절연막(11)을 둠으로써 수용성 염소 함유량이 대폭으로 저감하고, 수용성 염소를 제거함에 유효함을 알 수 있다. 특히, 실리콘 웨이퍼(10)의 온도가 200℃ 이상인 경우에는 매우 유효하다.
(제5 예)
제1 예 ∼ 제4 예에서는, 플라즈마 발생실(7d)에 H2O만을 도입하여 그 플라즈마로부터 얻어진 중성 활성종의 분위기에 실리콘 웨이퍼(10)을 놓아 둠으로써, 실리콘 웨이퍼(10) 위의 수용성 염소량을 줄여 배선(12a)의 부식 발생을 억제하도록 하였다.
그 H2O의 함유량은, 반드시 100 유량%이 아니어도 좋고, 적어도 30 유량% 존재시킴으로써 부식 억제 효과는 현저하게 된다. 그 일 예를 도 3c, 3d 및 도 7에 기초하여 이하에 설명한다.
먼저, 배선(12a)과 레지스트 패턴(13)이 존재하고 있는 실리콘 웨이퍼(10)를 애싱 장치(7)에 반송한 후에, 웨이퍼 스테이지(7k)의 온도를 200℃로 설정하여 실리콘 웨이퍼(10)를 가열한 상태로 한다.
이어서, 애싱 장치(7)측의 게이트 밸브(8c)를 닫은 후에, 제1 가스 도입관(7e)으로부터 H2O를 300sccm, 제2 가스 도입관(7f)으로부터 O2를 700sccm의 유량으로 플라즈마 발생실(7d)로 도입함과 동시에, 플라즈마 발생실(7d)과 반응실(7h) 내의 압력을 1Torr로 하면, 그 플라즈마 발생실(7d) 내에서는 마이크로파에 의해 H2O와 O2가 플라즈마화 한다.
그리고, 플라즈마화 한 H2O와 O2중 중성 활성종(제1 중성 활성종)만이, 샤워 헤드(7g)의 다수의 작은 구멍을 통하여 가스 하류의 반응실(7h)로 공급된다. 그리고, 그 중성 활성종은, 도 3c에 나타낸 바와 같이, 웨이퍼 스테이지(7k)위의 실리콘 웨이퍼(10)로 향하여 공급된다.
그 중성 활성종에는, 산소(O), 수소(H)의 원자, 산소(O2) 또는 물(H2O)의 여기 분자가 함유되고, 또한, OH 유리기와 같은 활성종이 함유되어 있다. 이와 같은 중성 활성종의 실리콘 웨이퍼(10)로의 공급을 20초간 행한다.
다음에, 제2 가스 도입관(7f)으로부터 O2를 유량 1235sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 H2O 가수를 65sccm으로 플라즈마 발생실(7d)로 도입한다. 이 경우의 웨이퍼 스테이지(7k)의 온도는 200℃로 유지한 상태로 한다.
이에 의해, 플라즈마 발생실(7d) 내에서는 산소를 주성분으로 한 가스의 플라즈마가 발생한다. 플라즈마화 한 O2나 H2O 중 중성 활성종(제2 중성 활성종)만이 반응실(7h)로 공급된다. 그리고, 도 3d에 나타낸 바와 같이, 그 중성 활성종에 의해 실리콘 웨이퍼(10) 위의 레지스트 패턴(13)이 재로 되어 제거된다.
이와 같은 물과 산소의 혼합 가스의 플라즈마 발생실(7d)로의 도입을 80초간 행하였다.
그 후에, 제1 실시 형태의 제1 예에서 나타낸 조건에 의해, 실리콘 웨이퍼(10)위의 배선(12a) 표면의 부식 발생을 조사한 바, 부식이 8개소에서 발생하였음이 판명되었다.
이들로부터, 레지스트를 애싱에 의해 제거하기 전에, 도입 가스의 30 유량% 이상의 H2O를 함유한 다운 플로우에 의해 처리를 행함으로써 부식 발생이 종래에 비하여 억제됨이 분명하게 되었다.
그래서, O2와 H2O의 혼합 가스에서의 H2O 함유량을 변화시켜 부식 발생 개소의 수를 조사한 바, 도 8에 나타낸 바와 같은 특성이 얻어졌다. 도 8에서, H2O의 함유량이 많을 수록 부식 발생을 억제하는 효과가 있음을 알 수 있다. 특히, H2O의 함유량을 30 유량% 이상으로 하면, H2O의 함유량을 5 유량%로 한 경우에 비하여 부식 발생 개소를 2/3 이하로 저감할 수 있었다.
본 실시 형태에서는, O2와 H2O의 혼합 가스의 다운 플로우에 의해 레지스트의 애싱을 1회 공정으로 행하고 있지만, 30 유량% 이상의 H2O 다운 플로우로의 웨이퍼 처리와 산소를 주성분으로 한 가스의 다운 플로우로의 웨이퍼 처리를 교호로 복수회 반복함에 의하면 부식 발생을 방지하는 효과는 더욱 높아진다.
그런데, H2O를 플라즈마화 하여 얻어진 생성물의 분위기 중에 실리콘 웨이퍼를 놓아 두어 실리콘 웨이퍼(10)위의 염소 원자를 제거할 때에, 그 생성물 중에도 산소 원자가 존재하므로, 애싱율은 작고 레지스트는 간신히 애싱된다. 그러나, 상기한 설명에서는 염소 원자를 제거하는 능력에 주목하므로, 그 생성물에 의해 애싱된다는 표현이 아닌, 그 생성물의 분위기에 레지스트 패턴(13)을 놓아 둔다는 표현을 사용하였다.
(제2 실시 형태)
제1 실시 형태에서 나타낸 바와 같이 금속막(12)을 이방성 에칭하여 배선(12a)을 형성한 후의 웨이퍼에서는, 레지스트 패턴(13)의 표면에 Al원자나 Cl원자를 함유한 레지스트의 변질층이 형성되어 있다. 또한, 배선(12a)의 표면에는 Al원자나 Cl원자를 포함한 유기막이 형성되어 있다. 그들 레지스트 변질층이나 유기막은, 레지스트 그 자체와 비교하여 애싱되기 어렵다. 따라서, 이방성 에칭 후의 애싱에서는 이들 레지스트 변질층이나 유기막을 완전히 제거할 수 없는 경우가 있다. 또한, 에칭과 애싱 후의 약제나 물에 의한 습식 처리로도 제거할 수 없는 경우가 있다. 한편, 레지스트 변질층이나 유기막은 먼지의 원인이 되어 수율을 저하시키거나, 배선(12a)으로부터 Cl의 제거를 방해하여 부식이 발생하기 쉬우므로, 애싱에 의해 가능한 한 제거하고, 또 애싱과 습식 처리로 완전히 제거할 필요가 있다. 이때문에, 레지스트 변질층이나 유기막이 애싱 잔사로서 남아 있지 않는 애싱 방법이 필요하게 된다.
발명자들은, 제1 실시 형태에서 설명한 H2O 플라즈마 다운 플로우에 의해 잔류 염소 저감의 유효성에 대해서 조사할 때에, H2O 플라즈마에서 생성된 가스가 애싱 잔사의 저감에도 유효함을 발견하였다. 그래서, 그 애싱 잔사의 저감 효과에 대해서 설명한다.
먼저, 도 3a, 도 3b에 나타낸 바와 마찬가지로, 레지스트 패턴(13)을 사용하여 실리콘 웨이퍼(10)위에 배선(12a)을 형성하고, 이들을 시료로서 복수개 준비하여, 종래기술에 의한 애싱과 본 실시형태에 의한 애싱을 행한 바, 이하와 같은 결과를 얻었다.
또한, 레지스트 패턴(13)을 구성하는 레지스트 재료는, 제1 실시 형태와 다른 재료로 된 i선 레지스트(일본 쥬우유우화학 주식회사제, 상품명 PFI-47)를 사용하였다. 또한, 레지스트 패턴(13)의 폭을 0.5㎛로 하고, 배선(12a)을 구성하는 금속막으로서, 막두께 1000Å의 TiN과 막두께 6000Å의 AlCuTi 와 막두께 1000Å의 TiN을 순차로 형성한 다층 금속막을 사용하였다.
(종래 방법)
먼저, 도 2에 나타낸 챔버(7a)내의 웨이퍼 스테이지(7k) 위에 시료를 적재한 후에, 종래 방법으로서 제2 가스 도입관(7f)으로부터 산소를 유량 1235sccm(95 유량%)으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 가스 형태의 H2O를 유량 65sccm(5 유량%)으로 플라즈마 발생실(7d)로 도입한다. 이 경우, 웨이퍼 스테이지(7k)의 온도를 200℃로 유지한다.
이에 의해, 플라즈마로부터 생성된 중성 활성종을 시료의 레지스트 패턴(13)에 100초간 공급한 바, 도 9에 나타낸 바와 같이, 배선(12a) 위의 레지스트 패턴(13)이 대부분 재로 되지 않고 남았다. 이는, 레지스트 패턴(13)의 표면에 있는 변질층의 영향에 의한 것으로 생각된다.
배선(12a) 위의 일부에 레지스트 패턴(13)이 남은 상태를 현미경 사진으로 나타내면 도 10과 같이 된다. 또한, 도 11은, 그 배선(12a)의 다른 부분을 SEM(주사 전자 현미경)에 의해 촬영한 사진이고, 레지스트 패턴(13)의 제거가 불완전하게 되어 있는 상태가 보다 명확하게 나타나 있다.
이와 같은 레지스트 패턴(13)의 잔사를 제거하기 위해, 레지스트 박리액(ACT사, 상품명 ACT(35)을 웨이퍼(10)에 공급한 후에, 이소프로필 알콜과 순수한 물에 의해 배선(12a)의 표면을 세정하였다. 이와 같은 습식 처리 후에, 배선(12a)의 일부를 SEM에 의해 촬영한 바, 도 12에 나타낸 바와 같은 영상이 얻어지고, 도 11에 나타낸 레지스트 패턴(13)이 습식 처리에 의해 대부분 제거되어 있지 않음을 알 수 있다.
(제 1 예)
도 2에 나타낸 챔버(7a)내의 웨이퍼 스테이지(7k) 위에 시료를 적재한 후에, 웨이퍼 스테이지(7k)의 온도를 히터(7m)에 의해 200℃로 설정하여 실리콘 웨이퍼(10)를 가열한 상태로 한다. 이어서, 애싱 장치(7)의 게이트 밸브(8c)를 닫은 후에, 애싱 장치(7)의 제1 가스 도입관(7e)으로부터 가스 상태의 물(H2O)를 유량 300sccm으로 플라즈마 발생실(7d)로 도입하고, 그 외의 가스를 플라즈마 발생실(7d)로 도입하지 않도록 한다. 즉, 플라즈마 발생실(7d)에는 100 유량%의 가스 상태의 H2O가 도입된다. 그리고, 플라즈마 발생실(7d)과 반응실(7h)내의 압력을 1Torr로 하여 마이크로파에 의해 H2O를 플라즈마화 한다.
그리고, 도 13a에 나타낸 바와 같이, 플라즈마화 한 H2O 중의 중성 활성종(제1 중성 활성종)이 웨이퍼 스테이지(7k)위에서 실리콘 웨이퍼(10) 및 레지스트 패턴(13)에 공급한다.
제1 중성 활성종의 실리콘 웨이퍼(10)로의 공급을 20초간 행한 후에, 제2 가스 도입관(7f)으로부터 산소를 유량 1235sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 H2O를 유량 65sccm으로 플라즈마 발생실(7d)내로 도입한다. 이 경우, 웨이퍼 스테이지(7k)의 온도를 200℃로 유지한다.
이에 의해, 플라즈마 발생실(7d) 내에서는 산소를 주성분으로 한 플라즈마가 발생하고, 도 13b에 나타낸 바와 같이, 플라즈마화 한 산소나 물 중 중성 활성종(제2 중성 활성종)을 웨이퍼 스테이지(7k) 위의 실리콘 웨이퍼(10)로 향하여 공급한다. 이와 같은 플라즈마 발생실(7d)로의 산소를 주성분으로 하는 가스의 도입을 80초간 행한 후에, 그 혼합 가스의 도입을 정지한다.
이와 같은 조건으로 레지스트 패턴(13)의 애싱을 종료한 후에 배선(12a)의 표면을 현미경 사진으로 촬영한 바, 도 14와 같은 영상이 얻어지고, 배선(12a) 위에는 거의 레지스트(13)가 남아 있지 않았다. 또한, 그 배선(12a)의 다른 부분을 SEM에 의해 사진을 촬영한 바, 도 15에 나타낸 바와 같은 영상이 얻어지고, 조금이지만 레지스트의 잔사가 발견되었다. 도 15에서 별 형상이 레지스트 잔사의 일부이다.
또한, 레지스트의 잔사를 제거하기 위해, 레지스트 박리액(ACT사, 상품명 ACT 935)과 이소프로필 알콜과 순수한 물을 순서대로 사용하여 습식 처리한 바, 도 1에 나타낸 SEM 영상이 얻어지고, 도 15에서 발견된 레지스트의 잔사가 소멸되어 있다. 즉, H2O를 플라즈마화 하여 얻어진 생성물은 레지스트의 잔사를 적게 하여, 레지스트 박리액에 의한 박리 효과를 높이게 된다.
따라서, H2O를 플라즈마화 하여 얻어진 활성종을 레지스트 패턴(13)에 공급하면, 염소를 제거할 뿐만 아니라, 레지스트 패턴(13)의 표면에 형성된 유기계 변질층을 제거하는 효과도 있음을 알 수 있었다.
(제2 예)
도 2에 나타낸 챔버(7k) 위에 시료를 재치한 후에, 웨이퍼 스테이지(7k)의 온도를 히터(7m)에 의해 200℃로 설정하여 실리콘 웨이퍼(10)를 가열한 상태로 한다. 이어서, 애싱 장치(7)의 게이트 밸브(8c)를 닫은 후에, 애싱 장치(7)의 제2 가스도입관(7f)으로부터 산소를 유량 700sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 가스 상태의 H2O를 유량 300sccm으로 플라즈마 발생실(7d) 내로 도입한다. 그리고, 플라즈마 발생실(7d)과 반응실(7h) 내의 압력을 1Torr로 하여 마이크로파에 의해 H2O와 O2를 플라즈마화 한다.
이에 의해, 도 17a에 나타낸 바와 같이, 플라즈마화 한 물과 산소 중 중성 활성종(제1 중성 활성종)만이 웨이퍼 스테이지(7k)위에서 실리콘 웨이퍼(10) 및 레지스트 패턴(13)에 공급된다.
제1 중성 활성종의 실리콘 웨이퍼(10)로의 공급을 20초간 행한 후에, 제2 가스 도입관(7f)으로부터 산소를 유량 1235sccm으로 플라즈마 발생실(7d)로 도입하고, 동시에, 제1 가스 도입관(7e)으로부터 적어도 H2O로 된 가스를 유량 65sccm으로 플라즈마 발생실(7d)내로 도입한다. 이 경우, 웨이퍼 스테이지(7k)의 온도를 20℃로 유지한다. 이 경우, 플라즈마 발생실(7d)에는 그외 다른 가스를 도입하지 않는다.
이에 의해, 플라즈마 발생실(7d) 내에서는 산소를 주성분으로 한 플라즈마가 발생하고, 도 17b에 나타낸 바와 같이, 플라즈마화 한 산소나 물 중 중성 활성종(제2 중성 활성종)을 웨이퍼 스테이지(7k) 위의 실리콘 웨이퍼(10)에 공급한다. 이와 같은 가스의 플라즈마 발생실(7d)로의 도입을 80초간 행한 후에, 그 가스의 도입을 정지한다.
이와 같은 조건으로 레지스트 패턴(13)의 애싱을 종료한 후에 배선(12a)의 표면을 현미경 사진으로 촬영한 바, 도 18과 같은 영상이 얻어지고, 배선(12a) 위에는 거의 레지스트 패턴(13)이 남아 있지 않았다. 또한, 그 배선(12a)의 다른 부분을 SEM에 의해 사진을 촬영한 바, 도 19에 나타낸 바와 같은 영상이 얻어지고, 조금이지만 레지스트의 잔사가 존재하였다. 도 19에서 별 형상이 레지스트의 잔사이다. 또한, 본 예에서의 레지스트 잔사는, 제1 예의 레지스트 잔사보다도 많았다.
그 잔사를 제거하기 위해서, 레지스트 박리액(ACT사, 상품명 ACT 935)과 이소프로필 알콜과 순수한 물을 순서대로 사용하여 습식 처리한 바, 도 20에 나타낸 SEM 영상이 얻어지고, 도 19에서 보는 바와 같이 레지스트의 유기계 잔사가 완전히 소멸하였다.
이에 의해, 30 유량% 이상의 H2O를 플라즈마화 하여 얻어진 활성종을 애싱전처리 공정으로서 레지스트 패턴(13)에 공급하면, 염소를 제거할 뿐만 아니라, 레지스트 패턴(13)의 표면에 형성된 유기계 변질층을 제거하는 효과도 있음을 알 수 있었다. 유기계 변질층이 제거되는 메카니즘은 확실하지 않지만, OH기가 유기계 변질층을 제거하는 능력이 크기 때문인 것으로 생각된다.
또, 애싱 전처리 공정으로서 H2O를 30 유량%보다도 작게 하면 레지스트 잔사제거 효과가 급격히 저하한다.
(제3 실시 형태)
애싱 장치에서는, 애싱 속도를 높이기 위해 애싱시에 웨이퍼 스테이지(7k)를 약 200℃로 설정하여 웨이퍼를 가열하고 있다.
그러나, 200℃정도의 온도에서 실리콘 웨이퍼를 가열하면서 그 위의 레지스트를 애싱하면, 레지스트의 표면에 변질층이 형성되기 쉽게 된다. 이는, 레지스트 아래의 금속막을 에칭한 경우에 금속 원소나 염소가 레지스트의 표면에 부착하여 레지스트가 변질하기 때문이다. 그 변질층은, 애싱 후에 실리콘 웨이퍼 위에서 잔사로 되기 쉽고, 더구나, 그 잔사는 염소를 배선(12a)으로부터 이탈시키는데 방해가 되거나 반도체 소자 제조 공정에서 먼지의 원인이 된다.
따라서, 레지스트의 애싱시에는, 애싱 속도를 비교적 높게 함과 동시에 변질층의 잔사를 생기지 않게 하는 기술이 중요하게 된다. 그 목적을 달성하기 위한 애싱 조건을 이하에 설명한다.
본 실시 형태에서는, 배선(12a)을 구성하는 금속막으로서 제1 실시 형태의 금속막과 그 구조를 다르게 하고 있다. 즉, 본 실시 형태의 금속막으로서, 막두께 20㎚의 Ti, 막두께 150㎚의 TiN, 막두께 350㎚의 AlCuTi를 순차로 형성한 다층 구조를 사용하고 있다. 또, AlCuTi의 위에는 막두께 16㎚의 실리콘이 스퍼터(sputter)에 의해 형성되어, 레지스트를 노광할 때의 금속막의 광(i선)의 반사를 억제하고 있다. 그 실리콘은 이하에서 S-Si 로서 표시한다. 또한, S-Si는 레지스트 애싱후에 제거된다.
또한, 본 실시 형태에 있어서는, 레지스트 형성 조건, 에칭 조건은 제1 실시형태와 같게 하였으므로, 애싱 전의 고정에 대한 설명은 생략한다.
(제 1 예)
도 21a에 나타낸 실리콘 웨이퍼는, 제1 실시 형태에 따라서, 그 위의 절연막(11) 위에 배선(12a)을 형성한 후의 상태를 나타내고 있다. 단, 배선(12a)을 구성하는 금속막의 구조는, Ti, TiN, AlCuTi의 다층 구조로 되어 있다.
그리고, 배선(12a)을 형성한 후에, 애싱 장치(7)의 웨이퍼 스테이지(7k)위에 실리콘 웨이퍼(10)를 얹고, 또한, 웨이퍼 스테이지(7k)의 온도를 내장 히터(7m)에 의해 130℃ 이하로 가열한다. 애싱 장치(7)는 도 2에 나타낸 구조를 갖고 있다.
다음에, 제1 가스 도입관(7e)으로부터 플라즈마 발생실(7d)로 H2O를 65sccm의 유량으로 도입하고, 제2 가스 도입관(7f)으로부터 플라즈마 발생실(7d)로 O2를 1235sccm의 유량으로 도입함과 동시에, 반응실(7h) 내의 압력을 1Torr까지 감압한다. 그리고, 도 21b에 나타낸 바와 같이, 플라즈마 발생실(7d)로부터 하류의 반응실(7h) 내로 흐르는 중성 활성종에 의해 실리콘 웨이퍼(10)위의 레지스트 패턴(13) 상층을 20초간 애싱하여 제거한다.
그 후에, 웨이퍼 스테이지(7k)의 온도를 200℃까지 상승시켜, 도 21c에 나타낸 바와 같이 중성 활성종에 의해 80초간 레지스트를 애싱한다. 이어서, 제1 및 제2 가스 도입관(7e, 7f)으로부터 H2O 및 O2의 도입을 정지한다.
가열 온도 변화를 나타내면, 도 22의 실선과 같이 되고, 온도 T1(130℃ 이하)로부터 온도 T2(130℃ 이상)로 상승시키고 있다.
이상과 같이 애싱 초기의 단계에서 레지스트 패턴(13)을 가열하는 온도를 130℃ 이하로 하고, 그 후에, 레지스트 패턴(13)의 가열 온도를 200℃로 하여 애싱을 행한 바, 배선(12a)과 그 주위 영역에서는 도 23, 도 24에 나타낸 바와 같은 평면 형상이 얻어졌다.
도 23은, 가열 온도를 100℃로 하여 20초간 애싱한 후에, 가열 온도를 200℃까지 상승시켜 80초간 애싱한 후의 배선 및 그 주변의 평면을 나타낸 도면이다. 또한, 도 24는, 130℃에서 20초간 애싱한 후에 200℃에서 80초간 애싱한 후의 배선 및 하지층의 상면을 나타낸 도면이다. 도 23 및 도 24의 색이 연한 부분은 배선을 나타내고 있다.
도 23, 도 24에 의하면, 배선 표면에는 레지스트 잔사가 전혀 남아 있지 않고, 이에 의해 배선 표면으로부터 염소를 이탈할 때의 장해가 제거되고, 먼지의 원인으로 되는 잔사가 제거된다.
이에 대하여, 레지스트 가열 온도를 애싱의 시작으로부터 종료까지 200℃로 일정하게 유지한 애싱 결과의 상태를 도 25에 나타낸다. 도 25에 의하면, 표면에 레지스트 변질층이 남아 있으므로, 먼지 발생 원인으로 되거나 배선 표면으로부터 염소를 제거하는데 장해로 된다. 또한, 애싱 온도 이외는 상기한 바와 같은 조건으로 하고 있다.
또한, 도 23 내지 도 25에서, 가는 배선 부분에서의 라인과 스페이스의 폭은 0.5㎛이다.
그런데, 본 예에서는, 실리콘 웨이퍼(10)를 가열하는 온도를 변화시키는 방법으로서, 웨이퍼 스테이지(7k)의 온도를 조정하고 있다. 그러나, 실리콘 웨이퍼, 즉 레지스트의 온도를 변화시키기 위하여 다음과 같은 방법을 채용하여도 좋다.
예를 들어, 도 26a에 나타낸 바와 같이, 실리콘 웨이퍼(10)를 리프트 핀(lift pin)(20)에 의해 웨이퍼 스테이지(7k)로 부터 위쪽으로 띄워 유지하고, 이 상태에서, 중성 활성종에 의한 레지스트 패턴(13)의 애싱을 개시한다. 그 후, 예를 들어 20초 후에, 도 26b에 나타낸 바와 같이, 실리콘 웨이퍼(10)를 웨이퍼 스테이지(7k)에서 200℃로 가열하여도, 레지시트 잔사를 없애는 효과가 있다.
또한, 웨이퍼 가열 구조로서는, 웨이퍼 스테이지(7k) 내장 히터(7m)에 한정하는 것은 아니고, 예를 들어 도 27에 나타낸 바와 같이, 실리콘 웨이퍼(10)에 광을 조사하는 램프(9L)를 설치함으로써 웨이퍼 온도(레지스트 온도)를 변화시킬 수 있다. 램프는 반응실(7h) 외부에서 석영판(9c)을 통하여 실리콘 웨이퍼(10)에 조사하는 위치에 배치한다.
온도를 변화시키기 위해서는, 애싱 초기에 램프(9L)를 끄고 그 후에 램프(9L)를 점등시키는 방법이나, 또는, 램프(9L)의 출사광량을 초기에 약하게, 그 후에 강하게 조사시키는 방법을 채용하면 좋다.
(제2 예)
제1 예에서는, 도 22에 나타낸 바와 같이, 애싱의 가열 온도를 제1 온도(T1)로부터 제2 온도(T2)로 상승시키고, 제1 온도(T1)를 130℃ 이하로 하고, 제2 온도를 200℃로 하고 있다. 그러나, 제2 온도(T2)는 특히 200℃ 로 한정되지 않고 그 일 예를 설명한다.
도 2에 나타낸 제1 가스 도입관(7e)으로부터 플라즈마 발생실(7d)에 H2O를 65sccm의 유량으로 도입하고, 제2 가스 도입관(7f)으로부터 플라즈마 발생실(7d)로 O2를 1235sccm으로 도입함과 동시에 반응실(7h) 내의 압력을 1Torr까지 감압한다. 그리고, 플라즈마 발생실(7d)로부터 그 하류의 반응실(7h)로 흐르는 중성 활성종에 의해 도 21a와 같이, 실리콘 웨이퍼(10) 위의 레지스트 패턴(13)의 표층을 20초간 애싱하여 제거한다.
그 후에, H2O와 O2가스의 도입 정지에 의해 애싱을 일시적으로 정지시키고 반응실(7h) 내의 압력을 10Torr로 올린다. 그리고, 압력이 안정된 후, 웨이퍼 스테이지(7k)의 온도를 180℃까지 상승시킨다. 그 후에, H2O와 O2가스의 도입을 재개하고, 중성 활성종에 의한 레지시트 패턴의 애싱을 재개한다. 재개한 레지스트의 애싱 시간은, 80초이다. 그 웨이퍼 단면은, 도 21b와 같다.
반응실(7h) 내의 압력을 10Torr까지 올리는 것은, 실리콘 웨이퍼(10)와 웨이퍼 스테이지(7k)의 열전도를 좋게 하여 단시간에 레지스트의 온도를 상승시키기 위함이다. 따라서, 압력은 10Torr로 한정되는 것은 아니고, 또, 시간을 들여 웨이퍼 온도를 올리는 경우에는 반응실(7h) 내의 압력을 바꾸지 않아도 좋다. 또한, 웨이퍼 온도가 안정된 후 압력을 원래대로 복귀시켜도 좋다. 압력 변화의 일 예를 나타내면, 도 22의 일점 쇄선과 같이 된다.
이후에, 도 21c에 나타낸 바와 마찬가지로, 제1 및 제2 가스 도입관(7e, 7f)로부터의 H2O 및 O2의 도입을 정지한다. 이와 같은 애싱에 의해서도, 배선(12a) 표면에 잔사가 생기지 않고 레지스트 패턴(13)을 제거할 수 있었다.
그런데, 본 예에서는, 실리콘 웨이퍼(10)를 가열하는 온도를 변화시키는 방법으로서, 히터(7m)에 의해 웨이퍼 온도를 조정하고 있다. 그러나, 실리콘 웨이퍼(10), 즉 레지스트의 온도를 변화시키기 위해 다음과 같은 방법을 채용하여도 좋다.
예를 들어, 도 26a에 나타낸 바와 마찬가지로, 실리콘 웨이퍼(10)를 리프트핀에 의해 웨이퍼 스테이지(7k)로부터 위 방향으로 떨어뜨려 유지하고, 이 상태에서, 중성 활성종에 의해 레지시트 패턴(13)의 애싱을 개시한다. 그 20초후에 애싱을 일시 정지하고, 이어서 도 26b에 나타낸 바와 같이, 실리콘 웨이퍼(10)를 웨이퍼 스테이지(7k)에 놓고 200℃로 가열하고, 이 상태로 애싱을 재개한다. 이에 의해서도, 잔사 없게 애싱할 수 있었다.
또한, 가열 구조로서는, 웨이퍼 스테이지(7k)의 히터(7m)에 한정되지 않고, 예를 들어 제1 예에서 설명한 바와 같은 도 27의 램프(9L)를 설치한 구조를 채용하여도 좋다.
온도를 변화시키기 위해서는, 애싱 초기에 램프(9L)를 끄고 그 후에 램프(9L)를 점등시키는 방법이나, 또는 램프(9L)의 출사 광량을 초기에 약하게, 그 후에 강하게 조사시키는 방법을 채용하면 좋다.
예를 들어, 램프(9L)를 점등시키지 않고 웨이퍼 스테이지(7k) 위에서 레지스트(13)의 애싱을 개시하고, 그 후에 애싱을 일시적으로 정지하고, 실리콘 웨이퍼(10)에 광을 조사하여 가열하고 온도가 안정된 후에 애싱을 재개하여도 잔사 없이 애싱이 달성된다.
또한, 제1 실시 형태에서 설명한 바와 같이, 100% H2O를 플라즈마 발생실(7d)로 도입하는 기술과, 애싱 초기에 가열 온도를 내리는 기술을 조합시키면, 부식을 억제하는 효과는 현저하게 나타난다.
(그 외의 실시 형태)
상기한 제1 ∼ 제3 실시 형태에서는, 산소를 주성분으로 한 가스를 이용한 애싱 공정 전 또는 후에, 30% 이상으로 H2O를 함유시킨 가스를 플라즈마화 하여 그로부터 생성된 중성 활성종을 웨이퍼에 공급하는 공정을 행하고 있다. 또한, 산소를 주성분으로 한 가스를 이용하는 애싱시에 함유시킨 산소 이외의 가스로서는, H2O 대신에 불소 가스, 예를 들어 도 2에 나타낸 CF4를 이용하여도 좋다. 이와 같은 불소 가스를 이용한 경우에도, 30 유량% 이상의 H2O를 함유한 가스로부터 얻어진 중성 활성종에 의한 Cl제거 효과에 악영향을 주지는 않는다.
또한, 30% 이상으로 H2O를 함유시킨 가스로부터 얻어진 제1 중성 활성종을 웨이퍼에 공급하는 공정과, 산소를 주성분으로 하는 가스로부터 얻어지는 제2 중성 활성종을 웨이퍼에 공급하는 공정은, 각각 교호로 복수회 행하여도 좋다.
또한, 산소를 주성분으로 한 가스를 사용하여 애싱할 때에, 산소에 함유시킨 H2O의 함유량에 의해 애싱 비율이 변화한다. 그 H2O 함유량은 도 28에 나타낸 바와 같이, O2와 H2O의 총유량의 3 ∼ 10 유량%의 범위에서는 애싱 비율이 높게 된다.
그런데, 제1 및 제2 실시 형태에서는, 배선의 패턴으로서 TiN, AlCuTi, TiN의 다층 구조를 채용하고, 제3 실시 형태에서는 배선의 패턴으로서 Ti, TiN, AlCuTi, S-Si를 순서대로 형성한 구조를 채용하고 있다. 그러나, 이는 제1, 제2 및 제3 실시 형태에 나타낸 방법이, 각각의 배선 구조만에 적용되는 것을 나타낸 것은 아니고, 다른 배선 구조이어도 좋다.
예를 들어, 오오츠카 등, 일본 응용물리학회, 1996년 추예고집, 7a-T-4의 문헌에는, 부식 발생은 에칭 장치 세정후의 웨이퍼 처리 매수에 의존함이 나타나 있다. 이와 같은 처리후의 웨이퍼 상태(부식 유무, 애싱 잔사의 유무 등)는, 장치의 상태에 크게 의존한다. 본 출원인이 행한 실험에서도 Ti/AlCuTi/Ti의 샘플의 경우에도 애싱 잔사가 남은 것이 있고, 제2 및 제3 실시 형태에 나타낸 방법을 채용하여도 애싱 잔사가 없게 할 수 있었다.
또한, S-Si/AlCuTi/TiN/Ti 샘플을 사용한 경우에도 부식이 발생한 것이 있고, 이 경우에도 제1 실시 형태에 나타낸 방법을 이용하면 부식 발생을 방지할 수 있었다.
또한, 제1 실시 형태에 나타낸 방법과, 제2 및 제3 실시 형태에 나타낸 방법을 조합시키면, 부식을 억제하는 효과와 애싱 잔사를 방지하는 효과는 현저하게 된다.
또한, 배선 구조는, S-Si/AlCuTi/TiN/Ti 구조나 TiN/AlCuTi/TiN 구조 또는 상기한 바와 같은 막두께에 한정되지 않고, Al 또는 Al 합금의 단층막 또는 이들에 TiN, Ti, 스퍼터 Si 등을 조합시킨 다층 구조이어도 좋다. Al 합금으로서는, Si, Cu, Ti, Ge, Se, Hf 등을 함유한 것이 있다.
알루미늄이나 알루미늄 합금을 애칭하는 경우에는, Cl2, BCl3이외의 Cl 원자를 함유한 가스를 반응 가스로서 사용하여도 좋다. 이 경우에도, 패터닝에 의해 형성된 배선의 표면에는 수용성 염소가 부착한다.
염소 이외의 할로겐 원자를 함유한 가스로 Al을 주성분으로 한 금속막을 애칭하는 경우에도, 그 금속막의 표면에는 부식이 발생하는 것이 있다. 이 부식 발생을 억제하기 위해 제1, 제2 및 제3 실시 형태에 나타낸 바와 같은 애싱 장치내에서 처리를 행하여도 좋다.
또한, 염소 원자를 함유한 가스에 의해, 알루미늄을 주성분으로 하지 않은 금속막을 에칭하고, 이 결과로서 부식이 발생하는 경우에, 제1, 제2 실시 형태에 나타낸 바와 같은 애싱 장치내에서의 처리를 행하여도 좋다.
또는, 염소 이외의 할로겐 원자를 함유한 가스에 의해, 알루미늄을 주성분으로 하지 않은 금속막을 애칭하여 부식이 발생하는 경우에도, 100%의 H2O를 이용한 다운 플로우 영역에 웨이퍼를 두어 금속막의 부식 발생을 억제할 수 있다.
또한, 레지스트의 재료로서는, 상기한 이외의 액시머 레이저용 레지스트, 전자선용 레지스트를 사용하는 경우에 있어서eh, 상기한 바와 같은 애싱 방법을 적용 할 수 있다.
또한, 제1 및 제2 실시 형태에서는, 플라즈마 발생실(7d)의 하류측에 존재한느 중성 활성종의 분위기 중에 웨이퍼를 두는, 즉, 두운 플로우형 애싱 장치를 사용하고 있다. 그러나, 애싱 장치로서는, 플라즈마 애싱과 같은 장치도 적용하여도 좋다. 이 경우에도, 애싱에 30% 이상의 H2O를 사용한 처리를 더함으로써 부식 발생을 억제할 수 있고, 또한, 애싱 초기의 웨이퍼 가열 온도를 130℃ 이하로 설정함으로써 레지스트 잔사를 없게 할 수 있다. 플라즈마 애싱 장치에 의하면 H2O를 함유한 가스를 플라즈마화 하여 얻어진 가스에는 중성 활성종 이외의 생성물도 함유하고, 이 생성물이 웨이퍼에 공급되게 된다.
또한, 애싱 장치에서의 플라즈마 발생 방법으로서는, 마이크로파를 이용한 방법 외에, 고주파(RF) 전압을 평행 평판 사이에 인가하는 방법이나, 고주파 전압을 코일상의 안테나에 인가하는 방법 등이 있고, 이와 같은 방법을 채용하여도 좋다.
예를 들어, 코일상의 안테나를 갖는 유도결합 플라즈마(ICP (Inductive Coupled Plasma))형 애싱 장치로서는 도 29에 나타낸 바와 같은 것이 있다. 도 29의 애싱 장치(31)의 석영제 벨쟈(bell jar)(32)내는 플라즈마 발생실(7d)에 해당하고, 그 벨쟈(32)의 주위에는 코일상의 안테나(34)가 감겨져 있다. 또한,안테나(34)에는 매칭 회로(35)를 통하여 13.56㎒의 고주파 전원이 접속되어 있다. 또한, 플라즈마 발생실(33)의 아래쪽의 웨이퍼 스테이지(36)는, 블록킹 컨덴서(37)와 매칭 회로(38)를 통하여 100㎑ - 13.56㎒의 웨이퍼 바이어스 전원(39)에 접속되어 있다.
또한, 애싱 장치에서, 벨져(32)의 상부에는, 제1 가스 도입관(40a)과 제2 가스 도입관(40b)이 접속되고, 벨져(32)의 하부에는 배기관(41)이 접속되어 있다. 또 도 29중, 도 2와 동일한 부호는 동일한 요소이다.
이와 같은 애싱 장치(31)에서의 애싱시에는, H2O만을 플라즈마화 하여 수용성 염소를 제거하는 처리가 포함되고, 또한, 애싱 초기의 웨이퍼 가열 온도를 130℃ 이하로 설정하는 처리가 포함된다.
이와 같이, 애싱 장치는 여러 가지의 종류가 있지만, 배선이나 그 아래의 절연막의 손상을 적게하려는 경우에는, 다운 플로우형을 채용함이 바람직하다.
또한, 애칭 개시로부터 애싱 종료까지에, 물을 함유한 가스 중에 웨이퍼를 놓아 두지 않는 조건이면 배선의 부식은 발생하기 어려우므로, 이 조건을 만족하면, 제1, 제2 및 제3 실시 형태에서 설명한 바와 같은 프로세스를 1대의 장치에서 행하는 복수대의 장치로 행함은 문제가 되지 않는다.
이상 설명한 바와 같이 본 발명에 의하면, 염소를 함유한 가스와 레지스트 패턴을 사용하여 알루미늄을 함유한 웨이퍼 위의 금속막을 패터닝한 후에, 산소 혼합 가스를 플라즈마화하여 레지스트 패턴을 애싱하기 전, 후 또는 전후의 공정에서, 30 유량% 이상의 비율로 물을 함유한 가스를 플라즈마화 하여 얻어진 가스를 함유한 분위기 중에 웨이퍼를 놓아두므로, 물 플라즈마로부터 얻어진 가스에 의해 웨이퍼 위의 염소를 제거할 수 있다. 이에 의해, 금속막으로 된 배선에 부식 발생을 방지할 수 있음과 동시에, 레지스트 패턴 표면의 변질층 제거를 용이하게 한다.
또한, 그 물을 함유한 가스는, 물 많을수록 염소 제거 효과가 높게 되어, 100 유량%인 경우에 염소 제거 효과는 현저하게 된다.
또한, 다른 발명에 의하면, 레지스트 패턴을 애싱할 때에, 애싱 개시시의 웨이퍼 온도를 130℃ 이하로 하고, 그 후에, 웨이퍼 온도를 130℃ 이상으로 상승시키고 있으므로, 레지스트 패턴의 표면에 형성된 변질층의 발생을 억제하면서 그 레지스트 패턴의 표면을 애싱하여 제거할 수 있다. 그 결과, 레지스트 패턴의 변질층의 잔사 발생을 방지할 수 있고, 이에 의해, 먼지의 발생을 방지할 수 있고, 염소의 웨이퍼 위로부터의 이탈이 레지스트 잔사에 의해 방해되지 않게 되어, 염소에 의한 부식 발생을 억제할 수 있다.

Claims (23)

  1. 반도체를 포함하는 웨이퍼에 있어서 알루미늄 또는 알루미늄을 함유하는 재료로 된 금속막 위에 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴으로 덮이지 않은 상기 금속막을 에칭 가스를 이용하여 에칭함으로써 상기 금속막으로 된 배선을 형성하는 공정과,
    상기 레지스트 패턴을 애싱하는 공정을 포함하고,
    상기 애싱 공정은,
    30 유량% 이상의 비율로 물을 함유하는 가스를 플라즈마화하여 얻어진 제1 생성물을 포함하는 제1 분위기 중에 상기 레지스트 패턴, 상기 배선 및 그 주변을 놓아두는 공정과,
    산소 가스를 주성분으로 하는 산소 혼합 가스를 플라즈마화하여 얻어진 제2 생성물을 포함하는 제2 분위기 중에 상기 레지스트 패턴을 두어 상기 제2 생성물에 의해 상기 레지스트 패턴을 애싱하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 애칭 가스는, 염소 함유 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 산소 혼합 가스에는, 가스상의 물이 30 유량% 보다도 낮은 양으로 함유되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항에 있어서,
    상기 30 유량% 이상의 비율로 상기 물을 함유한 가스는, 100 유량%의 물인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 분위기 중에 상기 레지스트 패턴, 상기 배선 및 주변을 놓아두는 공정은, 상기 제2 분위기 중에서 상기 레지스트 패턴을 애싱하는 공정 전인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 2 분위기 중에서의 상기 레지스트 패턴의 애싱후에, 레지스트 박리액을 상기 배선에 공급하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 분위기 중에 상기 레지스트 패턴, 상기 배선 및 그 주변을 놓아두는 공정은, 상기 제2 분위기 중에서 상기 레지스트 패턴을 애싱하는 공정 후인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 1 항에 있어서,
    상기 제1 분위기 중에 상기 레지스트 패턴, 상기 배선 및 그 주변을 놓아두는 공정은, 상기 제2 분위기 중에서 상기 레지스트 패턴을 애싱하는 공정 전과 후인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항에 있어서,
    상기 산소 혼합 가스로서, 산소와 물의 혼합 가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 1 항에 있어서,
    상기 산소 혼합 가스로서, 산소와 불소 함유 가스의 혼합 가스를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 1 항에 있어서,
    제1 분위기 중에 상기 레지스트 패턴, 상기 배선 및 그 주변을 놓아두는 공정과, 제2 분위기 중에서 상기 레지스트 패턴을 애싱하는 공정을 종료한 후에, 상기 웨이퍼를 상기 제1 및 제2 분위기 이외에 1mTorr 이하의 제3 분위기에 20초간 이상 놓아두는 공정을 더 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 1 항에 있어서,
    상기 제1 분위기는 상기 제1 생성물 중의 중성 활성 입자만으로 구성되는 동시에, 상기 제2 분위기는 상기 제2 생성물 중의 중성 활성 입자만으로 구성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 제1 생성물에는 할로겐을 함유하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 항에 있어서,
    상기 제1 생성물에 상기 레지스트 패턴을 놓아둠과 상기 제2 생성물에 의한 상기 레지스트 패턴의 애싱은 교호로 복수회 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 1 항에 있어서,
    상기 레지스트 패턴의 애싱 공정은, 상기 금속막 위에 상기 레지스트 패턴을 형성하는 공정 후에 상기 웨이퍼를 대기에 놓아두지 않고 반송한 장소에서 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 반도체를 포함하는 웨이퍼 위에 알루미늄 또는 알루미늄 함유 재료로 된 금속막 위에 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴으로 덮이지 않은 상기 금속막을 애칭 가스를 이용하여 에칭함으로써 상기 금속막으로 된 배선을 형성하는 공정과,
    산소 가스를 주성분으로 하는 산소 함유 가스의 플라즈마에 의해 얻어진 생성물의 분위기 중에 상기 웨이퍼를 놓아 두는 공정과,
    가열 수단에 의해 온도 제어하여 상기 웨이퍼의 온도를 초기에는 130℃ 이하로 설정하고, 그 후에 가열 온도를 130℃ 보다 높게 상승시켜 상기 레지스트 패턴을 상기 생성물에 의해 애싱하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 가열 수단에 의한 상기 웨이퍼의 가열은, 상기 분위기 중의 웨이퍼 스테이지 아래에 배치된 히터에 의한 가열인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 웨이퍼의 상기 온도 상승은, 상기 웨이퍼를 상기 웨이퍼 스테이지로부터 거리를 두어 상기 웨이퍼 온도의 가열을 130℃ 이하로 되도록 설정한 후에, 상기 웨이퍼 스테이지 위에 상기 웨이퍼를 접촉시켜 상기 웨이퍼의 온도를 130℃ 보다도 높게 상승시켜 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 16 항에 있어서,
    상기 가열 수단에 의한 상기 웨이퍼의 가열은, 광을 조사함에 의한 상기 웨이퍼의 가열인 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 웨이퍼의 상기 온도 상승은, 상기 광의 광조사량을 증가시키거나,상기 광의 조사를 정지한 상태로부터 조사를 개시하여 행함을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제 16항에 있어서,
    상기 웨이퍼의 온도를 상승시킬 때에는, 일시적 또는 계속적으로 상기 분위기의 압력을 상승시킴을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 16 항에 있어서,
    상기 분위기는, 상기 산소 함유 가스를 플라즈마화하여 얻어진 생성물 중의 중성 활성종 만으로 구성된 분위기인 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 16 항에 있어서,
    상기 산소 함유 가스에는 할로겐을 함유하지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019970057072A 1996-11-01 1997-10-31 반도체 장치의 제조방법 KR100277781B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP292095 1995-01-11
JP96-292095 1996-11-01
JP29209596 1996-11-01
JP24311797A JP3575240B2 (ja) 1996-11-01 1997-09-08 半導体装置の製造方法
JP97-243117 1997-09-08
JP243117 1997-09-08

Publications (2)

Publication Number Publication Date
KR19980041997A true KR19980041997A (ko) 1998-08-17
KR100277781B1 KR100277781B1 (ko) 2001-01-15

Family

ID=26536104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057072A KR100277781B1 (ko) 1996-11-01 1997-10-31 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6044850A (ko)
JP (1) JP3575240B2 (ko)
KR (1) KR100277781B1 (ko)
TW (1) TW358972B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6375859B1 (en) * 1999-02-04 2002-04-23 International Business Machines Corporation Process for resist clean up of metal structures on polyimide
US6431182B1 (en) * 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
KR100567626B1 (ko) * 1999-11-15 2006-04-04 삼성전자주식회사 포토레지스트의 제거방법
US6412498B1 (en) * 2000-03-24 2002-07-02 Advanced Micro Devices, Inc. Low temperature plasma strip process
US6271115B1 (en) * 2000-06-26 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Post metal etch photoresist strip method
US6943350B2 (en) * 2002-08-27 2005-09-13 Kla-Tencor Technologies Corporation Methods and apparatus for electron beam inspection of samples
KR100484896B1 (ko) * 2002-09-18 2005-04-22 동부아남반도체 주식회사 금속 식각 공정 시 금속 부식 방지 방법
US20050287814A1 (en) * 2004-06-29 2005-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. H2O plasma for simultaneous resist removal and charge releasing
US20060199393A1 (en) * 2004-06-29 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. H20 plasma and h20 vapor methods for releasing charges
US20060175290A1 (en) * 2005-02-09 2006-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion
KR20120014699A (ko) * 2010-08-10 2012-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP6519364B2 (ja) * 2015-07-06 2019-05-29 株式会社デンソー 金属パターンの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226056A (en) * 1989-01-10 1993-07-06 Nihon Shinku Gijutsu Kabushiki Kaisha Plasma ashing method and apparatus therefor
JPH0341728A (ja) * 1989-07-07 1991-02-22 Fujitsu Ltd 半導体装置の製造方法
JPH03280535A (ja) * 1990-03-29 1991-12-11 Nec Corp ドライエッチング装置
EP0489179B1 (en) * 1990-06-27 2001-11-14 Fujitsu Limited Method of manufacturing semiconductor integrated circuit
JPH04171918A (ja) * 1990-11-06 1992-06-19 Fujitsu Ltd 半導体装置の製造方法
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JPH06333924A (ja) * 1993-05-20 1994-12-02 Fujitsu Ltd 半導体装置の製造方法
JPH06349786A (ja) * 1993-06-04 1994-12-22 Fujitsu Ltd 半導体装置の製造方法
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JPH07221075A (ja) * 1994-02-03 1995-08-18 Fujitsu Ltd アッシング処理方法
US5702869A (en) * 1996-06-07 1997-12-30 Vanguard International Semiconductor Corporation Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates

Also Published As

Publication number Publication date
JPH10189550A (ja) 1998-07-21
KR100277781B1 (ko) 2001-01-15
JP3575240B2 (ja) 2004-10-13
TW358972B (en) 1999-05-21
US6044850A (en) 2000-04-04

Similar Documents

Publication Publication Date Title
JP7504977B2 (ja) リソグラフィにおける確率的な歩留まりへの影響の排除
US6153530A (en) Post-etch treatment of plasma-etched feature surfaces to prevent corrosion
EP0416774B1 (en) A method of treating a sample of aluminium-containing material
US6797634B2 (en) Method of conditioning an etching chamber and method of processing semiconductor substrate using the etching chamber
US6796314B1 (en) Using hydrogen gas in a post-etch radio frequency-plasma contact cleaning process
US6692903B2 (en) Substrate cleaning apparatus and method
US7846347B2 (en) Method for removing a halogen-containing residue
JP3086719B2 (ja) 表面処理方法
JP3412173B2 (ja) 半導体装置の製造方法
KR100523365B1 (ko) 플라즈마 반응기에서 포토레지스트 마스크 결함을 제거하는 방법
US6346490B1 (en) Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps
US8101025B2 (en) Method for controlling corrosion of a substrate
US20040229470A1 (en) Method for etching an aluminum layer using an amorphous carbon mask
JPH07153746A (ja) ドライエッチング室のクリーニング方法
KR20070089082A (ko) 기판의 부식을 제어하기 위한 방법
JP2000012514A (ja) 後処理方法
WO2005114715A1 (en) Method for cleaning substrate surface
US20040237997A1 (en) Method for removal of residue from a substrate
KR100277781B1 (ko) 반도체 장치의 제조방법
JP4077241B2 (ja) 半導体装置の製造方法
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
JP2011517368A (ja) 基板からポリマーを除去するための方法及び装置
WO2000024048A1 (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
JPH04273442A (ja) 配線形成方法
US20030153193A1 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 18