KR19980028920A - 테스트모드시 내부전원전압 클램프 회로 - Google Patents

Abstract

본 발명은 외부전원전압을 입력하여 내부전원전압을 발생하는 내부전원 발생수단; 테스트모드에서 인에이블되어 외부기준전압과 상기 내부전원전압을 비교하는 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 내부전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 내부전원 발생수단의 출력전류를 방전시킴으로써 내부전원전압이 상기 외부전원전압 이상으로 상승되는 것을 방지하기 위한 클램프수단을 구비하는 것을 특징으로 한다.

따라서, 본 발명에 의하면 반도체 메모리 장치의 여러 가지 테스트 과정에서 높은 전압과 온도를 가하게 될 때, 공급 전원으로 내부 전원을 만들어 쓰는 제품의 경우에 공급 전원이 높아짐에 따라 내부 전원의 전압도 따라서 높아지거나 내부 전원이 공급 전원보다 큰 경우에 발생할 수 있는 문제를 해결하여 반도체 메모리 장치의 테스트 과정에서 장치에 무리를 주지 않으면서 안정한 테스트를 가능하게 해 준다.

Description

테스트모드시 내부전원전압 클램프 회로

본 발명은 테스트모드시 내부전원전압 클램프 회로에 관한 것으로, 특히 외부전원전압을 입력하여 내부전원전압을 발생하는 반도체 메모리장치에 있어서, 정상모드시에 비해 높은 외부전원전압이 인가되는 상태의 테스트모드에서 외부에서 인가되는 기준 전압레벨로 내부전원전압의 레벨을 클램핑할 수 있는 테스트모드시 내부전원전압 클램프 회로에 관한 것이다.

일반적으로, 반도체 메모리 장치의 여러 가지 테스트 과정에서 번-인(burn-in)과 같은 테스트를 수행할 때, 높은 전압과 온도를 가하게 된다. 이때, 외부전원전압으로부터 내부전원전압을 만들어 쓰는 제품의 경우에는 외부전원전압의 레벨이 일정 레벨 이상으로 상승하게 되면 내부전원전압의 레벨도 이에 비례하여 상승하게 되므로 여러 가지 문제가 발생하게 된다. 특히 이러한 문제는 내부전원전압의 레벨이 외부전원전압의 레벨 보다 큰 내부고전원전압, 예컨대 Vpp전압인 경우에 더욱 심각해진다.

따라서, 본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위하여 외부전원전압이 정상모드에 비해 상당히 상승하는 테스트모드시 외부기준전압의 레벨로 내부전원전압을 클램핑시킬 수 있는 테스트모드시 내부전원전압 클램프 회로를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 회로는 외부전원전압을 입력하여 내부전원전압을 발생하는 내부전원 발생수단; 테스트모드에서 인에이블되어 외부기준전압과 상기 내부전원전압을 비교하는 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 내부전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 내부전원 발생수단의 출력전류를 방전시킴으로써 내부전원전압이 상기 외부전원전압 이상으로 상승되는 것을 방지하기 위한 클램프수단을 구비하는 것을 특징으로 한다.

또한, 본 발명의 다른 회로는 외부전원전압을 입력하여 내부 고전원전압을 발생하는 내부 고전원 발생수단; 테스트모드에서 인에이블되어 외부기준전압과 상기 내부 고전원전압을 비교하는 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 내부 고전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 내부 고전원 발생수단의 출력전류를 방전시킴으로써 내부 고전원전압이 상기 외부전원전압 이상으로 상승되는 것을 방지하기 위한 클램프수단을 구비하는 것을 특징으로 한다.

또한, 본 발명의 또 다른 회로는 외부전원전압을 입력하여 내부 고전원전압을 발생하고 디스에이블신호에 응답하여 디스에이블되는 내부 고전원 발생수단; 및 테스트모드에서 인에이블되어 외부기준전압과 상기 내부 고전원전압을 비교하고 상기 내부 고전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 디스에이블신호를 발생하는 비교수단을 구비하는 것을 특징으로 한다.

도 1는 본 발명에 의한 테스트모드시 내부전원전압 클램프 회로의 바람직한 일실시예의 구성을 나타낸 블록도.

도 2는 도 1의 일실시예의 동작상태를 설명하기 위한 상태표.

도 3는 본 발명에 의한 테스트모드시 내부전원전압 클램프 회로의 바람직한 다른 실시예의 구성을 나타낸 블록도.

도 4는 본 발명에 의한 테스트모드시 내부전원전압 클램프 회로의 바람직한 또 다른 실시예의 구성을 나타낸 블록도.

도 5는 도 4의 일실시예의 동작상태를 설명하기 위한 상태표.

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.

도 1는 본 발명에 의한 테스트모드시 내부전원전압 클램프 회로의 바람직한 일실시예의 구성을 나타내고, 도 2는 일실시예의 동작상태를 설명하기 위한 상태표를 나타낸다.

도면을 참조하면, 외부에서 가한 기준 전압과 내부 전원 장치(16)의 전압과의 비교를 위해 비교기(13)가 필요하고, 비교기(13)의 출력 vpp-클램프(15)는 내부 전원 장치(16)의 전압 노드(node)에 연결된 NMOS 트랜지스터(17)의 게이트 입력이 된다. 비교기(13)에서 외부 기준 전압과 내부 전원 장치(16)의 전압을 비교하여, 만약, 내부 전원 장치의 전압이 외부 기준 전압보다 커지면 비교기의 출력 vpp-클램프(15)가 하이(high)가 되어 NMOS 트랜지스터(17)를 통해 전류가 방전(discharge)되어 내부 전원 장치(16)의 전압 레벨이 내려가게 된다. 내부 전원 장치(16)의 전압이 외부 기준 전압보다 작으면 비교기(13)의 출력은 로우(low)가 되어 NMOS 트랜지스터(17)는 동작하지 않고 전류도 흐르지 않는다. 또한, 이 회로는 테스트 모드일 때만 유효하므로 비교기(13)는 테스트 모드임을 알려주는 TM(14)이라는 신호에 의해 제어된다. 이 TM(14) 신호는 칩 내부의 특정 신호나 또는 모드 레지스터에 저장된 신호로 사용할 수 있으며, 이 신호는 비교기가 정상 동작 모드와 구분되는 테스트 모드를 외부 신호로부터 선택 할 수 있게 하는 테스트 모드 장치를 사용하여 발생시킨다.

도 2의 상태표를 참조하면, TM(14)이 로우(low)인 경우 비교기(13)는 조건을 검사하지 않아서 비교기의 출력(15)이 로우(low)가 되어 테스트 모드가 아닐 경우에는 NMOS 트랜지스터(17)는 동작하지 않음을 알 수 있다. TM(14)이 하이(high)인 경우, 즉 테스트 모드임을 알려 주는 신호가 들어오면, 비교기(13)는 조건을 검사하게 된다. 먼저 내부 전원 장치(16)의 전압이 기준 전압보다 낮으면, 비교기의 출력(15)은 로우(low)가 되어 내부 전원 장치(16) 노드에서 방전 없이 내부 전원 전압을 그대로 사용하고, 내부 전원 장치의 전압이 기준 전압보다 높으면, 비교기의 출력 vpp-클램프(15)가 하이(high)로 되어 NMOS 트랜지스터(17)가 턴온 상태가 되면서 내부 전원 장치(16)의 노드로부터 전하가 방전되어 내부 전원 전압이 내려가게 된다. 이와같이 테스트를 수행할 때 내부 전원 전압이 공급 전원 전압보다 크다면 내부 전원 전압 클램프 회로의 역할이 더욱 중요함을 알 수 있다.

도 3은 내부 전원 장치로서 Vpp 전압 발생 장치를 사용할 때의 Vpp 노드 방전 방식에 관한 블록도이다. 도 3는 내부 전원 전압 예컨대, Vpp 전압이 공급 전원 전압보다 큰 경우로서, 동작은 도 1에서와 마찬가지로 Vpp 전압과 외부 기준 전압을 비교기(13)에서 비교하여 Vpp 전압이 외부 기준 전압 보다 큰 경우에 비교기(13)의 출력 Vpp-클램프(15)가 하이(high)로 되어 방전 경로를 만들어 Vpp의 전압 레벨을 조정하게 된다.

도 4 및 도 5는 Vpp 전압 발생 장치(16)의 디스에이블(disable) 제어 방식에 의한 전압 클램프를 나타낸 블록도와 그 동작 상태표이다.

내부 전원 장치로 Vpp 전압 발생 장치(16)를 사용하는 경우에 도 3에서와 같이 방전하는 대신, 비교기(13)의 출력 Vpp-클램프(15)가 Vpp 전압 발생 장치(16)의 동작을 멈추게 하여 Vpp 레벨을 클램프하는 방식을 사용하였다.

비교기(13)의 동작은 Vpp 전압 발생 회로(16)의 전압과 외부 기준 전압을 비교하여, Vpp 전압 발생 회로(16)의 전압이 높으면 비교기(13)의 출력 Vpp-클램프(15)가 하이(high)로 되고 이 신호에 의해 Vpp 전압 발 생 장치(16)는 디져블(disable)된다. 여기서도 Vpp(16) 전압이 외부 기준 전압(11)보다 낮으면, 비교기(13)의 출력(15)이 로우(low)가 되고, Vpp 전압 발생 장치(16)는 인에이블된다. 도 5는 입력 신호들에 의한 비교기의 동작 상태표이다. 도 5에서도 도 2에서와 마찬가지로 TM(14) 신호에 의해서 테스트 모드가 아닐 때는 비교기(13)가 동작하지 않고, 테스트 모드일 때 비교기(13)는 조건을 검사하여 하이(high) 또는 로우(low)를 출력한다. 이 출력에 의해서 Vpp 전압이 외부 기준 전압보다 높으면 Vpp 전압 발생 장치가 디스에이블(disable) 되어 내부 전원 전압 레벨을 조절할 수 있게 해 준다.

도 1, 도 3 및 도 4에서 비교기의 입력이 되는 외부의 기준 전압은 웨이퍼 상태의 패드나, 패키지 상태에서의 핀을 통해 입력된 수 있다. 여분의 패드나 핀이 있는 경우, 그 패드나 핀을 이용할 수 있고 전원 출력(VDDQ) 핀이 많은 경우 그 핀을 이용할 수도 있다.

따라서, 상술한 바와 같이 본 발명에서 제안한 내부 전원 전압 클램프 회로는 반도체 메모리 장치의 여러 가지 테스트 과정에서 높은 전압과 온도를 가하게 될 때, 공급 전원으로 내부 전원을 만들어 쓰는 제품의 경우에 공급 전원이 높아짐에 따라 내부 전원의 전압도 따라서 높아지거나 내부 전원이 공급 전원보다 큰 경우에 발생할 수 있는 문제를 해결하여 반도체 메모리 장치의 테스트 과정에서 장치에 무리를 주지 않으면서 안정한 테스트를 가능하게 해 준다.

본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (5)

1. 외부전원전압을 입력하여 내부전원전압을 발생하는 내부전원 발생수단; 테스트모드에서 인에이블되어 외부기준전압과 상기 내부전원전압을 비교하는 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 내부전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 내부전원 발생수단의 출력전류를 방전시킴으로써 내부전원전압이 상기 외부전원전압 이상으로 상승되는 것을 방지하기 위한 클램프수단을 구비하는 것을 특징으로 하는 테스트모드시 내부전원전압 클램프 회로.
2. 제1항에 있어서, 상기 클램프수단은 상기 내부전원 공급수단의 출력노드와 접지에 드레인 및 소오스가 각각 연결되고 상기 비교수단의 출력이 게이트에 연결된 트랜지스터인 것을 특징으로 하는 테스트 모드시 내부전원전압 클램프 회로.
3. 제 1 항에 있어서, 상기 테스트모드는 외부전원전압의 레벨을 정상모드의 레벨이상으로 상승시키는 번인 테스트모드인 것을 특징으로 하는 테스트 모드시 내부전원전압 클램프 회로.
4. 외부전원전압을 입력하여 내부 고전원전압을 발생하는 내부 고전원 발생수단; 테스트모드에서 인에이블되어 외부기준전압과 상기 내부 고전원전압을 비교하는 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 내부 고전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 내부 고전원 발생수단의 출력전류를 방전시킴으로써 내부 고전원전압이 상기 외부전원전압 이상으로 상승되는 것을 방지하기 위한 클램프수단을 구비하는 것을 특징으로 하는 테스트모드시 내부전원전압 클램프 회로.
5. 외부전원전압을 입력하여 내부 고전원전압을 발생하고 디스에이블신호에 응답하여 디스에이블되는 내부 고전원 발생수단; 및 테스트모드에서 인에이블되어 외부기준전압과 상기 내부 고전원전압을 비교하고 상기 내부 고전원전압의 레벨이 상기 외부기준전압의 레벨과 동일 이상으로 되면 상기 디스에이블신호를 발생하는 비교수단을 구비하는 것을 특징으로 하는 테스트모드의 내부전원전압 클램프 회로.