KR19980028357A - 노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치 - Google Patents
노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치 Download PDFInfo
- Publication number
- KR19980028357A KR19980028357A KR1019960047403A KR19960047403A KR19980028357A KR 19980028357 A KR19980028357 A KR 19980028357A KR 1019960047403 A KR1019960047403 A KR 1019960047403A KR 19960047403 A KR19960047403 A KR 19960047403A KR 19980028357 A KR19980028357 A KR 19980028357A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- signal
- dram
- address
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치에 관한 것으로, 특히 데이지 체인 구조로 이루어진 시스템에서 복수개의 디램에 대한 리프레쉬 동작이 순차적으로 수행되도록 하여 피크 전류값을 작게하므로써, 시스템에서 발생되는 노이즈를 감소시키는 노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치에 관한 것이다.
Description
본 발명은 노이즈 감소힝 리프레쉬 장치를 가지는 반도체 장치에 관한 것으로, 특히 데이지 체인(DAISY CHAIN) 구조로 이루어진 시스템에서 복수개의 디램에 대한 리프레쉬 동작이 순차적으로 수행되도록 하여 피크 전류값을 작게하므로써, 시스템에서 발생되는 노이즈를 감소시키는 노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치에 관한 것이다.
일반적으로 디-램의 구성이 램버스(RAMBUS)나, 싱크링크(SYNCLINK)같이 링 형태로 구성되어 있는 시스템에서는 셀의 리프레쉬 동작시 복수개의 디램이 동시에 동작하기 때문에 노이즈 문제가 발생하는 바, 이를 도면을 참조하여 설명하면 다음과 같다.
도 1은 디램과 시스템과의 연결을 나타내는 데이지 체인 형태의 시스템 블럭도로, 입/출력 단자(si/so)를 가지는 복수개의 디램(디램0 ∼ 디램n)(10)이 연결되고, 상기 복수개의 디램(10)을 공통으로 제어하는 컨트롤러(20)가 연결된다.
이때 상기 컨트롤러(20)는 상기 컨트롤러(20)에 가장 인접하게 연결되어 있는 디램으로 리프레쉬 동작신호(SR0)를 출력하면서, 각 디램부의 디코더부 동작을 제어하는 인에이블 신호를 출력한다.
상기 복수개로 연결되어 있는 디램의 상세 블럭은 도 2와 같이 도시할 수 있는 바, 입력단자(si)를 통해 신호가 입력되면 이를 저장하는 버퍼(11)와, 상기 버퍼(11)에서 출력되는 신호를 소정의 시간동안 딜레이 시킨 후 출력하는 지연부(12)와, 상기 버퍼(11)에서 출력되는 신호를 디코딩하여 현재 입력된 디램 식별번호(ID)와, 초기에 셋팅되어 있는 디램 식별번호(ID)가 일치하는가를 판단한 후 셀을 리프레쉬 하기 위해 리프레쉬 제어신호(C1)를 출력하는 디코더부(13)와, 상기 디코더부(13)에서 출력되는 제어신호(C1)를 입력받아 셀을 리프레쉬 시키는 램 회로부(14)를 포함한다.
상기와 같이 구성된 시스템에서 컨트롤러에 가장 인접되어 있는 디램을 통해 리프레쉬 동작을 수행하는 과정을 설명하면, 컨트롤러(20)에서 리프레쉬 신호(SR0)가 입력되면, 이 신호는 상기 버퍼(11)에 저장듸고, 상기 버퍼(11)의 출력은 디코더부(13)와 지연부(12)로 입력된다.
디코더부(13)에서는 상기 입력된 신호를 디코딩하여 컨트롤러(20)로 부터 입력된 신호가 현재 동작 중인 디램의 식별번호와 동일한 번호인가를 판단하며, 이를 통해 램 회로부(14)에 리프레쉬 동작을 행하도록 제어한다. 그리고 상기 램 회로부(14)의 리프레쉬 동작이 수행되면 지연부(12)로 제어신호(C1)를 입력하여 래치중인 리프레쉬 신호를 다음에 연결된 디램으로 출력하도록 한다.
이에 따라 리프레쉬 신호를 입력받은 두번째 디램에서도 상기와 동일한 동작이 수행되며, 이와 같은 동작을 체인으로 연결된 모든 디램에 대해 수행한다.
그러나 상기처럼 동작하는 종래 데이지 체인 구조의 리프레쉬 방식은 도 3에 도시된 바와 같이, 상기 딜레이 시간이, 디램이 리프레쉬를 수행하는 시간에 비해 매우 짧기 때문에 첫번째 디램에서 수행되는 리프레쉬 시간과, 그 다음 디램에서 수행되는 리프레쉬 시간 차이가 무시할 정도라서 결과적으로 전제적인 각 디램의 리프레쉬 동작이 거의 동시에 수행되는 결과가 된다.
즉, 도 3 (가)의 제 1 리프레쉬 신호에 의해 동작되는 도 3 (나)의 첫번째 디램의 워드라인이 리프레쉬 되는 순간과, 도 3 (다)의 제 2 리프레쉬 신호에 의해 동작되는 도 3 (라)의 두번째 디램의 워드라인이 리프레쉬 되는 순간 및 도 3 (마)의 제 3 리프레쉬 신호에 의해 동작되는 도 3 (바)의 세번째 디램의 워드라인이 리프레쉬 되는 순간이 타이밍도 상으로 거의 구분할 수 없을 정도로 같은 순간에 수행됨을 볼 수 있다.
따라서 복수개의 디램이 동시에 리프레쉬 동작을 수행하게 되므로 시스템에 큰 값의 피크 전류가 흐르게 되어 시스템 내부에 노이즈를 유발시키게 되는 요인이 된다.
본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결코자, 디램 내부에 입력단자를 통해 리프레쉬 신호가 입력되면 이 신호를 종래와 같이 버퍼를 통해 다음 디램으로 출력하는 것이 아니라 디램 내부에서 리프레쉬 동작이 완전히 완료되고 나면 상기 디램에서 다음 디램으로 리프레쉬 신호를 출력하도록 하므로써, 복수개의 디램 각각의 리프레쉬 동작이 순차적으로 일어날 수 있도록 하는데 본 발명의 목적이 있다.
도 1은 디램과 시스템과의 연결을 나타내는 데이지 체인 형태의 시스템 블럭도.
도 2는 도 1에서 리프레쉬 장치를 포함하는 디램을 나타낸 상세 블럭도.
도 3은 도 2의 동작 타이밍도.
도 4는 본 발명에 의해 구현된 리프레쉬 장치를 포함하는 디램을 나타낸 상세 블럭도.
도 5는 도 4의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 버 퍼 30 : 디 램
31 : 디코더부
32 : 리프레쉬 어드레스 발생부
33 : 어드레스 디코더부 34 : 램 회로부
상기와 같은 목적을 달성하기 위해 본 발명에서는 리프레쉬 신호를 버퍼를 통과시킨 다음 상기 신호를 노말 로우 어드레스 대신 디코더부에 입력되도록 하여 셀 어레이의 워드라인을 선택하도록 하므로써, 모든 셀의 리프레쉬 동작이 완료되면, 상기 디램에서 리프레쉬 신호가 다음 디램으로 출력되도록 하는 것이다.
상기와 같이 동작되도록 하는 본 발명의 리프레쉬 장치를 포함하는 디램은 데이지 체인 구조의 시스템에서 리프레쉬 장치를 포함하는 반도체 장치에 있어서, 디램의 입력단자를 통해 신호가 입력되면 이를 저장하는 저장수단과, 상기 저장수단에서 출력되는 신호를 디코딩하여 현재 입력된 디램 식별번호와, 초기에 셋팅되어 있는 디램 식별번호가 일치하는가를 판단한 후 셀을 리프레쉬 하기 위해 리프레쉬 제어신호를 출력하는 디코더부와, 상기 디코더부의 제어신호를 입력받으면 상기 저장수단으로 부터 출력된 리프레쉬 신호를 이용하여 리프레쉬 어드레스를 생성하는 리프레쉬 어드레스 발생부와, 상기 리프레쉬 어드레스 발생부로 부터 어드레스가 입력되면 상기 디코더부의 제어신호에 따라 상기 어드레스를 디코딩하여 노말 로우 어드레스를 출력하는 어드레스 디코더부 및 상기 어드레스 디코더부에서 출력되는 어드레스에 따라 선정된 셀을 리프레쉬 시키며, 상기 리프레쉬 동작이 완료되고 난 후 다음 연결된 디램으로 리프레쉬 신호를 출력하는 램 회로부를 포함하는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 4는 본 발명에 의해 구현된 리프레쉬 수행을 위한 장치의 블럭도로, 디램(30)의 입력단자(si)를 통해 신호가 입력되면 이를 저장하는 버퍼(11)와, 상기 버퍼(11)에서 출력되는 신호를 디코딩하여 현재 입력된 디램 식별번호(ID)와, 초기에 셋팅되어 있는 디램 식별번호(ID)가 일치하는가를 판단한 후 셀을 리프레쉬 하기 위해 리프레쉬 제어신호(C1)를 출력하는 디코더부(31)와, 상기 디코더부(31)의 제어신호(C1)를 입력받으면 상기 버퍼(11)로 부터 출력된 리프레쉬 신호를 이용하여 리프레쉬 어드레스를 생성하는 리프레쉬 어드레스 발생부(32)와, 상기 리프레쉬 어드레스 발생부(32)로 부터 어드레스가 입력되면 상기 디코더부(31)의 제어신호에 따라 상기 어드레스를 디코딩하여 노말 로우 어드레스를 출력하는 어드레스 디코더부(33) 및 상기 어드레스 디코더부(33)에서 출력되는 어드레스에 따라 선정된 셀을 리프레쉬 시키며, 상기 리프레쉬 동작이 완료되면 다음 연결된 디램으로 리프레쉬 신호를 출력하는 램 회로부(34)를 포함한다.
상기와 같이 구성된 시스템에서 컨트롤러에 가장 인접되어 있는 디램을 통해 리프레쉬 동작을 수행하는 과정을 설명하면, 컨트롤러(20)에서 리프레쉬 신호(SR0)가 입력되면, 이 신호는 상기 버퍼(11)(저장수단)에 저장되고, 상기 버퍼(11)의 출력은 디코더부(31)로 입력됨과 동시에 리프레쉬 어드레스 생성부(32)로 입력된다.
디코더부(31)에서는 상기 버퍼(11)에서 입력된 신호를 디코딩하여 각각 리프레쉬 어드레스 발생부(32)와 어드레스 디코더부(33)로 리프레쉬 동작을 수행케 하는 제어신호(C1)를 출력한다. 상기 제어신호(C1)를 입력받은 리프레쉬 어드레스 발생부(32)는 상기 버퍼(11)에서 출력된 리프레쉬 신호를 통해 리프레쉬 어드레스를 생성한 후 어드레스 디코더부(33)로 출력한다.
상기 어드레스 디코더부(33)에서는 이 신호를 메모리 셀에 적용되는 실제 워드라인 어드레스로 재 디코딩하여 램 회로부(34)로 입력하며, 램 회로부(34)에서는 상기 입력되는 어드레스에 따라 리프레쉬 동작을 수행한다.
이어 리프레쉬 동작이 완료되면 램 회로부(34)에서는 다음에 연결된 두번째 디램으로 리프레쉬 신호를 출력하며, 두번째 디램에서는 상기와 같은 일련의 동작을 수행한 다음 자신의 리프레쉬 동작이 완료되고 나면 다음 디램으로 리프레쉬 신호를 출력한다.
상기와 같은 동작을 체인에 연결된 모든 디램에 대해 순차적으로 반복 수행하며 본 발명에 의해 구현된 리프레쉬 장치를 통해 일어나는 리프레쉬 동작을 도 5에 도시된 타이밍도를 참조하여 설명하면 하기와 같다.
본 발명에서는 컨트롤러(20)에 첫번째로 연결된 디램에서 리프레쉬 동작이 수행되고 난 후 이 디램을 통해 다시 리프레쉬 신호가 다음 디램으로 입력되므로 도 5 (가)에 도시된 리프레쉬 신호와 도 5 (다)에 도시된 리프레쉬 신호의 인에이블 신호가 소정의 간격을 갖게 된다.
이에 따라 도면에 도시된 바와 같이 각 리프레쉬 신호에 의해 동작되는 디램의 리프레쉬 동작에도 상기 간격과 동일한 간격차로 리프레쉬가 일어나게 되고(도 5 (나)와 도 5 (라)), 이는 데이지 체인으로 연결된 복수개의 디램이 리프레쉬 동작을 동시에 수행하는 것이 아니라 순차적으로 행하게 됨을 나타내므로, 종래 문제점이었던 큰 값의 피크 전류는 발생하지 않게 된다.
그리고 상기처럼 약간의 차이를 가지고 발생되는 리프레쉬 동작은, 리프레쉬 주기가 파워-다운-모드에서 수μs 이기 때문에 복수개의 디램이 순차적으로 동작한다해도 전체적인 리프레쉬 시간 내에서 모든 램의 리프레쉬가 순차적으로 이루어진다.
이상에서 상세히 설명한 바와 같이 본 발명은 데이지 체인으로 연결된 복수개의 디램을 리프레쉬 할때 모든 디램에 대해 순차적인 리프레쉬 동작이 일어나도록 하므로써, 피크 전류값을 작게하여 시스템 내에서 노이즈 발생을 억제하는 잇점이 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당 업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (1)
- 데이지 체인 구조의 시스템에서 리프레쉬 장치를 포함하는 반도체 장치에 있어서,디램의 입력단자를 통해 신호가 입력되면 이를 저장하는 저장수단과, 상기 저장수단에서 출력되는 신호를 디코딩하여 현재 입력된 디램 식별번호와, 초기에 셋팅되어 있는 디램 식별번호가 일치하는가를 판단한 후 셀을 리프레쉬하기 위해 리프레쉬 제어신호를 출력하는 디코더부와, 상기 디코더부의 제어신호를 입력받으면 상기 저장수단으로 부터 출력된 리프레쉬 신호를 이용하여 리프레쉬 어드레스를 생성하는 리프레쉬 어드레스 발생부와, 상기 리프레쉬 어드레스 발생부로 부터 어드레스가 입력되면 상기 디코더부의 제어신호에 따라 상기 어드레스를 디코딩하여 노말 로우 어드레스를 출력하는 어드레스 디코더부 및 상기 어드레스 디코더부에서 출력되는 어드레스에 따라 선정된 셀을 리프레쉬 시키며, 상기 리프레쉬 동작이 완료되고 난 후 다음 연결된 디램으로 리프레쉬 신호를 출력하는 램 회로부를 포함하는 것을 특징으로 하는 반도체 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047403A KR100225951B1 (ko) | 1996-10-22 | 1996-10-22 | 노이즈 감소형 반도체 메모리 장치 |
| US08/953,344 US5831922A (en) | 1996-10-22 | 1997-10-17 | Semiconductor device having a refresh device of a noise reduction type |
| TW086115350A TW358910B (en) | 1996-10-22 | 1997-10-18 | A semiconductor device having a refresh device of a noise reductive type |
| JP28864397A JP3317661B2 (ja) | 1996-10-22 | 1997-10-21 | リフレッシュ装置を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960047403A KR100225951B1 (ko) | 1996-10-22 | 1996-10-22 | 노이즈 감소형 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980028357A true KR19980028357A (ko) | 1998-07-15 |
| KR100225951B1 KR100225951B1 (ko) | 1999-10-15 |
Family
ID=19478382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960047403A KR100225951B1 (ko) | 1996-10-22 | 1996-10-22 | 노이즈 감소형 반도체 메모리 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5831922A (ko) |
| JP (1) | JP3317661B2 (ko) |
| KR (1) | KR100225951B1 (ko) |
| TW (1) | TW358910B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617678B1 (ko) * | 1998-08-13 | 2007-04-25 | 삼성전자주식회사 | 데이지 체인드 시스템의 일련 번호 배정 시스템및 방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094704A (en) | 1997-06-17 | 2000-07-25 | Micron Technology, Inc. | Memory device with pipelined address path |
| US6005823A (en) * | 1997-06-20 | 1999-12-21 | Micron Technology, Inc. | Memory device with pipelined column address path |
| US6317842B1 (en) | 1999-02-16 | 2001-11-13 | Qlogic Corporation | Method and circuit for receiving dual edge clocked data |
| US7657790B2 (en) * | 2006-04-05 | 2010-02-02 | Texas Instruments Incorporated | Scan frame based test access mechanisms |
| US6567023B1 (en) * | 1999-09-17 | 2003-05-20 | Kabushiki Kaisha Toshiba | Analog to digital to analog converter for multi-valued current data using internal binary voltage |
| JP3531598B2 (ja) * | 2000-10-20 | 2004-05-31 | セイコーエプソン株式会社 | 半導体装置、メモリシステムおよび電子機器 |
| US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7080188B2 (en) | 2003-03-10 | 2006-07-18 | Marvell International Ltd. | Method and system for embedded disk controllers |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7139150B2 (en) | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
| KR100546415B1 (ko) * | 2004-06-25 | 2006-01-26 | 삼성전자주식회사 | 메모리 장치의 파워 노이즈를 방지하는 직렬 웨이크 업 회로 |
| US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
| US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
| US8032674B2 (en) | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
| US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
| US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
| US7802026B2 (en) | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
| US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321661A (en) * | 1991-11-20 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Self-refreshing memory with on-chip timer test circuit |
| JP2824712B2 (ja) * | 1992-03-25 | 1998-11-18 | 三菱電機株式会社 | 半導体メモリ装置 |
| US5402384A (en) * | 1992-04-24 | 1995-03-28 | Citizen Watch Co., Ltd. | Dynamic ram |
| JP2977385B2 (ja) * | 1992-08-31 | 1999-11-15 | 株式会社東芝 | ダイナミックメモリ装置 |
| US5335202A (en) * | 1993-06-29 | 1994-08-02 | Micron Semiconductor, Inc. | Verifying dynamic memory refresh |
-
1996
- 1996-10-22 KR KR1019960047403A patent/KR100225951B1/ko not_active IP Right Cessation
-
1997
- 1997-10-17 US US08/953,344 patent/US5831922A/en not_active Expired - Lifetime
- 1997-10-18 TW TW086115350A patent/TW358910B/zh active
- 1997-10-21 JP JP28864397A patent/JP3317661B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617678B1 (ko) * | 1998-08-13 | 2007-04-25 | 삼성전자주식회사 | 데이지 체인드 시스템의 일련 번호 배정 시스템및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100225951B1 (ko) | 1999-10-15 |
| US5831922A (en) | 1998-11-03 |
| JPH10144072A (ja) | 1998-05-29 |
| JP3317661B2 (ja) | 2002-08-26 |
| TW358910B (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980028357A (ko) | 노이즈 감소형 리프레쉬 장치를 가지는 반도체 장치 | |
| KR100243335B1 (ko) | 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치 | |
| KR0184914B1 (ko) | 동기형 반도체 기억장치 | |
| US4586167A (en) | Semiconductor memory device | |
| US7145812B2 (en) | Semiconductor memory device and method of entry of operation modes thereof | |
| KR0166000B1 (ko) | 속도 등급이 제한되지 않은 동기 dram을 갖는 반도체 메모리 장치 | |
| KR850000125A (ko) | Mos 기억장치 | |
| KR100200922B1 (ko) | 반도체 메모리장치의 펌핑전압발생기 | |
| KR970017659A (ko) | 반도체 메모리 장치와 그 리이드 및 라이트 방법 | |
| KR960010963B1 (ko) | 테스트 기능을 가진 메모리장치 | |
| KR930022383A (ko) | 메모리칩의 리프레시 어드레스 테스트 회로 | |
| JP2000156079A (ja) | マルチバンク構造を有する半導体メモリ装置 | |
| KR100372245B1 (ko) | 워드라인순차제어반도체메모리장치 | |
| KR0160531B1 (ko) | 반도체 메모리 소자 및 상기 반도체 메모리 소자의 동작을 제어하는 방법 | |
| KR19990086095A (ko) | 센스앰프 순차 구동장치 | |
| KR100372066B1 (ko) | 반도체 기억 장치, 및 그 내부 회로를 활성화시키기 위한신호의 타이밍 발생 방법 | |
| US7054224B2 (en) | Non-synchronous semiconductor memory device having page mode read/write | |
| US6445637B2 (en) | Semiconductor memory device with a refresh function | |
| EP0660328B1 (en) | Method of controlling semiconductor storage circuit | |
| KR100253354B1 (ko) | 반도체 메모리의 동작 검사장치 | |
| KR960005625A (ko) | 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법 | |
| JPH0689571A (ja) | ダイナミック型メモリ装置 | |
| JPH05342881A (ja) | 記憶回路 | |
| KR100480553B1 (ko) | 디램장치의리프레쉬제어방법 | |
| KR100487484B1 (ko) | 반도체메모리장치의리프래시제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |