KR19980026305A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

Abstract

본 발명은 금속 배선막의 배리어(barrier) 특성을 향상시킬 수 있는 방법에 관한 것으로, 장벽 금속(barrier metal)으로 Ti과 TiN를 증착하고 이것을싱크(WET SINK)에서 오존 순수(O₃+DI WATER)로 실온에서 3∼20분간 처리하거나, 드라이 클리닝 시스템(DRY CLEANING SYSTEM)에서 오존 가스(O₃GAS)를 이용하여 TiN의 표면을 균일하게 산화시키고 어닐(anneal)을 한 후 Al을 500℃에서 증착함으로써 TiN을 통한 Al과 Si의 확산을 막아 접합 누설(Junction Leakage) 및 스파이킹(Spiking)을 방지하므로써 고집적 소자의 금속 배선막 형성을 가능하게 할 수 있는 반도체 소자의 금속 배선 형성 방법이 개시된다.

Description

반도체 소자의 금속 배선 형성 방법

본 발명은 금속 배선막의 배리어(BARRIER) 특성을 향상시킬 수 있는 방법에 관한 것으로, 특히 접합 깊이(Junction Depth)가 얇아지는 64메가 디램(Mega DRAM)급 이상의 반도체 소자의 금속 배선 형성에 이용될 수 있으며 접합 누설(Junction Leakage)과 스파이킹(Spiking)과 같은 전기적 특성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.

종래의 금속 배선 형성 방법은 티타늄(Ti)과 티타늄나이트라이드(TiN)를 증착한 후 반응로(Furnace)에서 어닐(anneal)을 하고 스퍼터링(sputtering) 방식으로 알루미늄(Al)을 증착하여 사용하였다. 이 경우 알루미늄은 300℃ 이하의 온도에서 증착하는데 16M DRAM까지는 콘택이 크므로 알루미늄의 단차(step coverage)가 작아도 콘택 내부까지 알루미늄을 증착할 수 있다. 그러나 64M DRAM 이상에서는 콘택이 작으므로 위와 같은 방법으로 금속 배선을 형성하면 콘택 내부는 알루미늄을 증착할 수 없다.

따라서 콘택이 작은 경우에는 알루미늄의 증착 온도를 500℃ 이상으로 증가시켜 콘택 내부로 알루미늄을 흘러 내리게 하여 증착한다. 이 경우 알루미늄의 증착 온도는 500℃의 고온이기 때문에 알루미늄과 실리콘(Si)의 확산으로 인해 접합 누설 및 스파이킹이 발생하는 문제점이 나타나게 된다.

상기한 문제점을 해결하기 위한 본 발명은 장벽 금속(barrier metal)으로 이용되는 TiN을 통한 Al과 Si의 확산을 막아 접합 누설 및 스파이킹을 방지할 수 있는 방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명의 제1실시예는 실리콘 기판상의 접합 영역을 노출시키기 위해 층간 절연막의 선택된 영역을 식각하여 형성된 콘택을 포함한 전체 구조 상부에 배리어 금속층을 형성하는 단계와, 상기 배리어 금속층 상부에 습식 산화막을 형성하는 단계와, 어닐링 공정을 실시한 후 알루미늄을 증착하는 단계로 이루어진 것을 특징으로 한다.

또한, 상술한 목적을 달성하기 위한 본 발명의 제2실시예는 실리콘 기판상의 접합 영역을 노출시키기 위해 층간 절연막의 선택된 영역을 식각하여 형성된 콘택을 포함한 전체 구조 상부에 배리어 금속층을 형성하는 단계와, 상기 배리어 금속층 상부에 건식 산화막을 형성하는 단계와, 어닐링 공정을 실시한 후 알루미늄을 증착하는 단계로 이루어진 것을 특징으로 한다.

도 1A 내지 도 1C는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 순서적으로 도시한 단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

1:실리콘 기판2:접합 영역

3:층간 절연막4:콘택

5:배리어 금속층6:산화막

7:금속 배선

본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

도 1A 내지 도 1C는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 순서적으로 도시한 단면도이다.

도 1A에 도시된 바와 같이 실리콘 기판(1)의 선택된 영역에 n⁺또는 p⁺이온이 주입되어 접합 영역(2)이 형성된다. 접합 영역(2)이 형성된 실리콘 기판(1) 상부에 층간 절연막(3)이 형성된다. 접합 영역(2)과 접합될 수 있도록 포토 리소그라피 공정 및 식각 공정에 의해 층간 절연막(3)의 선택된 영역이 식각되어 콘택(4)이 형성된다. 콘택(4)에 Ti/TiN이 증착되어 배리어 금속층(5)이 형성된다.

도 1B는싱크(WET SINK)에서 2∼8ppm의 오존 순수(O₃+DI WATER)를 이용하여 실온에서 3∼20분간 세정하므로써 TiN의 표면에 습식 산화막(6)이 형성된 단면도이다.

도 1C는 오옴익 콘택(ohmic contact)을 형성하기 위해싱크에서의 공정을 마친 실리콘 기판을 반응로에서 450℃로 어닐하고 500℃의 온도에서 알루미늄이 증착되어 금속 배선막(7)이 형성된 단면도이다.

본 발명의 다른 실시예는 상기 도 1B의 세정 공정 대신에 실리콘 기판을 드라이 클리닝 시스템에서 오존 가스를 2∼6LPM 정도 유입시켜 콘택의 TiN 표면에 건식 산화막이 형성되게 할 수도 있다.

상술한 바와 같이 본 발명에 의하면 접합 깊이(Junction Depth)가 얇은 고집적 소자에서 Al과 Si의 확산으로 발생하는 접합 누설(Junction Leakage) 및 접합 스파이킹(Junction Spiking)을 방지하여 고집적 소자의 금속 배선막 형성을 가능하게 할 수 있는 효과가 있다.

Claims (11)

1. 실리콘 기판 상의 접합 영역을 노출시키기 위해 층간 절연막의 선택된 영역을 식각하여 형성된 콘택을 포함한 전체 구조 상부에 배리어 금속층을 형성하는 단계와,

   상기 배리어 금속층 상부에 습식 산화막을 형성하는 단계와,

   어닐링 공정을 실시한 후 알루미늄을 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
2. 제1항에 있어서, 상기 습식 산화막은싱크에서 오존 순수를 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
3. 제2항에 있어서, 상기 오존 순수는 2 내지 8ppm의 농도인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
4. 제1항에 있어서, 상기 습식 산화막은 실온에서 3 내지 20분 동안 세정하여 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
5. 제1항에 있어서, 상기 습식 산화막은 티타늄나이트라이드 표면에 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
6. 제1항에 있어서, 상기 알루미늄은 500 내지 530℃에서 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
7. 실리콘 기판 상의 접합 영역을 노출시키기 위해 층간 절연막의 선택된 영역을 식각하여 형성된 콘택을 포함한 전체 구조 상부에 배리어 금속층을 형성하는 단계와,

   상기 배리어 금속층 상부에 건식 산화막을 형성하는 단계와,

   어닐링 공정을 실시한 후 알루미늄을 증착하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
8. 제7항에 있어서, 상기 건식 산화막은 드라이 클리닝 시스템에서 오존 가스에 의해 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
9. 제8항에 있어서, 상기 오존 가스의 농도는 2 내지 6LPM인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
10. 제7항에 있어서, 상기 건식 산화막은 실온에서 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
11. 제7항에 있어서, 상기 알루미늄은 500 내지 530℃에서 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.