KR19980021154U - 반도체 패키지 장치 - Google Patents

반도체 패키지 장치 Download PDF

Info

Publication number
KR19980021154U
KR19980021154U KR2019960034429U KR19960034429U KR19980021154U KR 19980021154 U KR19980021154 U KR 19980021154U KR 2019960034429 U KR2019960034429 U KR 2019960034429U KR 19960034429 U KR19960034429 U KR 19960034429U KR 19980021154 U KR19980021154 U KR 19980021154U
Authority
KR
South Korea
Prior art keywords
heat sink
lead
thickness
package
die
Prior art date
Application number
KR2019960034429U
Other languages
English (en)
Other versions
KR200158265Y1 (ko
Inventor
전오섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR2019960034429U priority Critical patent/KR200158265Y1/ko
Publication of KR19980021154U publication Critical patent/KR19980021154U/ko
Application granted granted Critical
Publication of KR200158265Y1 publication Critical patent/KR200158265Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 제조 공정 중 어셈블리 공정에서 풀 패키지의 리드 프레임 구조를 개선한 반도체 패키지 장치에 관한 것으로, 본 고안의 구성은, 일정 두께를 가지는 리드와; 상기 리드와 접촉하고, 상기 일정 두께와 같은 두께를 가지며, 히트 싱크 홀의 일정 부분만 포함하도록 성형되어 있는 히트 싱크와; 상기 히트 싱크의 상부에 탑재되고, 금속 배선에 의해 상기 리드와 연결되는 다이와; 상기 히트 싱크, 다이를 에워싸서 패키지의 외형을 성형하는 컴파운드로 이루어지며, 본 고안의 효과는 리드와 히트 싱크의 두께를 동일하게 하고, 히트 싱크 홀의 상단부를 제거한 히트 싱크를 성형함으로써, 리드 프레임 가공비 절감 및 소재 재료비를 절감하여 생산성을 향상시킨 반도체 패키지 장치를 제공할 수 있다.

Description

반도체 패키지 장치
본 고안은 반도체 패키지 장치에 관한 것으로, 특히 반도체 제조 공정 중 어셈블리 공정에서 풀 패키지의 리드 프레임 구조를 개선한 반도체 패키지 장치에 관한 것이다.
반도체 생산 공정의 마무리로써, 반도체 소자는 칩의 형태를 갖추게 된다. 그런데 칩의 형태로는 오염이 되기 쉽다.
따라서 반도체 제조 공정 후에 웨이퍼는 개개의 칩으로 나뉘어 겉을 싸고 패키지로 연결하는데, 즉, 전기적 배선은 아직 하지 않는 상태이기 때문에, 반도체 소자로 사용되기 위해 패키지 과정을 거치게 되며, 패키지 배선에 의해 바깥으로 연결하게 되는데 이러한 패키지 작업을 어셈블리(Assembly)라고 한다. 어셈블리 세부 공정 중에서 마운팅(Mounting)과 커넥팅(Connecting) 공정은 노동 집약적 공정이고, 또한 패키지 재료도 비싸다. 실제로 어셈블리하는데 소요되는 경비는 칩 제조 단가와 비슷하다.
웨이퍼 선별 후에는 전기적 특성이 양호한 다이가 선택되어 어셈블리 공정으로 넘어오면, 다이를 패키지에 붙이는 다이 어태치 공정을 실시하고, 금이나 알루미늄 등의 가는 선으로 다이의 본딩 패드와 패키지의 접속 단자를 연결하는 와이어 본딩 공정을 실시하게 된다.
다음에 다이를 밀봉해서 보호하기 위해 패키지에 껍질을 씌우고, 회로와 패키지의 고온, 습도, 기계 충격 등에 대한 저항을 시험하며, 최종 전기적 시험을 거쳐 반도체 제품으로 출하되게 된다.
그리고 완성된 칩을 보호하고, 제품을 완성시키기 위한 어셈블리 공정에 있어서, 반도체 패키지의 대표적인 구성 요소는 리드 프레임과 컴파운드이며, 이들 구성 요소들이 최적으로 결합을 하여 외부로부터의 충격에 손상이 가지 않고, 그 제품의 특성을 최대로 발휘할 수 있도록 설계되어야 한다.
상기 리드 프레임(Lead Frame)은 패드, 내부 리드, 외부 리드로 구성되고, 금형을 이용하여 원판을 필요한 형태로 프레싱하여 제조하는 스탬핑(Stamping Type) 방법으로 만들어지며, 상기의 컴파운드에 의해 패드와 내부 리드가 몰딩되게 된다. 즉, 상기 컴파운드는 패드 와이어, 내부 리드 부분을 보호하기 위해 일정한 형태로 음각한 금형(Mold Die)에 의해 내부의 패드 주위를 둘러싸서 몰딩시키게 된다.
이때 히트 싱크(Heat Sink)는 열을 방산하는 역할을 한다.
첨부한 도 1과 도 2를 참고로 하여, 종래의 풀 패키지의 구성은,
일정 두께(t)를 가지는 리드(1)와;
상기 리드(1)와 접촉하고, 일정 두께(t) 보다 두배 이상의 두께를 가지며, 히트 싱크 홀(4)을 포함하고 있는 히트 싱크(2)와;
상기 히트 싱크(2)의 상부에 탑재되고, 금속 배선에 의해 상기 리드(1)와 연결되는 다이(Die)(3)와;
상기 히트 싱크(2), 다이(3)를 에워싸서 패키지의 외형(Out-line)을 성형하는 컴파운드(6)로 이루어져 있다.
상기 구성에 의한 종래의 풀 패키지용 리드 프레임의 작용은 다음과 같다.
도 1은 종래의 리드 프레임의 측면도로서, 리드(1)는 일정 두께(t)를 가지고 있고, 히트 싱크(2)는 상기 리드(1)와 접촉하고, 일정 두께(t) 보다 두배 이상의 두께를 가지며, 히트 싱크 홀(4)을 포함하고 있다. 여기에서 상기 리드(1)의 일정 두께를 제1 두께(T1)라고 하고, 히트 싱크(2)의 두께를 제2 두께(T2)라고 하면, 종래의 리드 프레임은 제2 두께(T2)가 제1 두께(T1) 보다 두배 이상으로 되어 있다. 즉, T2≥ 2T1이 된다.
또한 상기 리드(1)와 히트 싱크(2)가 접촉되어 연결된 리드 프레임의 폭은 제1 넓이(W1)가 된다.
도 2는 종래의 리드 프레임의 정면도로서, 상기 히트 싱크(2)는 히트 싱크 홀(4)을 포함하고 있으며, 히트 싱크 홀(4) 보다 적은 홀이 패키지 홀(5)이 된다. 여기에서 히트 싱크(2)는 히트 싱크 홀(4)의 중심으로부터 제1 길이(A) 만큼 연장되어 성형됨으로써 패키지에서 발생되는 열을 방산하게 된다.
그리고, 다이(Die)(3)가 상기 히트 싱크(2)의 상부에 탑재되고, 금속 배선에 의해 상기 리드(1)와 연결되게 되며, 컴파운드(6)가 상기 히트 싱크(2), 다이(3)를 에워싸서 패키지의 외형(Out-line)을 성형하게 된다.
종래의 반도체 패키지는 히트 싱크 부위 두께와 리드 부위의 두께가 서로 달라서 소재 가공시 소재 가공비 상승의 원인이 되고, 히트 싱크 홀 상단까지 설계되어 있기 때문에 리드 프레임의 전체 폭이 넓어져 소재비 상승의 원인이 된다는 문제점이 있다.
상기한 문제점을 해결하기 위한 본 고안의 목적은 히트 싱크 부위와 리드 부위의 두께를 동일하게 하고, 히트 싱크 홀 상단도 제거하여 원가를 절감할 수 있는 이드 프레임 형상을 갖도록 설계한 풀 패키지용 리드 프레임을 제공하기 위한 것이다.
도 1은 종래의 기술에 따른 리드 프레임의 측면도.
도 2는 종래의 기술에 따른 리드 프레임의 정면도.
도 3은 본 고안의 실시예에 따른 리드 프레임의 측면도.
도 4는 본 고안의 실시예에 따른 리드 프레임의 정면도.
상기한 목적을 달성하기 위한 수단으로서, 본 고안의 구성은,
일정 두께를 가지는 리드와;
상기 리드와 접촉하고, 상기 일정 두께와 같은 두께를 가지며, 히트 싱크 홀의 일정 부분만 포함하도록 성형되어 있는 히트 싱크와;
상기 히트 싱크의 상부에 탑재되고, 금속 배선에 의해 상기 리드와 연결되는 다이와;
상기 히트 싱크, 다이를 에워싸서 패키지의 외형을 성형하는 컴파운드로 이루어진다.
첨부한 도면을 참고로 하여, 본 고안의 실시예를 설명하기로 한다.
도 3과 도 4에 도시되어 있듯이, 본 고안의 실시예에 따른 풀 패키지용 리드 프레임의 구성은,
일정 두께(t)를 가지는 리드(10)와;
상기 리드(10)와 접촉하고, 상기 일정 두께(t)와 같은 두께를 가지며, 히트 싱크 홀(40)의 반만 포함하도록 성형되어 있는 히트 싱크(20)와;
상기 히트 싱크(20)의 상부에 탑재되고, 금속 배선에 의해 상기 리드(10)와 연결되는 다이(Die)(30)와;
상기 히트 싱크(20), 다이(30)를 에워싸서 패키지의 외형(Out-line)을 성형하는 컴파운드(60)로 이루어진다.
상기 구성에 의한 본 고안의 실시예에 따른 풀 패키지용 리드 프레임의 작용은 다음과 같다.
도 3에 도시된 바와 같이, 리드(10)는 일정 두께(t)를 가지고 있으며, 히트 싱크(20)는 상기 리드(10)와 접촉하고, 상기 일정 두께(t)와 같은 두께를 가지며, 히트 싱크 홀(40)의 반만 포함하고 있다.
여기에서 상기 리드(10)의 일정 두께를 제1 두께(T1)라고 하고, 히트 싱크(20)의 두께를 제2 두께(T2)라고 하면, 제2 두께(T2)가 제1 두께(T1)와 같은 두께로 된다. 즉, T2= T1이 되고, 또한 상기 리드(10)와 히트 싱크(20)가 접촉되어 연결된 히트 싱크 홀(40) 상단을 제거한 리드 프레임의 폭은 제2 넓이(W2)가 된다.
따라서 히트 싱크(20)의 제2 두께(T2)와 리드(10)의 제1 두께(T1)를 동일하게 하고, 히트 싱크 홀(40) 상단을 제거하여 리드 프레임 폭(W2)을 좁게 만들게 되는데, 결국 풀 패키지는 히트 싱크 홀(40)이 가려지므로 히트 싱크(20) 반원 상단이 없어도 패키징 작업 후 차이가 없다.
그리고 다이(Die)(30)는 상기 히트 싱크(20)의 상부에 탑재되고, 금속 배선에 의해 상기 리드(10)와 연결되어 있고, 컴파운드(60)는 상기 히트 싱크(20), 다이(30)를 에워싸서 패키지의 외형을 성형하게 된다.
본 고안의 효과는 리드와 히트 싱크의 두께를 동일하게 하고, 히트 싱크 홀의 상단부를 제거한 히트 싱크를 성형함으로써, 리드 프레임 가공비 절감 및 소재 재료비를 절감하여 생산성을 향상시킨 반도체 패키지 장치를 제공할 수 있다.

Claims (2)

  1. 반도체 패키지에 있어서, 일정 두께를 가지는 리드와;
    상기 리드와 접촉하고, 상기 일정 두께와 같은 두께를 가지며, 히트 싱크 홀의 일정 부분만 포함하도록 성형되어 있는 히트 싱크와;
    상기 히트 싱크의 상부에 탑재되고, 금속 배선에 의해 상기 리드와 연결되는 다이와;
    상기 히트 싱크, 다이를 에워싸서 패키지의 외형을 성형하는 컴파운드를 포함하는 것을 특징으로 하는 반도체 패키지 장치.
  2. 청구항 1에 있어서, 상기 히트 싱크 홀의 일정 부분은,
    히트 싱크 홀의 절반인 것을 특징으로 하는 반도체 패키지 장치.
KR2019960034429U 1996-10-18 1996-10-18 반도체 패키지 장치 KR200158265Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960034429U KR200158265Y1 (ko) 1996-10-18 1996-10-18 반도체 패키지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960034429U KR200158265Y1 (ko) 1996-10-18 1996-10-18 반도체 패키지 장치

Publications (2)

Publication Number Publication Date
KR19980021154U true KR19980021154U (ko) 1998-07-15
KR200158265Y1 KR200158265Y1 (ko) 1999-10-15

Family

ID=19470091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960034429U KR200158265Y1 (ko) 1996-10-18 1996-10-18 반도체 패키지 장치

Country Status (1)

Country Link
KR (1) KR200158265Y1 (ko)

Also Published As

Publication number Publication date
KR200158265Y1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US20070087480A1 (en) Chip package method
US20070215990A1 (en) Method for making QFN package with power and ground rings
US6204553B1 (en) Lead frame structure
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
EP0710982A2 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR0179834B1 (ko) 컬럼형 패키지
US6313519B1 (en) Support for semiconductor bond wires
JP6597499B2 (ja) 半導体装置およびその製造方法
KR970077584A (ko) 반도체장치와 그 제조방법
KR200158265Y1 (ko) 반도체 패키지 장치
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR0132404Y1 (ko) 반도체 패키지
KR100308396B1 (ko) 반도체패키지의제조방법
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JP4356960B2 (ja) 樹脂封止型半導体装置
KR100206886B1 (ko) 컬럼형 패키지
KR200307295Y1 (ko) 반도체 칩 테스트용 멀티 사이드 브레이즈
KR200313831Y1 (ko) 바텀리드패키지
KR0167281B1 (ko) 비엘피 패키지
KR0152941B1 (ko) 반도체 패키지
KR100321149B1 (ko) 칩사이즈 패키지
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
KR100216843B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR950005967B1 (ko) 플라스틱 리드레스 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee