KR19980014568A - 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로 - Google Patents

별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로 Download PDF

Info

Publication number
KR19980014568A
KR19980014568A KR1019960033597A KR19960033597A KR19980014568A KR 19980014568 A KR19980014568 A KR 19980014568A KR 1019960033597 A KR1019960033597 A KR 1019960033597A KR 19960033597 A KR19960033597 A KR 19960033597A KR 19980014568 A KR19980014568 A KR 19980014568A
Authority
KR
South Korea
Prior art keywords
integrated circuit
test
pin
performance
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960033597A
Other languages
English (en)
Other versions
KR100200361B1 (ko
Inventor
정찬영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960033597A priority Critical patent/KR100200361B1/ko
Publication of KR19980014568A publication Critical patent/KR19980014568A/ko
Application granted granted Critical
Publication of KR100200361B1 publication Critical patent/KR100200361B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

이 발명은 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로에 관한 것으로서, 집적회로 검사장치(40)로부터 출력되어 데이터용 핀을 통해 입력되는 데이터의 값이 테스트를 위한 상태를 나타내는 것인지의 여부를 판단하여, 집적회로를 테스트 상태로 전환시키는 신호를 출력하는 상태 판단부(33)와, 상기 상태 판단부(33)로부터 출력되는 신호에 따라 동작하여, 그 신호가 테스트 상태를 알리는 신호인 경우, 상기 집적회로 검사장치(40)로부터 출력되는 신호를 데이터용 핀을 통해 데이터를 입력받아, 제어용 핀을 통해 입력되는 각종 제어신호에 따라 테스트에 따른 신호를 출력하고, 그 신호가 정상 동작을 나타내는 경우, 정상적인 컨트롤러 동작을 수행하는 신호 처리부(31)로 이루어져 있으며, 상기 컨트롤러용 집적회로의 성능을 검사하는 데에 있어서, 집적회로의 기능에 상관없이 테스트만을 위한 별도의 핀을 사용하지 않고, 내부 회로의 모드를 통해 성능을 검사할 수 있는 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로에 관한 것이다.

Description

별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로
일반적으로 씨모스(CMOS; Complementary Metal Oxide Semiconductor)를 이용한 컨트롤러(controller)용 집적회로를 제조시에, 성능이 좋은 칩(chip)의 제품을 선별하기 위한 테스트(test)를 하게 된다.
그리고, 상기 컨트롤러용 집적회로의 성능을 단시간내에 효율적으로 테스트하기 위하여, 필연적으로 별도의 테스트 장비를 비롯한 테스트 회로를 사용하게 된다.
이하, 첨부된 도면을 참고로 하여, 종래 기술의 집적회로 성능 테스트 회로를 설명하기로 한다.
도 1에 도시되어 있듯이, 종래 기술의 집적회로 성능 테스트 회로의 구성은,
실제 제어에 사용되는 다수의 사용자용 핀(pin)과 성능 테스트에만 사용되는 다수의 테스트용 핀을 가지고 있으며, 씨모스로 제작되어 제어신호를 생성하는 컨트롤러용 집적회로(10)와;
상기 컨트롤러용 집적회로(10)의 다수의 사용자용 핀과 다수의 테스트용 핀을 접속하여, 상기 컨트롤러용 집적회로(10)의 성능을 검사하는 집적회로 검사장치(20)로 이루어져 있다.
상기와 같이 이루어져 있는 종래 기술의 집적회로 성능 테스트 회로의 동작은 다음과 같다.
집적회로 검사장치(20)는 상기 컨트롤러용 집적회로(10)의 다수의 사용자용 핀과 다수의 테스트용 핀(T1, T2, T3, , TN)을 접속하여, 상기 컨트롤러용 집적회로(10)의 성능을 검사한다.
그리고, 상기 컨트롤러용 집적회로(10)는 씨모스로 제작되었으며, 실제 제어에 사용되는 다수의 사용자용 핀과 성능 테스트에만 사용되는 다수의 테스트용 핀(T1, T2, T3, , TN)을 가지고 있으며, 상기 집적회로 검사장치(10)에 의해 그 성능을 판정받는다.
즉, 상기 컨트롤러용 집적회로(10)의 성능을 테스트할 때에는 테스트용 핀(T1, T2, T3, , TN)을 이용하여 테스트 상태를 설정하고 사용자용 핀에 필요한 신호를 전달하여, 그 상태에 따른 신호를 전달받으면서 테스트를 실시한다.
그리고, 상기 컨트롤러용 집적회로(10)를 실제 제어에 사용할 때에는 상기 테스트용 핀(T1, T2, T3, , TN)은 이용하지 않고, 데이터용 핀과 제어용 핀인 사용자용 핀을 이용한다.
그런데, 상기와 같이 동작하는 종래 기술의 집적회로 성능 테스트 회로는, 실제로 컨트롤러용 집적회로가 사용될 때에는 전혀 불필요한 테스트용 핀을 가지고 있기 때문에, 그로 인해 전체 회로의 크기가 커지고, 칩의 면적이 증가하게 되는 문제점이 있다.
그리고, 상기와 같은 컨트롤러용 집적회로를 제어에 사용할 때에는 테스트 회로의 동작 방지를 위하여 상기 테스트용 핀에 일정한 바이어스(bias)를 계속적으로 공급해야 하며, 그로 인해 불필요한 전력 소모가 발생하는 문제점이 있다.
따라서 이 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 집적회로의 성능을 검사하는 데에 있어서, 집적회로의 기능에 상관없이 테스트만을 위한 별도의 핀을 사용하지 않고, 내부 회로의 모드(mode)를 전환시킴으로써, 집적회로의 상태를 테스트받을 수 있는 상태로 만들어 그 성능을 검사할 수 있는 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로를 제공하는 데에 있다.
도 1은 종래 기술의 집적회로 성능 테스트를 적용한 회로도이고,
도 2는 이 발명의 실시예에 따른 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로를 적용한 블럭도이다.
상기의 목적을 달성하기 위한 이 발명의 구성은,
데이터용 핀을 통해 데이터를 입력받아, 제어용 핀을 통해 입력되는 각종 제어신호에 따라 동작하여, 해당하는 신호를 생성하여 상기 데이터용 핀을 통해 출력하는 컨트롤러용 집적회로에 있어서,
상기 데이터용 핀을 통해 입력되는 데이터의 값이 테스트를 위한 상태를 나타내는 경우를 판단하여, 집적회로를 테스트 상태로 전환시켜주는 상태 판단수단을 포함하여 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.
도 2에 도시되어 있듯이, 이 발명의 실시예에 따른 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로(30)의 구성은,
집적회로 검사장치(40)로부터 출력되어 데이터용 핀을 통해 입력되는 데이터의 값이 테스트를 위한 상태를 나타내는 것인지의 여부를 판단하여, 집적회로를 테스트 상태로 전환시키는 신호를 출력하는 상태 판단부(33)와,
상기 상태 판단부(33)로부터 출력되는 신호에 따라 동작하여, 그 신호가 테스트 상태를 알리는 신호인 경우, 상기 집적회로 검사장치(40)로부터 출력되는 신호를 데이터용 핀을 통해 데이터를 입력받아, 제어용 핀을 통해 입력되는 각종 제어신호에 따라 테스트에 따른 신호를 출력하고, 그 신호가 정상 동작을 나타내는 경우, 정상적인 컨트롤러 동작을 수행하는 신호 처리부(31)로 이루어져 있다.
상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.
상기 집적회로(30)의 데이터용 핀과 제어용 핀은 모두 사용자용 핀으로, 사용자가 상기 집적회로(30)를 본래의 용도인 컨트롤러로 사용할 때에는 상기 데이터용 핀을 통해 데이터를 입력받아, 상기 제어용 핀을 통해 입력받은 제어신호에 해당하는 신호를 생성하여 상기 데이터용 핀을 통해 출력한다.
그런데, 사용자 또는 집적회로 제작자가 상기 집적회로(30)의 성능을 테스트하고자 하는 경우, 집적회로 검사장치(40)를 집적회로(30)의 데이터용 핀과 제어용 핀에 연결한다.
그리고, 상태 판단부(33)는 집적회로 검사장치(40)로부터 출력되어 데이터용 핀을 통해 입력되는 데이터의 값이 테스트를 위한 상태를 나타내는 것인지의 여부를 판단하여, 집적회로를 테스트 상태로 전환시키는 신호를 출력한다.
즉, 데이터용 핀이 8개라고 할 때, 집적회로 검사장치(40)로부터 출력되어 상기 데이터용 핀을 통해 아래의 표 1과 같은 신호가 입력되면, 상태 판단부(33)는 그 신호의 하위 3비트 값이 테스트를 위한 상태를 나타내는 신호인 경우, 그에 따른 신호를 출력하여, 신호 처리부(31)의 상태를 테스트를 위한 상태로 전환시킨다.
테스트용 사양
DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
0 0 0 0 1 TB2 TB1 TB0
신호 처리부(31)는 상기 상태 판단부(33)로부터 출력되는 신호에 따라 동작하여, 그 신호가 테스트 상태를 알리는 신호인 경우, 상기 집적회로 검사장치(40)로부터 출력되는 신호를 데이터용 핀을 통해 데이터를 입력받아, 제어용 핀을 통해 입력되는 각종 제어신호에 따라 테스트에 따른 신호를 출력하여, 상기 집적회로 검사장치(40)가 그 신호에 따라 성능을 테스트할 수 있도록 한다.
그리고, 상기 데이터의 하위 비트의 값에 따라 다양하고 효율적으로 성능을 테스트할 수 있다.
상기와 같이 데이터 핀의 수가 8개인 경우, 일반 사용자가 사용할 때에는 아래의 표 2에서 보는 바와 같이, 하위 3비트의 값을 모두 '1'로 설정함으로써, 집적회로가 테스트 상태로 전환되지 않도록 한다.
사용자용 사양
DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0
0 0 0 0 1 1* 1* 1*
그리고, 테스트할 항목이 많은 경우에는 데이터 핀의 각 비트에서 다른 비트를 더 할당하여 테스트용 신호를 생성할 수 있다.
따라서, 상기와 같이 동작하는 이 발명은 컨트롤러용 집적회로의 성능을 검사하는 데에 있어서, 상기 컨트롤러용 집적회로의 고유한 기능에 상관없이 테스트만을 위한 존재했던 별도의 테스트용 핀을 사용하지 않고, 기존에 있는 데이터용 핀의 신호를 이용하여 집적회로를 테스트 상태로 전환시킴으로써, 상기 집적회로의 성능을 테스트할 수 있는 효과가 있다.
그리고, 또한 이 발명은 그 테스트에 있어서 다양하고 효율적으로 구현할 수 있으며, 별도의 테스트 핀이 필요하지 않기에 집적회로의 칩 면적을 축소시키는 효과가 있다.

Claims (2)

  1. 데이터용 핀을 통해 데이터를 입력받아, 제어용 핀을 통해 입력되는 각종 제어신호에 따라 동작하여, 해당하는 신호를 생성하여 상기 데이터용 핀을 통해 출력하는 컨트롤러용 집적회로에 있어서, 상기 데이터용 핀을 통해 입력되는 데이터의 값이 테스트를 위한 상태를 나타내는 경우를 판단하여, 집적회로를 테스트 상태로 전환시켜주는 상태 판단수단을 포함하여 이루어져 있는 것을 특징으로 하는 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로.
  2. 제1항에 있어서, 상기 상태 판단수단은 데이터용 핀을 통해 입력되는 신호의 하위 비트에 특정한 신호가 입력되면 테스트를 위한 상태로 판단하는 것을 특징으로 하는 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로.
KR1019960033597A 1996-08-13 1996-08-13 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로 Expired - Fee Related KR100200361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033597A KR100200361B1 (ko) 1996-08-13 1996-08-13 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033597A KR100200361B1 (ko) 1996-08-13 1996-08-13 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로

Publications (2)

Publication Number Publication Date
KR19980014568A true KR19980014568A (ko) 1998-05-25
KR100200361B1 KR100200361B1 (ko) 1999-06-15

Family

ID=19469503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033597A Expired - Fee Related KR100200361B1 (ko) 1996-08-13 1996-08-13 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로

Country Status (1)

Country Link
KR (1) KR100200361B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024694A1 (zh) * 2021-08-24 2023-03-02 深圳英集芯科技股份有限公司 芯片测试与引脚复用单元、芯片测试与引脚复用方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023024694A1 (zh) * 2021-08-24 2023-03-02 深圳英集芯科技股份有限公司 芯片测试与引脚复用单元、芯片测试与引脚复用方法

Also Published As

Publication number Publication date
KR100200361B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100322525B1 (ko) 출력드라이버를공유하는병렬비트테스트회로및이를이용한병렬비트테스트방법
KR960003364B1 (ko) Lsi용 테스트 신호 출력 회로
KR100200361B1 (ko) 별도의 테스트용 핀 없이 성능을 테스트할 수 있는 집적회로
KR960012401A (ko) 반도체 집적장치
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
US6541994B2 (en) Semiconductor device with a self-testing function and a method for testing the semiconductor device
US5341380A (en) Large-scale integrated circuit device
US20030237036A1 (en) Semiconductor integrated circuit with built-in self-test function and system including the same
US6118294A (en) Integrated circuit testing device
JPH04128666A (ja) 半導体集積回路
US7080185B2 (en) Bus control device altering drive capability according to condition
US6721913B1 (en) Method and apparatus for testing an interface between separate hardware components
US6978409B2 (en) Integrated circuit and testing method for integrated circuit
KR20230086562A (ko) 크랙 검출을 수행하는 반도체 칩
KR19980014813A (ko) 반도체 장치의 테스트 회로
JP3374389B2 (ja) Ｌｓｉ試験装置
US6750670B2 (en) Integrated test circuit
KR100213216B1 (ko) 동기식 반도체 메모리 장치(sdram)를 위한 병렬 비트 테스트(pbt) 제어 회로 및 그 제어 방법
KR100230452B1 (ko) 다채널 입력 선택 장치
KR20010053900A (ko) 딜레이 체인 회로를 이용한 반도체 장치의 테스트 회로 및그의 테스트 방법
JPH0339674A (ja) 半導体集積回路装置
JP3632765B2 (ja) 半導体集積回路
JPH0325382A (ja) 半導体集積回路
KR20010027766A (ko) 피기백 방식을 이용한 테스트 회로를 갖는 반도체 장치
KR970048569A (ko) 집적회로 핀의 단락 검출장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960813

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960813

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990310

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990311

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030207

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040206

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050202

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060207

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210