KR19980012463U - Pbga(plastic ball grid array) 패키지 - Google Patents

Pbga(plastic ball grid array) 패키지 Download PDF

Info

Publication number
KR19980012463U
KR19980012463U KR2019960026026U KR19960026026U KR19980012463U KR 19980012463 U KR19980012463 U KR 19980012463U KR 2019960026026 U KR2019960026026 U KR 2019960026026U KR 19960026026 U KR19960026026 U KR 19960026026U KR 19980012463 U KR19980012463 U KR 19980012463U
Authority
KR
South Korea
Prior art keywords
substrate
pbga
package
grid array
ball grid
Prior art date
Application number
KR2019960026026U
Other languages
English (en)
Other versions
KR200144292Y1 (ko
Inventor
오태헌
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR2019960026026U priority Critical patent/KR200144292Y1/ko
Publication of KR19980012463U publication Critical patent/KR19980012463U/ko
Application granted granted Critical
Publication of KR200144292Y1 publication Critical patent/KR200144292Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

기판과, 기판상면의 집적회로칩(2)을 포위하고 있는 모울드(2)와, 기판하면의 격자구조의 솔더볼(5)과,상기 기판(1)의 외면에 부착되어 상기 솔더볼(5)과 미소패턴(8)에 의해 연결된 미소전극(7)으로 이루어져서 검사를 용이하게 한 PBGA(PLASTIC BALL GRID ARRAY) 패키지.

Description

PBGA(PLASTIC BALL GRID ARRAY) 패키지
제 1도는 종래의 PBGA(PLASTIC BALL GRID ARRAY) 패키지를 나타낸 도면으로, (a)는 측단면도, (b)는 사시도, (c)는 배면도
제 2도는 종래의 PBGA(PLASTIC BALL GRID ARRAY) 패키지의 솔더링 불량의 형태를 나타낸 도면
제 3도는 본 고안에 따른 PBGA(PLASTIC BALL GRID ARRAY) 패키지를 나타낸 도면으로, (a)는 사시도, (b)는 배면도
제 4도는 본 고안에 따른 또 다른 PBGA(PLASTIC BALL GRID ARRAY) 패키지를 나타낸 측단면도
* 도면의 주요부분의 부호의 설명 *
1 : 기판2 : 모울드
5 : 솔더볼7 : 미소전극
8 : 미소패턴9 : IVH(Interstitial Via Hole)
본 고안은 PBGA(PLASTIC BALL GRID ARRAY) 패키지에 관한 것으로, 특히, 패킹된 상태에서 불량 검사가능하고, 또한 인쇄회로기판상에 탑재된 상태에서 검사가 가능하도록 한 PBGA(PLASTIC BALL GRID ARRAY) 패키지에 관한 것이다.
BGA(BALL GRID ARRAY)는 기판에 솔더볼을 장착하여 기존의 PGA(PIN GRID ARRAY)를 대체하도록 고안된 칩부품 패키지로서, 표면실장시 수율이 높고 솔더볼을 이용하므로 인쇄회로기판 실장시 리드 손상이 없으며 솔더볼이 칩의 열을 회로기판에 쉽게 전달하는 파이프 역활을 하므로 우수한 열방출 효과를 나타낸다. 하지만 검사가 어렵다는 단점이 있다.
BGA(BALL GRID ARRAY)는 기판의 종류에 따라 세라믹 BGA와 플래스틱 BGA로 구분된다.
이중 비용면에서 가장 유리하며 일반적으로 사용되고 있는 PBGA는 제 1도에 도시된 바와 같이 기판(1)과, 기판상면의 집적회로칩(2)과, 칩을 포위하고 있는 모울드(3)와, 기판하면의 솔더볼(5)로 이루어진다. (4)는 솔더마스크이다.
이러한 PBGA 패키지를 회로기판에 장착한 후 나타날 수 있는 솔더링 불량은 제 2도에 도시한 바와 같다.
이러한 솔더링 불량에 대한 검사를 수행하기 위해서는 기존의 육안검사만으로는 불가능하고 고가의 적외선, 초음파, X선 검사등이 요구된다는 문제점이 있었다.
또한 PBGA가 탑재된 회로기판의 검사시간이 길어져서, 전체적인 검사의 효율성이 저하된다는 문제점이 있었다.
본 고안은 이러한 종래기술의 문제점을 해결하기 위한 것으로, 집적회로칩의 내부회로 또는 인접한 핀간을 연결시킨 미소전극을 설치함으로서, 패키지의 검사가 가능하고, 회로기판상에 탑재된 PBGA에 대하여 검사가 가능하고, 솔더링 결합검사가 가능하여, 검사의 효율성을 향상시킬 수 있는 PBGA(PLASTIC BALL GRID ARRAY)패키지의 제공을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 고안의 PBGA(PLASTIC BALL GRID ARRAY)패키지는, 기판과, 기판상면의 집적회로칩과, 칩을 포위하고 있는 모울드와, 기판하면의 솔더볼로 이루어진 PBGA패키지에 있어서, 상기 기판의 외면에 상기 솔더볼과 미소패턴으로 연결된 미소전극을 설치한 것을 특징으로 한다.
이하, 첨부도면에 의거하여 본 고안의 외곽요철형 PBGA(PLASTIC BALL GRID ARRAY)패키지를 상세히 설명한다.
본 고안의 PBGA(PLASTIC BALL GRID ARRAY)패키지는, 제 3도에 도시된 바와 같이, 기판(1)과, 기판상면의 집적회로칩(2)을 포위하고 있는 모울드(2)와, 기판하면의 격자구조의 솔더볼(5)과, 상기 기판(1)의 외면에 부착되어 상기 각 솔더볼(5)과 미소패턴(8)에 의해 연결된 미소전극(7)으로 이루어진다.
이때 외부미소전극(7)을 만들기 위한 핀 설정은, BGA를 회로기판상에 탑재한 후 인접한 핀과의 쇽트, 오픈검사를 할 수 있도록 핀들을 설정하여 외부전극과 연결시키고, 한편, 집적회로칩(2)을 검사할 수 있는 핀을 포함시키어 PBGA 패키지를 자체적으로 검사 할 수 있도록 한다.
한편, 제 4도에 도시된 PBGA(PLASTIC BALL GRID ARRAY)패키지는 각 솔더볼(4)간의 피치가 더욱 작은 협피치이며, 다층기판(1)에 IVH(Interstitial Via Hole)(9)를 이용하여 집적회로칩(2)의 와이어본드와 미소전극(7)을 연결한 것이다.
이상, 설명한 바와 같이, 본 고안에 따르면, 집적회로칩 또는 인접한 핀간을 미소패턴으로 연결한 미소전극을 설치하여 종래의 협피치 패드테스터와 같은 간단한 장비로도 회로기판상에 탑재된 PBGA에 대하여 검사가 가능하게 되고, 솔더링 결합의 검사도 가능하게 되어 검사시간이 단축되어 검사의 효율성을 향상시킬 수 있다.

Claims (2)

  1. 기판과, 기판상면의 집적회로칩을 포위하고 있는 모울드와, 기판하면의 솔더볼로 이루어진 PGBA패키지에 있어서, 상기 기판의 외면에 상기 솔더볼과 미소패턴으로 연결된 미소전극을 설치한 것을 특징으로 하는 PBGA(PLASTIC BALL GRID ARRAY) 패키지.
  2. 제 1항에 있어서,
    상기 기판은 다층기판이며, 상기 기판에 IVH를 사용하여 상기 회로칩과 미소전극을 미소패턴으로 연결시킨 것을 특징으로 하는 PBGA(PLASTIC BALL GRID ARRAY) 패키지.
KR2019960026026U 1996-08-27 1996-08-27 Pbga 패키지 KR200144292Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960026026U KR200144292Y1 (ko) 1996-08-27 1996-08-27 Pbga 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960026026U KR200144292Y1 (ko) 1996-08-27 1996-08-27 Pbga 패키지

Publications (2)

Publication Number Publication Date
KR19980012463U true KR19980012463U (ko) 1998-05-25
KR200144292Y1 KR200144292Y1 (ko) 1999-06-15

Family

ID=53973657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960026026U KR200144292Y1 (ko) 1996-08-27 1996-08-27 Pbga 패키지

Country Status (1)

Country Link
KR (1) KR200144292Y1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302521B1 (ko) * 1998-04-08 2001-11-22 윤종용 전자렌지
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302521B1 (ko) * 1998-04-08 2001-11-22 윤종용 전자렌지
KR100467020B1 (ko) * 2002-07-26 2005-01-24 삼성전자주식회사 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법

Also Published As

Publication number Publication date
KR200144292Y1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5831828A (en) Flexible circuit board and common heat spreader assembly
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
JP3116130B2 (ja) Ｂｇａ接続構造の形成方法
JP4308608B2 (ja) 半導体装置
US6514845B1 (en) Solder ball contact and method
JP3459765B2 (ja) 実装検査システム
KR0157906B1 (ko) 더미볼을 이용한 비지에이 패키지 및 그 보수방법
US6133134A (en) Ball grid array integrated circuit package
US6700068B2 (en) Adhesive-less cover on area array bonding site of circuit board
KR200144292Y1 (ko) Pbga 패키지
JPH11121648A (ja) 電子部品実装体およびこれを構成する基板
JPH0917902A (ja) チップ状半導体素子装着用の配線回路基板およびその製造方法
JP2571023B2 (ja) Ｂｇａ型半導体装置
JP3722325B2 (ja) 表面実装型電子部品、配線基板、実装基板及び実装方法
JP4593831B2 (ja) チップサイズパッケージ
JPH0233960A (ja) 半導体装置
KR100517608B1 (ko) 볼 어레이형 패키지의 배열구조
KR100261298B1 (ko) 인쇄회로기판에 실장되는 볼 그리드 어레이 시험용 소켓
JP2792493B2 (ja) 半導体装置
JP2000174161A (ja) フレキシブル基板及びこれを用いた半導体装置の実装方法
JPH0631736Y2 (ja) プリント回路基板
KR100248412B1 (ko) 핀 배열 변환 소켓
JPH1117057A (ja) 検査パッド付きｂｇａ型半導体装置
JP2004087737A (ja) 評価用プリント配線基板
JP2000180471A (ja) ベアチップ検査用プローブ基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee