KR102655536B1

KR102655536B1 - 어레이 기판 및 디스플레이 패널

Info

Publication number: KR102655536B1
Application number: KR1020217039244A
Authority: KR
Inventors: 준쳉 시아오; 지 리; 펜 롱; 잉춘 자오; 루 제; 윤 위; 징 리우
Original assignee: 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2021-10-27
Filing date: 2021-11-05
Publication date: 2024-04-08
Also published as: WO2023070726A1; CN113985669B; KR20230062317A; JP7478756B2; JP2023550849A; CN113985669A; US20240027856A1

Abstract

본 발명은 어레이 기판 및 디스플레이 패널에 관한 것이다. 본 발명에서, 제1 공유 라인은 상기 데이터 라인 아래에 대응하여 설치되고, 제1 공유 라인은 상기 데이터 라인의 전계를 차폐하는 데 사용되고, 제1 공유 라인은 상기 데이터 라인과 상기 제1 공통 라인 사이의 커플링 효과를 줄이는 데 사용되며, 데이터 라인에 대한 제1 공통 라인의 파동에 의한 크로스토크가 완화되고, 종래 기술에서 데이터 라인의 측면 전계를 차폐하기 위해 A com을 사용함으로써 야기되는 디스플레이 패널의 낮은 개구율의 문제를 방지한다.

Description

어레이 기판 및 디스플레이 패널

본 발명은 디스플레이 기술 분야에 관한 것으로서, 구체적으로는 어레이 기판 및 디스플레이 패널에 관한 것이다.

현재 박막 트랜지스터 액정 디스플레이 장치(Thin Film Transistor Liquid Crystal Display, TFT LCD)의 어레이 기판에서 데이터 라인(Data)의 전계가 주변 액정을 뒤집으면서 빛샘 현상을 일으킬 수 있으며, Data와 화소 전극(Pixel) 사이의 거리가 짧고, Pixel에 대한 Data의 용량 결합도 크로스토크와 같은 역효과를 일으킬 수 있다.

현재 데이터 라인 위에 블랙 매트릭스(Black Matrix, BM)를 설치하여 빛을 차단하는 것 외에도 DBS(Data Line BM Less) 기술을 사용하여 데이터 라인 위의 블랙 매트릭스를 제거할 수 있으며, DBS 전극은 데이터 라인 위에 설치되고 DBS 전극의 전위는 컬러 필터 기판의 공통 전극의 전위와 동일하므로, 데이터 라인 위의 해당 액정 분자는 항상 편향되지 않은 상태로 유지하여 빛을 차단한다.

도 1 및 도 2에 도시된 바와 같이, 데이터 라인100'의 측면에 공통 전극 라인200'(A com)을 사용하고 데이터 라인100'의 측면 전계를 차폐하여 Data가 Pixel에 미치는 영향을 줄일 수 있다. 그러나, 데이터 라인100'의 측면 전계를 차폐하기 위해 A com을 사용하는 것은 화소 유닛의 개구율을 감소시킬 수 있고, 기존의 공유 박막 트랜지스터의 공유 전극 라인300'(Share Bar)은 메인 화소 영역과 서브 화소 영역을 세로로 관통하여 화소 유닛의 투광 면적을 감소시키고, 화소 유닛의 개구율과 투과율을 줄일 수 있다.

본 발명의 목적은 어레이 기판 및 디스플레이 패널을 제공하고, 종래 기술에서 데이터 라인의 측면 전계를 차폐하기 위해 A com을 사용함으로써 야기되는 디스플레이 패널의 낮은 개구율의 문제를 해결할 수 있다.

상술한 문제를 해결하기 위하여, 본 발명은 어레이 기판을 제공하고, 상기 어레이 기판은 기판 및 상기 기판 상에 어레이로 배열된 복수의 화소 유닛을 포함하고, 각 화소 유닛은 모두, 상기 기판에 설치되는 데이터 라인; 상기 기판에 설치되고 상기 데이터 라인과 교차되게 설치되는 스캔 라인; 및 상기 기판과 상기 데이터 라인 사이에 설치되고 상기 데이터 라인과 평행하는 제1 공유 라인을 포함한다.

또한, 상기 제1 공유 라인은 상기 데이터 라인과 평행하는 제1 중심축을 갖고, 상기 데이터 라인은 상기 제1 공유 라인과 평행하는 제2 중심축을 갖고, 상기 제1 중심축과 상기 제2 중심축은 서로 겹친다.

또한, 상기 제1 공유 라인과 상기 데이터 라인의 폭은 균일하게 설치되고, 상기 제1 공유 라인의 폭은 상기 데이터 라인의 폭보다 크거나 같다.

또한, 각 상기 화소 유닛은 메인 화소 영역과 서브 화소 영역으로 구분되고, 상기 스캔 라인은 상기 메인 화소 영역과 상기 서브 화소 영역 사이에 설치되고, 각 상기 화소 유닛은 모두, 상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 서브 화소 영역 사이에 설치되는 제2 공유 라인; 및 상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 메인 화소 영역 사이에 설치되는 제1 공통 라인을 더 포함하고, 여기서, 각 상기 제1 공유 라인의 일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장된다.

또한, 상기 스캔 라인, 상기 제2 공유 라인, 상기 제1 공통 라인 및 상기 제1 공유 라인은 동일한 층에 설치된다.

또한, 각 상기 화소 유닛은 모두, 상기 메인 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제1 주 전극을 포함하는 메인 화소 전극; 상기 서브 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제2 주 전극을 포함하는 서브 화소 전극; 게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 메인 화소 전극에 전기적으로 연결되는 메인 화소 박막 트랜지스터; 게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 서브 화소 전극에 전기적으로 연결되는 서브 화소 박막 트랜지스터; 및 게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 서브 화소 박막 트랜지스터의 드레인에 전기적으로 연결되고, 드레인은 상기 제2 공유 라인에 전기적으로 연결되는 공유 박막 트랜지스터를 더 포함한다.

또한, 각 상기 화소 유닛은 모두, 일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장되는 제3 공유 라인을 더 포함한다.

또한, 각 상기 화소 유닛은 모두, 일단은 상기 제1 공통 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 메인 화소 영역으로 부터 인접한 상기 화소 유닛의 서브 화소 영역까지 연장되는 제2 공통 라인을 더 포함한다.

또한, 상기 메인 화소 영역의 상기 제3 공유 라인은 상기 제1 주 전극과 대응하여 설치되고, 상기 서브 화소 영역의 상기 제3 공유 라인은 상기 제2 주 전극과 대응하여 설치된다.

또한, 상기 메인 화소 영역의 상기 제2 공통 라인은 상기 제1 주 전극과 대응하여 설치되고, 상기 서브 화소 영역의 상기 제2 공통 라인은 상기 제2 주 전극과 대응하여 설치된다.

상술한 문제를 해결하기 위하여, 본 발명은 본 발명의 상기 어레이 기판, 상기 어레이 기판과 대응하여 설치되는 컬러 필터 기판, 및 상기 어레이 기판과 상기 컬러 필터 기판 사이에 설치되는 액정층을 포함하는 디스플레이 패널을 제공한다.

본 발명에서, 제1 공유 라인은 상기 데이터 라인 아래에 대응하여 설치되고, 제1 공유 라인은 상기 데이터 라인의 전계를 차폐하는 데 사용되고, 제1 공유 라인은 상기 데이터 라인과 상기 제1 공통 라인 사이의 커플링 효과를 줄이는 데 사용되며, 데이터 라인에 대한 제1 공통 라인의 파동에 의한 크로스토크가 완화되고, 종래 기술에서 데이터 라인의 측면 전계를 차폐하기 위해 A com을 사용함으로써 야기되는 디스플레이 패널의 낮은 개구율의 문제를 방지한다. 본 발명은 제1 공유 라인의 제1 중심축과 상기 데이터 라인의 제2 중심축을 겹치게 하여 종래 기술의 제1 공유 라인이 상기 메인 화소 영역과 서브 화소 영역을 세로로 관통하는 것을 방지하여 화소 유닛의 개구율 및 투과율을 향상시킨다.

본 출원의 실시예 중의 기술 방안을 보다 명확하게 설명하기 위해, 이하에서는 실시예들을 설명함에 있어서 필요한 도면들을 간략히 소개할 것이며, 하기의 설명중의 도면들은 본 출원의 일부 실시예일 뿐임은 자명하고, 통상의 기술자는 창의적인 노동 없이 이러한 도면을 기반으로 다른 도면을 얻을 수 있다.
도 1은 종래 기술에 따른 어레이 기판의 한 화소 유닛의 개략적인 평면도이다.
도 2는 도 1의 A-A 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 어레이 기판의 개략적인 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 어레이 기판의 한 화소 유닛의 개략적인 평면도이다.
도 5는 도 4의 B-B 단면도이다.
도 6은 본 발명의 제1 실시예에 따른 어레이 기판의 구동 회로도이다.
도 7은 본 발명의 제1 실시예에 따른 어레이 기판의 2개의 화소 유닛의 개략적인 부분 평면도이다.
도 8은 본 발명의 제2 실시예에 따른 어레이 기판의 한 화소 유닛의 개략적인 평면도이다.
도 9는 본 발명의 제2 실시예에 따른 어레이 기판의 2개의 화소 유닛의 개략적인 부분 평면도이다.

이하, 본 명세서에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명함으로써, 통상의 기술자에게 본 발명의 기술적 내용을 충분히 소개하고, 예를 들어서 본 발명이 성립함을 입증하여, 본 발명이 개시하는 기술적 내용을 보다 명확하게 하여, 통상의 기술자가 본 발명을 구현하는 방법을 보다 쉽게 이해할 수 있도록 한다. 다만, 본 발명은 여러 가지 상이한 형태의 실시예로 구현될 수 있으며, 본 발명의 보호 범위가 본문에서 언급한 실시예에 한정되는 것은 아니며, 이하의 실시예에 대한 설명은 본 발명의 권리범위를 제한하려는 것이 아니다.

본 발명에서 제기되는 [상], [하], [앞], [뒤], [좌], [우], [내], [외], [측면] 등은 부가된 도면 중의 방향일 따름이고, 따라서 사용되는 방향 용어는 본 발명의 보호 범위를 제한하는 것이 아니라 본 발명을 해석하고 설명하기 위해 사용되는 것이다.

도면에서, 동일한 구조를 갖는 부품은 동일한 숫자 부호로 표시되고, 유사한 구조 혹은 기능을 갖는 각각의 요소는 유사한 숫자 부호로 표시된다. 또한 명확한 이해와 설명의 편의를 위해, 도면에 도시된 각 구성 요소의 크기 및 두께는 임의로 나타낸 것으로서, 본 발명은 각각의 구성 요소의 크기 및 두께를 한정하지 않는다.

제1 실시예

본 실시예는 디스플레이 패널을 제공한다. 상기 디스플레이 패널은 어레이 기판(100), 상기 어레이 기판(100)과 대응하여 설치되는 컬러 필터 기판, 및 상기 어레이 기판(100)과 상기 컬러 필터 기판 사이에 설치되는 액정층을 포함한다.

도 3에 도시된 바와 같이, 상기 어레이 기판(100)은 기판(101) 및 상기 기판(101) 상에 어레이로 배열된 복수의 화소 유닛(102)을 포함한다.

여기서, 기판(101)의 재질은 유리, 폴리이미드, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 중 어느 하나 이상을 사용함으로써, 기판(101)의 내충격성이 양호하고, 디스플레이 패널을 효과적으로 보호할 수 있다.

도 4에 도시된 바와 같이, 각 상기 화소 유닛(102)은 메인 화소 영역(1021)과 서브 화소 영역(1022)으로 구분된다. 각 상기 화소 유닛(102)은 모두, 데이터 라인(1), 스캔 라인(2), 제1 공유 라인(3), 제2 공유 라인(4), 제1 공통 라인(5), 메인 화소 전극(6), 서브 화소 전극(7), 메인 화소 박막 트랜지스터(8), 서브 화소 박막 트랜지스터(9), 공유 박막 트랜지스터(10) 및 제3 공유 라인(11)을 포함한다.

도 3, 도 4 및 도 5에 도시된 바와 같이, 데이터 라인(1)은 상기 기판(101) 상에 설치된다. 본 실시예에서, 상기 데이터 라인(1)의 재료는 금속이다. 기타 실시예에서, 상기 데이터 라인(1)의 재질은 또한 기타 도전성 재료일 수 있다. 예를 들면 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물, 또는 금속 재료와 기타 도전성 재료가 적층된 층 또는 기타 적절한 재료일 수 있다.

도 3 및 도 4에 도시된 바와 같이, 스캔 라인(2)은 상기 메인 화소 영역(1021)과 상기 서브 화소 영역(1022) 사이에 설치되고, 상기 데이터 라인(1)과 교차되게 설치된다. 즉, 상기 데이터 라인(1)의 연장 방향과 스캔 라인(2)의 연장 방향은 평행하지 않는다. 본 실시예에서, 상기 데이터 라인(1)의 연장 방향과 스캔 라인(2)의 연장 방향은 서로 수직이다. 본 실시예에서, 상기 스캔 라인(2)의 재료는 금속이다. 기타 실시예에서, 상기 스캔 라인(2)의 재질은 또한 기타 도전성 재료일 수 있다. 예를 들면 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물, 또는 금속 재료와 기타 도전성 재료가 적층된 층 또는 기타 적절한 재료일 수 있다.

도 3, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 공유 라인(3)은 상기 기판(101)과 상기 데이터 라인(1) 사이에 설치되고 상기 데이터 라인(1)과 평행한다. 본 실시예에서, 상기 제1 공유 라인(3)의 재료는 금속이다. 기타 실시예에서, 상기 제1 공유 라인(3)의 재질은 또한 기타 도전성 재료일 수 있다. 예를 들면 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물, 또는 금속 재료와 기타 도전성 재료가 적층된 층 또는 기타 적절한 재료일 수 있다.

제1 공유 라인(3)은 상기 데이터 라인(1)의 전계를 차폐하는 데 사용되고, 제1 공유 라인(3)은 상기 데이터 라인(1)과 상기 제1 공통 라인(5) 사이의 커플링 효과를 줄이는 데 사용되며, 데이터 라인(1)에 대한 제1 공통 라인(5)의 파동에 의한 크로스토크가 완화되고, 종래 기술에서 데이터 라인의 측면 전계를 차폐하기 위해 A com을 사용함으로써 야기되는 디스플레이 패널의 낮은 개구율의 문제를 방지한다.

도 3, 도 4 및 도 5에 도시된 바와 같이, 상기 제1 공유 라인(3)은 상기 데이터 라인(1)과 평행한 제1 중심축(12)을 갖고, 상기 제1 중심축(12)은 대칭축이다. 상기 데이터 라인(1)은 상기 제1 공유 라인(3)과 평행한 제2 중심축(13)을 갖고, 상기 제2 중심축(13)은 대칭축이다. 상기 제1 중심축(12)과 상기 제2 중심축(13)은 서로 겹친다. 제1 공유 라인(3)의 제1 중심축(12)은 상기 데이터 라인(1)의 제2 중심축(13)과 겹치게 하여 종래 기술의 제1 공유 라인(3)이 상기 메인 화소 영역(1021)과 서브 화소 영역(1022)을 세로로 관통하는 것을 방지하여 어레이 기판(100)의 개구율 및 투과율을 향상시킨다.

도 7에 도시된 바와 같이, 각 상기 제1 공유 라인(3）의 일단은 상기 제2 공유 라인(4)에 전기적으로 연결되고, 타단은 상기 제1 중심축(12)을 따라 한 상기 화소 유닛(102)의 서브 화소 영역(1022)으로 부터 인접한 상기 화소 유닛(102)의 메인 화소 영역(1021)까지 연장된다.

도 4 및 도 5에 도시된 바와 같이, 상기 제1 공유 라인(3)의 폭은 균일하게 설치되고, 상기 데이터 라인(1)의 폭은 균일하게 설치되고, 상기 제1 공유 라인(3)의 폭은 상기 데이터 라인(1)의 폭보다 크거나 같다. 구체적으로, 상기 제1 공유 라인(3)의 폭과 상기 데이터 라인(1)의 폭의 차이의 범위는 0-15㎛이다. 상기 제1 공유 라인(3)의 폭과 상기 데이터 라인(1)의 폭의 차이가 작을 때, 제1 공유 라인(3)이 데이터 라인(1)의 전계를 차폐하는 효과가 좋지 않고, 상기 제1 공유 라인(3)의 폭과 상기 데이터 라인(1)의 폭의 차이가 15㎛보다 크면, 제1 공유 라인(3)이 어레이 기판(100)의 개구 면적을 점유하여 어레이 기판(100)의 개구율 및 투과율을 감소시킨다.

도 5에 도시된 바와 같이, 상기 제1 공유 라인(3)과 상기 데이터 라인(1) 사이에는 절연층(14)이 더 설치된다. 상기 절연층(14)은 주로 제1 공유 라인(3)과 데이터 라인(1)의 접촉으로 인한 단락을 방지하기 위해 사용된다. 절연층(14)의 재료는 SiO₂ 및 SiN_x 중 하나 이상일 수 있다.

도 3 및 도 4에 도시된 바와 같이, 제2 공유 라인(4)은 상기 스캔 라인(2)과 평행하고, 상기 스캔 라인(2)과 상기 서브 화소 영역(1022) 사이에 설치되고, 상기 스캔 라인(2)과 이격되어 설치된다. 본 실시예에서, 상기 제2 공유 라인(4)의 재료는 금속이다. 기타 실시예에서, 상기 제2 공유 라인(4)의 재질은 또한 기타 도전성 재료일 수 있다. 예를 들면 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물, 또는 금속 재료와 기타 도전성 재료가 적층된 층 또는 기타 적절한 재료일 수 있다.

도 3 및 도 4에 도시된 바와 같이, 제1 공통 라인(5)은 상기 스캔 라인(2)과 평행하고, 상기 스캔 라인(2)과 상기 메인 화소 영역(1021) 사이에 설치되고, 상기 스캔 라인(2)과 이격되어 설치된다. 본 실시예에서, 상기 제1 공통 라인(5)의 재료는 금속이다. 기타 실시예에서, 상기 제1 공통 라인(5)의 재질은 또한 기타 도전성 재료일 수 있다. 예를 들면 합금, 금속 재료의 질화물, 금속 재료의 산화물, 금속 재료의 산질화물, 또는 금속 재료와 기타 도전성 재료가 적층된 층 또는 기타 적절한 재료일 수 있다.

여기서, 상기 스캔 라인(2), 상기 제2 공유 라인(4), 상기 제1 공통 라인(5) 및 상기 제1 공유 라인(3)은 동일한 층에 설치된다. 본 실시예에서, 상기 스캔 라인(2), 상기 제2 공유 라인(4), 상기 제1 공통 라인(5) 및 상기 제1 공유 라인(3)은 동일한 재질로 이루어지며, 이는 하나의 공정에서 동시에 제조 및 형성될 수 있고, 공정을 감소하고, 생산 비용을 절감할 수 있다.

도 4에 도시된 바와 같이, 메인 화소 전극(6)은 상기 메인 화소 영역(1021)내에 설치되고, 상기 메인 화소 전극(6)은 상기 데이터 라인(1)과 평행한 제1 주 전극(61)을 포함한다.

도 4에 도시된 바와 같이, 서브 화소 전극(7)은 상기 서브 화소 영역(1022)내에 설치되고, 상기 서브 화소 전극(7)은 상기 데이터 라인(1)과 평행한 제2 주 전극(71)을 포함한다.

도 4 및 도 6에 도시된 바와 같이, 상기 메인 화소 박막 트랜지스터(8)(즉, 도 6의 T1)의 게이트는 상기 스캔 라인(2)(즉, 도 6의 Gate)에 전기적으로 연결되고, 상기 메인 화소 박막 트랜지스터(8)(즉, 도 6의 T1)의 소스는 상기 데이터 라인(1)(즉, 도 6의 Data)에 전기적으로 연결되고, 상기 메인 화소 박막 트랜지스터(8)(즉, 도 6의 T1)의 드레인은 상기 메인 화소 전극(6)에 전기적으로 연결된다.

도 4 및 도 6에 도시된 바와 같이, 상기 서브 화소 박막 트랜지스터(9)(즉, 도 6의 T2)의 게이트는 상기 스캔 라인(2)(즉, 도 6의 Gate)에 전기적으로 연결되고, 상기 서브 화소 박막 트랜지스터(9)(즉, 도 6의 T2)의 소스는 상기 데이터 라인(1)(즉, 도 6의 Data)에 전기적으로 연결되고, 상기 서브 화소 박막 트랜지스터(9)(즉, 도 6의 T2)의 드레인은 상기 서브 화소 전극(7)에 전기적으로 연결된다.

도 4 및 도 6에 도시된 바와 같이, 상기 공유 박막 트랜지스터(10)(즉, 도 6의 T3)의 게이트는 상기 스캔 라인(2)(즉, 도 6의 Gate)에 전기적으로 연결되고, 상기 공유 박막 트랜지스터(10)(즉, 도 6의 T3)의 소스는 상기 서브 화소 박막 트랜지스터(9)(즉, 도 6의 T2)의 드레인에 전기적으로 연결되고, 상기 공유 박막 트랜지스터(10)(즉, 도 6의 T3)의 드레인은 상기 제2 공유 라인(4)에 전기적으로 연결된다.

여기서, 상기 메인 화소 박막 트랜지스터(8)의 게이트, 상기 서브 화소 박막 트랜지스터(9)의 게이트 및 상기 공유 박막 트랜지스터(10)의 게이트는 동일한 상기 스캔 라인(2)에 전기적으로 연결되고, 상기 메인 화소 박막 트랜지스터(8)의 소스 및 상기 서브 화소 박막 트랜지스터(9)의 소스는 동일한 상기 데이터 라인(1)에 전기적으로 연결된다.

도 7에 도시된 바와 같이, 제3 공유 라인(11)의 일단은 상기 제2 공유 라인(4)에 전기적으로 연결되고, 타단은 상기 제1 중심축(12)을 따라 한 상기 화소 유닛(102)의 서브 화소 영역(1022)으로 부터 인접한 상기 화소 유닛(102)의 메인 화소 영역(1021)까지 연장된다.

도 4에 도시된 바와 같이, 상기 메인 화소 영역(1021)의 상기 제3 공유 라인(11)은 상기 제1 주 전극(61)과 대응하여 설치되고, 상기 서브 화소 영역(1022)의 상기 제3 공유 라인(11)은 상기 제2 주 전극(71)과 대응하여 설치된다. 이로써, 어레이 기판(100)의 투광 면적의 추가 점유를 방지하고, 어레이 기판(100)의 개구율을 증가시킬 수 있다.

제2 실시예

도 8 및 도 9에 도시된 바와 같이, 제2 실시예는 제1 실시예의 기술적 특징의 대부분을 포함하고, 제2 실시예와 제1 실시예의 차이점은 제2 실시예에서 제1 실시예의 제3 공유 라인(11)이 제거되고, 제2 공통 라인(15)은 제1 실시예의 제3 공유 라인(11)의 위치에 설치된다는 것이다.

도 8 및 도 9에 도시된 바와 같이, 제2 공통 라인(15)의 일단은 상기 제1 공통 라인(5)에 전기적으로 연결되고, 타단은 상기 제1 중심축(12)을 따라 한 상기 화소 유닛(102)의 메인 화소 영역(1021)으로 부터 인접한 상기 화소 유닛(102)의 서브 화소 영역(1022)까지 연장된다.

도 8 에 도시된 바와 같이, 상기 메인 화소 영역(1021)의 상기 제2 공통 라인(15)은 상기 제1 주 전극(61)과 대응하여 설치되고, 상기 서브 화소 영역(1022)의 상기 제2 공통 라인(15)은 상기 제2 주 전극(71)과 대응하여 설치되며, 어레이 기판(100)의 투광 면적의 추가 점유를 방지하고, 어레이 기판(100)의 개구율을 증가시킬 수 있다.

제1 공유 라인(3)은 상기 데이터 라인(1)의 전계를 차폐하는 데 사용되고, 제1 공유 라인(3)은 상기 데이터 라인(1)과 상기 제1 공통 라인(5) 사이의 커플링 효과를 줄이는 데 사용되며, 데이터 라인(1)에 대한 제1 공통 라인(5)의 파동에 의한 크로스토크가 완화되고, 제1 공유 라인(3)의 제1 중심축(12)과 상기 데이터 라인(1)의 제2 중심축(13)을 겹치게 하여 종래 기술의 제1 공유 라인(3)이 상기 메인 화소 영역(1021)과 서브 화소 영역(1022)을 세로로 관통하는 것을 방지하여 어레이 기판(100)의 개구율 및 투과율을 향상시킨다.

이상은 본 출원이 제공하는 어레이 기판 및 디스플레이 패널에 대한 상세한 소개이고, 본 명세서에서는 특정된 예를 사용하여 본 출원의 원리 및 실시방식에 대해 설명하고, 상기 실시예의 설명은 단지 본 출원의 방법 및 그 핵심 사상에 대한 이해를 돕기위한 것일 뿐이다. 동시에, 통상의 기술자는 본 출원의 사상에 따라, 구체적인 실시방식 및 적용 범위를 변경할 수 있고, 총체적으로 본 명세서의 내용은 본 출원에 대한 제한으로 이해되어서는 안된다.

100: 어레이 기판
101: 기판
102: 화소 유닛
1021: 메인 화소 영역
1022: 서브 화소 영역
1: 데이터 라인
2: 스캔 라인
3: 제1 공유 라인
4: 제2 공유 라인
5: 제1 공통 라인
6: 메인 화소 전극
7: 서브 화소 전극
8: 메인 화소 박막 트랜지스터
9: 서브 화소 박막 트랜지스터
10: 공유 박막 트랜지스터
11: 제3 공유 라인
12: 제1 중심축
13: 제2 중심축
14: 절연층
15: 제2 공통 라인
61: 제1 주 전극
71: 제2 주 전극

Claims

어레이 기판에 있어서,
기판 및 상기 기판 상에 어레이로 배열된 복수의 화소 유닛을 포함하고,
각 상기 화소 유닛은 모두,
상기 기판에 설치되는 데이터 라인;
상기 기판에 설치되고 상기 데이터 라인과 교차되게 설치되는 스캔 라인;및
상기 기판과 상기 데이터 라인 사이에 설치되고 상기 데이터 라인과 평행하는 제1 공유 라인을 포함하고,
상기 제1 공유 라인은 상기 데이터 라인과 평행하는 제1 중심축을 갖고, 상기 데이터 라인은 상기 제1 공유 라인과 평행하는 제2 중심축을 갖고, 상기 제1 중심축과 상기 제2 중심축은 서로 겹치며,
각 상기 화소 유닛은 메인 화소 영역과 서브 화소 영역으로 구분되고, 상기 스캔 라인은 상기 메인 화소 영역과 상기 서브 화소 영역 사이에 설치되고,
각 상기 화소 유닛은 모두,
상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 서브 화소 영역 사이에 설치되는 제2 공유 라인; 및
상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 메인 화소 영역 사이에 설치되는 제1 공통 라인을 더 포함하고,
여기서, 각 상기 제1 공유 라인의 일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장되는,
어레이 기판.
삭제
제1항에 있어서,
상기 제1 공유 라인과 상기 데이터 라인의 폭은 균일하게 설치되고, 상기 제1 공유 라인의 폭은 상기 데이터 라인의 폭보다 크거나 같은,
어레이 기판.
삭제
제1항에 있어서,
상기 스캔 라인, 상기 제2 공유 라인, 상기 제1 공통 라인 및 상기 제1 공유 라인은 동일한 층에 설치되는,
어레이 기판.
제1항에 있어서,
각 상기 화소 유닛은 모두,
상기 메인 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제1 주 전극을 포함하는 메인 화소 전극;
상기 서브 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제2 주 전극을 포함하는 서브 화소 전극;
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 메인 화소 전극에 전기적으로 연결되는 메인 화소 박막 트랜지스터;
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 서브 화소 전극에 전기적으로 연결되는 서브 화소 박막 트랜지스터; 및
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 서브 화소 박막 트랜지스터의 드레인에 전기적으로 연결되고, 드레인은 상기 제2 공유 라인에 전기적으로 연결되는 공유 박막 트랜지스터를 더 포함하는,
어레이 기판.
제6항에 있어서,
각 상기 화소 유닛은 모두,
일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장되는 제3 공유 라인을 더 포함하는,
어레이 기판.
제6항에 있어서,
각 상기 화소 유닛은 모두,
일단은 상기 제1 공통 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 메인 화소 영역으로 부터 인접한 상기 화소 유닛의 서브 화소 영역까지 연장되는 제2 공통 라인을 더 포함하는,
어레이 기판.
제7항에 있어서,
상기 메인 화소 영역의 상기 제3 공유 라인은 상기 제1 주 전극과 대응하여 설치되고, 상기 서브 화소 영역의 상기 제3 공유 라인은 상기 제2 주 전극과 대응하여 설치되는,
어레이 기판.
디스플레이 패널에 있어서,
어레이 기판, 상기 어레이 기판과 대응하여 설치되는 컬러 필터 기판, 및 상기 어레이 기판과 상기 컬러 필터 기판 사이에 설치되는 액정층을 포함하고, 상기 어레이 기판은 기판 및 상기 기판 상에 어레이로 배열된 복수의 화소 유닛을 포함하고, 각 상기 화소 유닛은 모두,
상기 기판에 설치되는 데이터 라인;
상기 기판에 설치되고 상기 데이터 라인과 교차되게 설치되는 스캔 라인;및
상기 기판과 상기 데이터 라인 사이에 설치되고 상기 데이터 라인과 평행하는 제1 공유 라인을 포함하고,
상기 제1 공유 라인은 상기 데이터 라인과 평행하는 제1 중심축을 갖고, 상기 데이터 라인은 상기 제1 공유 라인과 평행하는 제2 중심축을 갖고, 상기 제1 중심축과 상기 제2 중심축은 서로 겹치며,
각 상기 화소 유닛은 메인 화소 영역과 서브 화소 영역으로 구분되고, 상기 스캔 라인은 상기 메인 화소 영역과 상기 서브 화소 영역 사이에 설치되고,
각 상기 화소 유닛은 모두,
상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 서브 화소 영역 사이에 설치되는 제2 공유 라인; 및
상기 스캔 라인과 평행하고 상기 스캔 라인과 상기 메인 화소 영역 사이에 설치되는 제1 공통 라인을 더 포함하고,
여기서, 각 상기 제1 공유 라인의 일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장되는,
디스플레이 패널.
삭제
제10항에 있어서,
상기 제1 공유 라인과 상기 데이터 라인의 폭은 균일하게 설치되고, 상기 제1 공유 라인의 폭은 상기 데이터 라인의 폭보다 크거나 같은,
디스플레이 패널.
삭제
제10항에 있어서,
상기 스캔 라인, 상기 제2 공유 라인, 상기 제1 공통 라인 및 상기 제1 공유 라인은 동일한 층에 설치되는,
디스플레이 패널.
제10항에 있어서,
각 상기 화소 유닛은 모두,
상기 메인 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제1 주 전극을 포함하는 메인 화소 전극;
상기 서브 화소 영역내에 설치되고, 상기 데이터 라인과 평행하는 제2 주 전극을 포함하는 서브 화소 전극;
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 메인 화소 전극에 전기적으로 연결되는 메인 화소 박막 트랜지스터;
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 데이터 라인에 전기적으로 연결되고, 드레인은 상기 서브 화소 전극에 전기적으로 연결되는 서브 화소 박막 트랜지스터; 및
게이트는 상기 스캔 라인에 전기적으로 연결되고, 소스는 상기 서브 화소 박막 트랜지스터의 드레인에 전기적으로 연결되고, 드레인은 상기 제2 공유 라인에 전기적으로 연결되는 공유 박막 트랜지스터를 더 포함하는,
디스플레이 패널.
제15항에 있어서,
각 상기 화소 유닛은 모두,
일단은 상기 제2 공유 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 서브 화소 영역으로 부터 인접한 상기 화소 유닛의 메인 화소 영역까지 연장되는 제3 공유 라인을 더 포함하는,
디스플레이 패널.
제15항에 있어서,
각 상기 화소 유닛은 모두,
일단은 상기 제1 공통 라인에 전기적으로 연결되고, 타단은 상기 제1 중심축을 따라 한 상기 화소 유닛의 메인 화소 영역으로 부터 인접한 상기 화소 유닛의 서브 화소 영역까지 연장되는 제2 공통 라인을 더 포함하는,
디스플레이 패널.
제16항에 있어서,
상기 메인 화소 영역의 상기 제3 공유 라인은 상기 제1 주 전극과 대응하여 설치되고, 상기 서브 화소 영역의 상기 제3 공유 라인은 상기 제2 주 전극과 대응하여 설치되는,
디스플레이 패널.