CN220105485U - 一种阵列基板及显示面板 - Google Patents
一种阵列基板及显示面板 Download PDFInfo
- Publication number
- CN220105485U CN220105485U CN202321768804.7U CN202321768804U CN220105485U CN 220105485 U CN220105485 U CN 220105485U CN 202321768804 U CN202321768804 U CN 202321768804U CN 220105485 U CN220105485 U CN 220105485U
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode
- pixel
- shielding layer
- transparent shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 24
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000002834 transmittance Methods 0.000 abstract description 4
- 230000000007 visual effect Effects 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000013041 optical simulation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型涉及一种阵列基板及显示面板。本实用新型的透明屏蔽层在对应于像素电极的位置处设有通孔,减小透明屏蔽层与像素电极之间形成的耦合电容,提升阵列基板的充电率,提高透光率。在低灰阶场景中,透明屏蔽层的通孔处的横向电场与未设置通孔处的横向电场不同,透明屏蔽层的通孔处的液晶的方向与未设置通孔处的液晶的方向不同,有利于改善视角。透明屏蔽层的电场方向与像素电极的电场方向一致,避免透明屏蔽层的电场方向与像素电极的电场方向不一致导致暗纹现象,有利于减小屏蔽单元的侧边处的暗纹现象。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种阵列基板及显示面板。
背景技术
目前,薄膜晶体管液晶显示器(英文全称:Thin film transistor liquidcrystal display,简称:TFT LCD)的阵列基板中,数据线(data)的电场可能使周围的液晶翻转,造成漏光,而且data距离像素电极(pixel)的距离较近,data对pixel的容性耦合也会造成串扰等不良影响。为了防止串扰风险,一般需要增加DBS电极和屏蔽金属(shieldingmetal)等对电场进行屏蔽。
其中,TSS像素设计(Transparent storage and shielding layer)通过在data与pixel电极之间增加一道透明导电层取代通常的shielding metal和DBS,提升穿透率并解决串扰等问题。但是目前的TSS设计采用整面透明导电层,整面透明导电层容易与pixel电极形成较大的存储电容,导致充电率不足。
实用新型内容
本实用新型的目的是提供一种阵列基板及显示面板,其能够解决现有TSS设计采用整面透明导电层,整面透明导电层容易与pixel电极形成较大的存储电容,导致充电率不足的问题。
为了解决上述问题,本实用新型提供了一种阵列基板,其包括基板及阵列排布于所述基板上的多个像素单元;每一所述像素单元均包括:数据线,设置于所述基板上;第一绝缘层,设置于所述数据线远离所述基板的一侧;透明屏蔽层,设置于所述第一绝缘层远离所述基板的一侧,所述透明屏蔽层在所述基板上的投影与所述数据线在所述基板上的投影至少部分重叠;第二绝缘层,设置于所述透明屏蔽层远离所述基板的一侧;以及像素电极,设置于所述第二绝缘层远离所述基板的一侧;其中,所述透明屏蔽层在对应于所述像素电极的位置处设有通孔。
进一步的,所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影不重叠。
进一步的,所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影部分重叠。
进一步的,每一所述像素单元均具有像素区,所述像素电极设置于所述像素区;所述像素电极包括:第一主干电极;第二主干电极,与所述第一主干电极相交,以将所述像素区划分出多个畴区;以及多个分支电极,相互间隔设置于所述畴区内,且一端连接于所述第一主干电极或第二主干电极;其中,所述透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元,所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边;至少一个所述侧边平行于其所在的所述畴区内的所述分支电极。
进一步的,所述分支电极与所述第一主干电极或所述第二主干电极的夹角范围为30°-60°。
进一步的,所述屏蔽单元关于所述第一主干电极的中心轴对称设置。
进一步的,所述第二主干电极平行于所述数据线,所述透明屏蔽层在每一所述像素区内包括两个屏蔽单元,两个所述屏蔽单元关于所述第二主干电极的中心轴对称设置。
进一步的,每一所述像素单元还包括:公共走线,设置于所述基板上;其中,数据线设置于所述公共走线远离所述基板的一侧,所述透明屏蔽层电连接于所述公共走线。
进一步的,每一所述像素单元还包括:扫描线,与所述数据线相交;薄膜晶体管,其栅极电连接至所述扫描线,其源极电连接至所述数据线,其漏极电连接至所述像素电极。
为了解决上述问题,本实用新型提供了一种显示面板,其包括本申请所述的阵列基板、与所述阵列基板对应设置的彩膜基板以及设置于所述阵列基板与所述彩膜基板之间的液晶层。
本实用新型的优点是:本实用新型的透明屏蔽层在对应于所述像素电极的位置处设有通孔,减小透明屏蔽层与像素电极之间形成的耦合电容,提升阵列基板的充电率,提高透光率。
本实用新型在对应于所述像素电极的位置处设有通孔,在低灰阶场景中,透明屏蔽层的通孔处的横向电场与未设置通孔处的横向电场不同,透明屏蔽层的通孔处的液晶的方向与未设置通孔处的液晶的方向不同,有利于改善视角。
本实用新型的透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元,所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边;至少一个所述侧边平行于其所在的所述畴区内的所述分支电极,由此可以使得透明屏蔽层的电场方向与像素电极的电场方向一致,避免透明屏蔽层的电场方向与像素电极的电场方向不一致导致暗纹现象,有利于减小屏蔽单元的侧边处的暗纹现象。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型的显示面板的结构示意图;
图2是本实用新型的阵列基板的平面示意图;
图3是图2中的A处的实施例1的放大示意图;
图4是图3中的A-A截面图;
图5是本实用新型在低灰阶下的光学模拟示意图;
图6是本实用新型的透明屏蔽层的平面示意图;
图7是图2中的A处的实施例2的放大示意图;
图8是图7中的B-B截面图;
图9是图2中的A处的实施例3的放大示意图;
图10是图9中的C-C截面图;
图11是图2中的A处的实施例4的放大示意图;
图12是图11中的D-D截面图。
附图标记说明:
100、显示面板; 101、基板;
102、像素单元; 1021、第一子像素;
1022、第二子像素; 1023、第三子像素;
1024、像素区;
1、阵列基板; 2、彩膜基板;
3、液晶层;
11、数据线; 12、第一绝缘层;
13、透明屏蔽层; 14、第二绝缘层;
15、像素电极; 16、公共走线;
17、扫描线; 18、薄膜晶体管;
131、通孔; 132、屏蔽单元;
1321、第一底边; 1322、第二底边;
1323、侧边;
151、第一主干电极; 152、第二主干电极;
153、分支电极;
181、栅极; 182、源极;
183、漏极。
具体实施方式
以下结合说明书附图详细说明本实用新型的优选实施例,以向本领域中的技术人员完整介绍本实用新型的技术内容,以举例证明本实用新型可以实施,使得本实用新型公开的技术内容更加清楚,使得本领域的技术人员更容易理解如何实施本实用新型。然而本实用新型可以通过许多不同形式的实施例来得以体现,本实用新型的保护范围并非仅限于文中提到的实施例,下文实施例的说明并非用来限制本实用新型的范围。
本实用新型所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是附图中的方向,本文所使用的方向用语是用来解释和说明本实用新型,而不是用来限定本实用新型的保护范围。
在附图中,结构相同的部件以相同数字标号表示,各处结构或功能相似的组件以相似数字标号表示。此外,为了便于理解和描述,附图所示的每一组件的尺寸和厚度是任意示出的,本实用新型并没有限定每个组件的尺寸和厚度。
如图1所示,本实施例提供一种显示面板100。显示面板100包括阵列基板1、与所述阵列基板1对应设置的彩膜基板2以及设置于所述阵列基板1与所述彩膜基板2之间的液晶层3。
如图2所示,阵列基板1包括基板101及阵列排布于所述基板101上的多个像素单元102。
其中,基板101的材质为玻璃、聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯中的一种或多种,由此基板101可具有较好的抗冲击能力,可以有效保护显示面板100。
其中,像素单元102包括颜色互不相同的第一子像素1021、第二子像素1022以及第三子像素1023。本实施例中,第一子像素1021、第二子像素1022以及第三子像素1023分别为红色子像素、绿色子像素、蓝色子像素。
如图3及图4所示,每一所述像素单元102均包括:数据线11、第一绝缘层12、透明屏蔽层13、第二绝缘层14、像素电极15、公共走线16、扫描线17以及薄膜晶体管18。
其中,数据线11设置于所述基板101上。本实施例中,所述数据线11的材质为金属。在其他实施例中,所述数据线11的材质也可以是其他导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层或其他合适的材料。
其中,第一绝缘层12设置于所述数据线11远离所述基板101的一侧。第一绝缘层12可以防止数据线11与透明屏蔽层13接触发生短路现象。第一绝缘层12的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中,透明屏蔽层13设置于所述第一绝缘层12远离所述基板101的一侧,所述透明屏蔽层13在所述基板101上的投影与所述数据线11在所述基板101上的投影至少部分重叠。
如图4所示,本实施例中,透明屏蔽层13在所述基板101上的投影与所述数据线11在所述基板101上的投影覆盖式重叠。即透明屏蔽层的在所述基板101上的投影大于所述数据线11在所述基板101上的投影。由此可以通过透明屏蔽层13对数据线11的电场进行屏蔽,防止发生串扰现象。本实施例中,透明屏蔽层13的材质为ITO,在其他实施例中,透明屏蔽层也可以采用IGZO、ITZO等具备导电性能的透明材料制备。
在其他实施例中,透明屏蔽层13在所述基板101上的投影可以与所述数据线11在所述基板101上的投影部分重叠,即透明屏蔽层13在所述基板101上的投影可以小于所述数据线11在所述基板101上的投影。
在其他实施例中,透明屏蔽层13在所述基板101上的投影可以与所述数据线11在所述基板101上的投影完全重叠,即透明屏蔽层13在所述基板101上的投影可以等于所述数据线11在所述基板101上的投影。
其中,透明屏蔽层13在对应于所述像素电极15的位置处设有通孔131,由此可以减小透明屏蔽层13与像素电极15之间形成的耦合电容,提升阵列基板1的充电率,提高透光率。
如图5所示,透明屏蔽层13在对应于所述像素电极15的位置处设有通孔131,在低灰阶(2V)场景中,透明屏蔽层13的设有通孔的B处的横向电场与未设置通孔的C处的横向电场不同,透明屏蔽层13的设有通孔的B处的液晶的方向与未设置通孔的C处的液晶的方向不同,有利于改善视角。
其中,第二绝缘层14设置于所述透明屏蔽层13远离所述基板101的一侧。第二绝缘层14可以防止透明屏蔽层13与像素电极15接触发生短路现象。第二绝缘层14的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中,像素电极15设置于所述第二绝缘层14远离所述基板101的一侧。
如图3所示,每一所述像素单元102均具有像素区1024。像素电极15设置于所述像素区1024内。
如图3所示,像素电极15包括:第一主干电极151、第二主干电极152以及多个分支电极153。
本实施例中,第一主干电极151平行于扫描线17,在其他实施例中,第一主干电极151也可以不平行于扫描线17。
其中,第二主干电极152与所述第一主干电极151相交,以将所述像素区1024划分出多个畴区。本实施例中,第二主干电极152与第一主干电极151垂直,所述第二主干电极152平行于所述数据线11。在其他实施例中,第二主干电极152也可以不垂直于第一主干电极151。
其中,多个分支电极153相互间隔设置于所述畴区内,且一端连接于所述第一主干电极151或第二主干电极152。所述分支电极153与所述第一主干电极151或所述第二主干电极152的夹角α范围为30°-60°。本实施例中,所述分支电极153与所述第一主干电极151或所述第二主干电极152的夹角α为45°。
如图4及图6所示,本实施例中,透明屏蔽层13在所述基板101上的投影与所述像素电极15在所述基板101上的投影部分重叠,由此既可以高效的屏蔽数据线11的电场,还可以提高阵列基板的充电率和透光率。
如图6所示,透明屏蔽层13在每一所述像素区1024内设有至少一个屏蔽单元132。屏蔽单元132关于所述第一主干电极151的中心轴对称设置。本实施例中,透明屏蔽层13在每一所述像素区1024内包括两个屏蔽单元132,两个所述屏蔽单元132关于所述第二主干电极152的中心轴对称设置,由此可以提高均一性。在其他实施例中,透明屏蔽层13在每一所述像素区1024内可以选择设置于1个、3个甚至更多的屏蔽单元132。
其中,屏蔽单元132包括平行于所述数据线11的第一底边1321和第二底边1322以及两个连接所述第一底边1321和第二底边1322的侧边1323。至少一个所述侧边1323平行于其所在的所述畴区内的所述分支电极153。本实施例中,每一侧边1323均平行于其所在的所述畴区内的所述分支电极153,由此可以使得透明屏蔽层的电场方向与像素电极的电场方向一致,避免透明屏蔽层的电场方向与像素电极的电场方向不一致导致暗纹现象,有利于减小屏蔽单元的侧边处的暗纹现象。
其中,公共走线16设置于所述基板101上;其中,数据线11设置于所述公共走线16远离所述基板101的一侧。本实施例中,所述公共走线16的材质为金属。在其他实施例中,所述公共走线16的材质也可以是其他导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层或其他合适的材料。
本实施例中,所述透明屏蔽层13电连接于所述公共走线16,由此可以降低RCloading。在其他实施例中,可以根据情况选择透明屏蔽层13不电连接于所述公共走线16。
如图3所示,扫描线17与所述数据线11相交。本实施例中,扫描线17与所述数据线11相互垂直,在其他实施例中,扫描线17也可以不垂直于所述数据线11。本实施例中,所述扫描线17的材质为金属。在其他实施例中,所述扫描线17的材质也可以是其他导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其他导电材料的堆叠层或其他合适的材料。
如图3所示,薄膜晶体管18包括:栅极181、源极182以及漏极183。其中,栅极181电连接至所述扫描线17,源极182电连接至所述数据线11,漏极183电连接至所述像素电极15。
实施例2
如图7及图8所示,本实施例包括了实施例1的大部分技术特征,本实施例与实施例1的区别在于:透明屏蔽层13在所述基板101上的投影与所述像素电极15在所述基板101上的投影不重叠,由此可以完全避免透明屏蔽层13与像素电极15形成耦合电容,但是此时,透明屏蔽层13对数据线11的电场的屏蔽效果也会对应的减弱。
实施例3
如图9及图10所示,本实施例包括了实施例1的大部分技术特征,本实施例与实施例1的区别在于:透明屏蔽层13在所述基板101上的投影与所述像素电极15在所述基板101上的投影不重叠,由此可以完全避免透明屏蔽层13与像素电极15形成耦合电容,但是此时,透明屏蔽层13对数据线11的电场的屏蔽效果也会对应的减弱。
如图10所示,本实施例中,透明屏蔽层13在所述基板101上的投影与所述数据线11在所述基板101上的投影完全重叠,即透明屏蔽层13在所述基板101上的投影等于所述数据线11在所述基板101上的投影。
实施例4
如图11及图12所示,本实施例包括了实施例1的大部分技术特征,本实施例与实施例1的区别在于:透明屏蔽层13在所述基板101上的投影与所述像素电极15在所述基板101上的投影不重叠,由此可以完全避免透明屏蔽层13与像素电极15形成耦合电容,但是此时,透明屏蔽层13对数据线11的电场的屏蔽效果也会对应的减弱。
如图12所示,本实施例中,透明屏蔽层13在所述基板101上的投影与所述数据线11在所述基板101上的投影部分重叠,即透明屏蔽层13在所述基板101上的投影小于所述数据线11在所述基板101上的投影。
进一步的,以上对本申请所提供的一种阵列基板及显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种阵列基板,其特征在于,包括基板及阵列排布于所述基板上的多个像素单元;
每一所述像素单元均包括:
数据线,设置于所述基板上;
第一绝缘层,设置于所述数据线远离所述基板的一侧;
透明屏蔽层,设置于所述第一绝缘层远离所述基板的一侧,所述透明屏蔽层在所述基板上的投影与所述数据线在所述基板上的投影至少部分重叠;
第二绝缘层,设置于所述透明屏蔽层远离所述基板的一侧;以及
像素电极,设置于所述第二绝缘层远离所述基板的一侧;
其中,所述透明屏蔽层在对应于所述像素电极的位置处设有通孔。
2.根据权利要求1所述的阵列基板,其特征在于,所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影不重叠。
3.根据权利要求1所述的阵列基板,其特征在于,所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影部分重叠。
4.根据权利要求3所述的阵列基板,其特征在于,每一所述像素单元均具有像素区,所述像素电极设置于所述像素区;
所述像素电极包括:
第一主干电极;
第二主干电极,与所述第一主干电极相交,以将所述像素区划分出多个畴区;以及
多个分支电极,相互间隔设置于所述畴区内,且一端连接于所述第一主干电极或第二主干电极;
其中,所述透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元,所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边;
至少一个所述侧边平行于其所在的所述畴区内的所述分支电极。
5.根据权利要求4所述的阵列基板,其特征在于,所述分支电极与所述第一主干电极或所述第二主干电极的夹角范围为30°-60°。
6.根据权利要求4所述的阵列基板,其特征在于,所述屏蔽单元关于所述第一主干电极的中心轴对称设置。
7.根据权利要求4所述的阵列基板,其特征在于,所述第二主干电极平行于所述数据线,所述透明屏蔽层在每一所述像素区内包括两个屏蔽单元,两个所述屏蔽单元关于所述第二主干电极的中心轴对称设置。
8.根据权利要求1所述的阵列基板,其特征在于,每一所述像素单元还包括:
公共走线,设置于所述基板上;
其中,数据线设置于所述公共走线远离所述基板的一侧,所述透明屏蔽层电连接于所述公共走线。
9.根据权利要求1所述的阵列基板,其特征在于,每一所述像素单元还包括:
扫描线,与所述数据线相交;
薄膜晶体管,其栅极电连接至所述扫描线,其源极电连接至所述数据线,其漏极电连接至所述像素电极。
10.一种显示面板,其特征在于,包括权利要求1-9中任一项所述的阵列基板、与所述阵列基板对应设置的彩膜基板以及设置于所述阵列基板与所述彩膜基板之间的液晶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321768804.7U CN220105485U (zh) | 2023-07-06 | 2023-07-06 | 一种阵列基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321768804.7U CN220105485U (zh) | 2023-07-06 | 2023-07-06 | 一种阵列基板及显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220105485U true CN220105485U (zh) | 2023-11-28 |
Family
ID=88841880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321768804.7U Active CN220105485U (zh) | 2023-07-06 | 2023-07-06 | 一种阵列基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220105485U (zh) |
-
2023
- 2023-07-06 CN CN202321768804.7U patent/CN220105485U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102681276B (zh) | 阵列基板及其制造方法以及包括该阵列基板的显示装置 | |
US20070052899A1 (en) | In-plane switching liquid crystal display | |
CN103605241A (zh) | 一种液晶显示面板 | |
KR20080054228A (ko) | 액정표시장치 | |
KR20010039261A (ko) | 수직 배향형 액정 표시 장치 | |
US10591782B2 (en) | Pixel structure, display panel and display device | |
US11520192B2 (en) | Array substrate and display apparatus | |
KR20120046985A (ko) | 고 투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
KR102087195B1 (ko) | 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법 | |
CN210573114U (zh) | 显示基板和显示面板 | |
US10620487B2 (en) | Pixel structure, array substrate, display device and method for manufacturing the same | |
JP2017151702A (ja) | 表示装置 | |
CN209514264U (zh) | 一种显示面板和显示装置 | |
US6429918B1 (en) | Liquid crystal display having high aperture ratio and high transmittance | |
KR102655536B1 (ko) | 어레이 기판 및 디스플레이 패널 | |
CN111381404B (zh) | 液晶显示装置 | |
CN104678629A (zh) | 显示面板 | |
CN108319062B (zh) | 阵列基板及液晶显示面板 | |
CN103913910A (zh) | 一种像素单元结构、阵列基板结构及液晶显示装置 | |
CN201532513U (zh) | 像素阵列以及垂直配向式液晶显示面板 | |
CN220105485U (zh) | 一种阵列基板及显示面板 | |
CN107561801A (zh) | 一种液晶显示面板及阵列基板 | |
US20210405441A1 (en) | Display panel | |
KR20120014785A (ko) | 액정표시패널 | |
US11977304B2 (en) | Display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |