KR102652005B1 - 스너버 회로, 전력 반도체 모듈, 및 유도 가열 전력 공급 디바이스 - Google Patents
스너버 회로, 전력 반도체 모듈, 및 유도 가열 전력 공급 디바이스 Download PDFInfo
- Publication number
- KR102652005B1 KR102652005B1 KR1020217007460A KR20217007460A KR102652005B1 KR 102652005 B1 KR102652005 B1 KR 102652005B1 KR 1020217007460 A KR1020217007460 A KR 1020217007460A KR 20217007460 A KR20217007460 A KR 20217007460A KR 102652005 B1 KR102652005 B1 KR 102652005B1
- Authority
- KR
- South Korea
- Prior art keywords
- input terminal
- power semiconductor
- output terminal
- positive
- negative
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 238000010438 heat treatment Methods 0.000 title claims description 24
- 230000006698 induction Effects 0.000 title claims description 15
- 238000009434 installation Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 16
- 238000009499 grossing Methods 0.000 description 12
- 238000005549 size reduction Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001342 Bakelite® Polymers 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 239000004637 bakelite Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- QUQFTIVBFKLPCL-UHFFFAOYSA-L copper;2-amino-3-[(2-amino-2-carboxylatoethyl)disulfanyl]propanoate Chemical compound [Cu+2].[O-]C(=O)C(N)CSSCC(N)C([O-])=O QUQFTIVBFKLPCL-UHFFFAOYSA-L 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/348—Passive dissipative snubbers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B6/00—Heating by electric, magnetic or electromagnetic fields
- H05B6/02—Induction heating
- H05B6/06—Control, e.g. of temperature, of power
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Inverter Devices (AREA)
- General Induction Heating (AREA)
- Power Conversion In General (AREA)
Abstract
전력 반도체 모듈을 위한 스너버 회로 유닛은, 직렬로 접속되는, 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 가지는 아암을 포함하고, 전력 반도체 모듈은 아암에 전기적으로 접속되는 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자를 포함하고, 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자는 전력 반도체 모듈의 설치 표면에 반대인 상부 표면 상에서 제공되고, 스너버 회로 유닛은 회로 보드, 및 회로 보드 상에서 장착된 복수의 전자 컴포넌트들을 포함한다.
Description
본 발명은 스너버 회로(snubber circuit), 전력 반도체 모듈(power semiconductor module), 및 유도 가열 전력 공급 디바이스(induction heating power supply device)에 관한 것이다.
강철 작업물의 열 처리에서의 작업물의 가열 방법으로서, AC 전력이 가열 코일로 공급되고 가열 코일에 의해 형성된 자기장 내에 배치된 작업물은 작업물에서 유도된 유도 전류에 의해 가열되는 유도 가열이 이용된다. 일반적으로, AC 전력을 가열 코일로 공급하는 전력 공급 디바이스는 가열 코일로 공급되어야 할 고주파수 AC 전력을 생성하기 위하여, 상업적 전원의 AC 전력을 DC 전력으로 변환하고, 커패시터로 DC 전력의 펄스화 흐름을 평활화하고, 인버터로 평활화된 DC 전력을 AC 전력으로 역으로 변환한다.
일반적으로, 인버터는 하나의 아암(arm)으로서, 직렬로 직렬 접속되고 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 갖는, 복수의 아암들을 포함하는 브릿지 회로(bridge circuit)를 포함하고, 전력 반도체 엘리먼트들의 고속 스위칭을 통해 고주파수 AC 전력을 생성한다. 브릿지 회로를 구성하는 복수의 아암들은 전형적으로, 개별적으로 모듈화된다.
전력 반도체 모듈로서, 아암에 전기적으로 접속되는 포지티브(positive) DC 입력 단자, 네거티브(negative) DC 입력 단자, 및 출력 단자 중에서, 포지티브 DC 입력 단자 및 네거티브 DC 입력 단자는 모듈의 하나의 측부 표면 상에서 서로에 인접하게 제공되고, 출력 단자는 모듈의 반대 측부 표면 상에서 제공되는 것(예를 들어, 특허 문헌 1 참조)이 공지되어 있고, 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자가 모듈의 상부 표면 상에서 제공되는 것(예를 들어, 특허 문헌 2 참조)이 공지되어 있다.
[특허 문헌 1] JP-A-2014-128066
[특허 문헌 2] JP-A-9-215343
전력 반도체 엘리먼트의 고속 스위칭은 전력 반도체 엘리먼트에서의 전류 흐름을 급속하게 변화시킨다. 전류 변화 di/dt는 전력 반도체 엘리먼트와 전압원 사이의 전도성 경로의 기생 인덕턴스(parasitic inductance) L로 인한 전력 반도체 엘리먼트의 양자의 단부들 사이의 서지 전압 Lxdi/dt를 생성한다. 과도한 서지 전압은 전력 반도체 엘리먼트를 파괴할 수 있고, 전력 반도체 엘리먼트를 보호하기 위하여, 서지 전압을 흡수하는 스너버 회로가 전력 반도체 모듈에 추가될 수 있다.
특허 문헌 1에서 설명된 전력 반도체 모듈의 스너버 회로는 전력 반도체 모듈의 하나의 측부 표면 상에서 제공된 포지티브 DC 입력 단자와 네거티브 DC 입력 단자 사이에서 브릿징되고, 전력 반도체 모듈의 측부에 배치된다. 그러므로, 전력 반도체 모듈의 설치를 위하여 요구된 면적은 증가되고, 이것은 유도 가열 전력 공급 디바이스의 크기 감소를 방해한다. 특허 문헌 1에서 개시된 스너버 회로는 전력 반도체 모듈 내에 포함된 2 개의 전력 반도체 엘리먼트들로 집합적으로 제공된 집합적인 스너버이지만, 간단한 집합적인 스너버 외에, 각각의 전력 반도체 엘리먼트에 제공된 개별적인 스너버들이 존재한다. 개별적인 스너버들의 경우에, 하나의 스너버 회로는 포지티브 DC 입력 단자와 출력 단자 사이에서 브릿징되고, 다른 스너버 회로는 네거티브 DC 입력 단자와 출력 단자 사이에서 브릿징되고, 이 2 개의 스너버 회로들은 전력 반도체 모듈의 측부 표면을 따라 모듈의 외주(outer periphery)를 둘러싸도록 배열된다. 이 경우에, 전력 반도체 모듈의 설치를 위하여 요구된 면적은 추가로 증가된다.
특허 문헌 2에서 설명된 전력 반도체 모듈의 스너버 회로는 전력 반도체 모듈의 상부 표면 상에서 배치된다. 그러나, 회로 보드는 전력 반도체 모듈의 상부 표면에 대하여 아래에 놓여진 상태에서 배치되고, 스너버 회로를 구성하는 저항기, 커패시터, 및 다이오드와 같은 전자 컴포넌트들은 회로 보드의 오직 하나의 표면 상에서 장착된다. 특허 문헌 2는 스너버 회로가 집합적인 스너버 또는 개별적인 스너버들인지 여부를 개시하지 않지만, 포지티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 스너버 회로 및 네거티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 스너버 회로를 포함하는 2 개의 회로들을 위한 전자 컴포넌트들은 개별적인 스너버들의 케이스(case)에서 장착된다. 이 경우에, 2 개의 회로들을 위한 전자 컴포넌트들을 장착하기 위하여 요구된 보드 면적은 회로 보드의 오직 하나의 표면에 의해 제공되고, 회로 보드는 전력 반도체 모듈의 상부 표면의 에지를 지나서 전력 반도체 모듈의 측부로 돌출될 수 있고, 이것은 전력 반도체 모듈의 설치를 위하여 요구된 면적을 증가시킬 수 있다.
본 발명은 위의 상황들을 고려하여 행해졌고, 그 목적은 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자가 그 상부 표면에 제공되는 전력 반도체 모듈을 위하여 적당하고 유도 가열 전력 공급 디바이스의 크기 감소를 위하여 유리한 스너버 회로를 제공하기 위한 것이다.
본 발명의 양태에 따른 스너버 회로는 직렬로 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 접속함으로써 형성된 아암을 포함하는 전력 반도체 모듈을 위한 스너버 회로이고, 전력 반도체 모듈은 아암에 전기적으로 접속되는 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자를 포함하고, 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자는 전력 반도체 모듈의 설치 표면에 반대인 상부 표면 상에서 제공되고, 스너버 회로는 회로 보드; 및 회로 보드 상에서 장착된 복수의 전자 컴포넌트들을 포함하고, 회로 보드는 전력 반도체 모듈의 상부 표면에 대하여 직립된 베어 보드(bare board); 베어 보드의 전방 표면 및 후방 표면 중의 적어도 하나의 표면 상에서 제공되고, 포지티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 제1 회로 패턴, 및 네거티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 제2 회로 패턴을 형성하는 전도체 층; 및 전도체 층을 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자에 접속하는 복수의 접속 단자들을 포함한다.
본 발명의 양태에 따른 전력 반도체 모듈은 직렬로 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 접속함으로써 형성된 아암을 포함하는 전력 반도체 모듈이고, 전력 반도체 모듈은 아암에 전기적으로 접속되는 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자; 및 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자에 접속된 스너버 회로를 포함하고, 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자는 전력 반도체 모듈의 설치 표면에 반대인 상부 표면 상에서 제공되고, 스너버 회로는 회로 보드; 및 회로 보드 상에서 장착된 복수의 전자 컴포넌트들을 포함하고, 회로 보드는 전력 반도체 모듈의 상부 표면에 대하여 직립된 베어 보드; 베어 보드의 전방 표면 및 후방 표면 중의 적어도 하나의 표면 상에서 제공되고, 포지티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 제1 회로 패턴, 및 네거티브 DC 입력 단자와 출력 단자 사이에서 브릿징된 제2 회로 패턴을 형성하는 전도체 층; 및 전도체 층을 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자에 접속하는 복수의 접속 단자들을 포함한다.
본 발명의 양태에 따른 유도 가열 전력 공급 디바이스는 DC 전력을 AC 전력으로 변환하도록 구성된 인버터 유닛을 포함하고, 인버터 유닛은 복수의 위에서 설명된 전력 반도체 모듈들을 포함하는 브릿지로 구성된다.
본 발명에 따르면, 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자가 그 상부 표면에 제공되는 전력 반도체 모듈을 위하여 적당하고 유도 가열 전력 공급 디바이스의 크기 감소를 위하여 유리한 스너버 회로를 제공하는 것이 가능하다.
[도 1] 도 1은 실시예를 설명하기 위한 유도 가열 전력 공급 디바이스의 예의 회로도이다.
[도 2] 도 2는 도 1의 유도 가열 전력 공급 디바이스의 인버터 유닛에서 이용된 전력 반도체 모듈의 구성 예를 도시하는 사시도이다.
[도 3] 도 3은 도 2의 스너버 회로의 제1 변형예의 사시도이다.
[도 4] 도 4는 도 2의 스너버 회로의 제2 변형예의 사시도이다.
[도 5] 도 5는 실시예를 설명하기 위한 스너버 회로의 또 다른 예의 사시도이다.
[도 6] 도 6은 도 5의 스너버 회로의 후방 표면 측부 상의 사시도이다.
[도 7] 도 7은 도 6에서의 라인 VII-VII를 따라 취해진 단면도이다.
[도 2] 도 2는 도 1의 유도 가열 전력 공급 디바이스의 인버터 유닛에서 이용된 전력 반도체 모듈의 구성 예를 도시하는 사시도이다.
[도 3] 도 3은 도 2의 스너버 회로의 제1 변형예의 사시도이다.
[도 4] 도 4는 도 2의 스너버 회로의 제2 변형예의 사시도이다.
[도 5] 도 5는 실시예를 설명하기 위한 스너버 회로의 또 다른 예의 사시도이다.
[도 6] 도 6은 도 5의 스너버 회로의 후방 표면 측부 상의 사시도이다.
[도 7] 도 7은 도 6에서의 라인 VII-VII를 따라 취해진 단면도이다.
도 1은 본 발명의 실시예를 설명하기 위한 유도 가열 전력 공급 디바이스의 예를 도시한다.
도 1에서 도시된 유도 가열 전력 공급 디바이스는 상업적인 AC 전력 공급부(2)로부터 공급된 AC 전력을 DC 전력으로 변환하는 컨버터 유닛(3)을 포함하는 DC 전력 공급 유닛(4); DC 전력 공급 유닛(4)으로부터 출력된 DC 전력의 펄스화 흐름을 평활화하는 평활화 유닛(5); 및 평활화 유닛(5)에 의해 평활화된 DC 전력을 고주파수 AC 전력으로 역으로 변환하는 인버터 유닛(6)을 포함한다.
인버터 유닛(6)은, 직렬로 접속된 2 개의 전력 반도체 엘리먼트들(Q1, Q2)을 포함하는 제1 아암; 및 직렬로 접속된 2 개의 전력 반도체 엘리먼트들(Q3, Q4)을 포함하는 제2 아암을 포함하는 풀 브릿지 회로(full bridge circuit)로 구성된다. 제1 아암 및 제2 아암은 평활화 유닛(5)에 병렬로 접속된다. 제1 아암의 전력 반도체 엘리먼트들(Q1, Q2)의 직렬 접속 포인트(P1) 및 제2 아암의 전력 반도체 엘리먼트들(Q3, Q4)의 직렬 접속 포인트(P2)는 풀 브릿지 회로의 출력 단부들로서 역할을 한다. 가열 코일(7)은 트랜스포머(8)를 통해 직렬 접속 포인트들(P1 및 P2) 사이에서 접속된다. 환류 다이오드(reflux diode)는 각각의 전력 반도체 엘리먼트에서 병렬로 역으로 접속된다.
전력 반도체 엘리먼트의 예들은 절연된 게이트 바이폴라 트랜지스터(insulated gate bipolar transistor; IGBT) 및 금속-옥사이드-반도체 전계-효과 트랜지스터(metal-oxide-semiconductor field-effect transistor; MOSFET)와 같은, 스위칭할 수 있는 다양한 전력 반도체 엘리먼트들을 포함하고, 반도체 재료의 예들은 실리콘(Si) 및 실리콘 카바이드(SiC)를 포함한다.
제1 아암 및 제2 아암에서는, 하이 측부(high side)로서 정의된 평활화 유닛(5)의 포지티브 측부에 접속된 측부로, 그리고 로우 측부(low side)로서 정의된 평활화 유닛(5)의 네거티브 측부에 접속된 측부로, 제1 아암의 하이 측부 상의 전력 반도체 엘리먼트(Q1) 및 제2 아암의 로우 측부 상의 전력 반도체 엘리먼트(Q4)가 동시에 턴온(turn on) 및 턴오프(turn off)되고, 제1 아암의 로우 측부 상의 전력 반도체 엘리먼트(Q2) 및 제2 아암의 하이 측부 상의 전력 반도체 엘리먼트(Q3)가 동시에 턴온 및 턴오프된다. 전력 반도체 엘리먼트들(Q1, Q4) 및 전력 반도체 엘리먼트들(Q2, Q3)은 교대로 턴온됨으로써, 고주파수 전력을 가열 코일(7)로 공급한다.
전력 반도체 엘리먼트들(Q1 내지 Q4)의 고속 스위칭은 전력 반도체 엘리먼트들(Q1 내지 Q4)을 통해 흐르는 전류를 급속하게 변화시키고, 전력 반도체 엘리먼트들(Q1 내지 Q4)과 전압원으로서의 평활화 유닛(5) 사이의 전도성 경로의 기생 인덕턴스로 인한 전력 반도체 엘리먼트들(Q1 내지 Q4)의 양자의 단부들 사이의 서지 전압들을 생성한다. 서지 전압들을 흡수하기 위하여, 스너버 회로들(SC1 내지 SC4)은 전력 반도체 엘리먼트들(Q1 내지 Q4)에서 개별적으로 제공된다.
스너버 회로들(SC1 내지 SC4)은 예시된 예에서 저항기(R), 커패시터(C), 및 다이오드(D)를 각각 포함하는 소위 방전 차단용 RCD 스너버 회로들이다.
제1 아암의 하이 측부 상의 전력 반도체 엘리먼트(Q1)의 스너버 회로(SC1)에서는, 커패시터(C) 및 다이오드(D)가 전력 반도체 엘리먼트(Q1)의 양자의 단부들 사이(IGBT에서의 컬렉터 및 에미터 사이 및 MOSFET에서의 드레인 및 소스 사이)에서 직렬로 접속되고, 저항기(R)는 커패시터(C) 및 다이오드(D)의 직렬 접속 포인트와 평활화 유닛(5)의 네거티브 측부 사이에서 접속된다. 제1 아암의 로우 측부 상의 전력 반도체 엘리먼트(Q2)의 스너버 회로(SC2)에서는, 커패시터(C) 및 다이오드(D)가 전력 반도체 엘리먼트(Q2)의 양자의 단부들 사이에서 직렬로 접속되고, 저항기(R)는 커패시터(C) 및 다이오드(D)의 직렬 접속 포인트와 평활화 유닛(5)의 포지티브 측부 사이에서 접속된다. 제2 아암의 하이 측부 상의 전력 반도체 엘리먼트(Q3)의 스너버 회로(SC3)는 스너버 회로(SC1)와 유사하게 구성되고, 제2 아암의 로우 측부 상의 전력 반도체 엘리먼트(Q4)의 스너버 회로(SC4)는 스너버 회로(SC2)와 유사하게 구성된다.
스너버 회로들(SC1 내지 SC4)은 위의 구성으로 제한되지는 않고, 예를 들어, 예시된 예로부터 반전되는 전력 반도체 엘리먼트들에 대한 커패시터(C) 및 다이오드(D)의 배열을 가질 수 있거나, 저항기(R)가 다이오드(D)와 병렬로 접속되는 소위 충전/방전 유형 RCD 스너버 회로일 수 있거나, 저항기(R) 및 커패시터(C)가 전력 반도체 엘리먼트들의 양자의 단부들 사이에서 직렬로 접속되는 소위 RC 스너버 회로일 수 있다. 커패시터(C)는 단일 커패시터일 수 있지만, 복수의 커패시터들이 바람직하게는, 인덕턴스를 감소시키는 관점으로부터 병렬로 접속된다. 커패시터(C)는 필름 커패시터일 수 있지만, 바람직하게는, 인덕턴스를 감소시키는 관점으로부터 세라믹 커패시터이다. 다이오드(D)는 SiC 다이오드일 수 있지만, 바람직하게는, 큰 서지 전류 공차를 가지는 Si 다이오드이다.
제1 아암의 전력 반도체 엘리먼트들(Q1, Q2) 및 그 환류 다이오드들은 케이스 내에 실장되고 모듈화되고, 스너버 회로들(SC1, SC2)은 케이스 외부에 노출된 방식으로 제공된 외부 접속 단자에 접속되고, 케이스 외부에서 배치된다. 일부 경우들에는, 전력 반도체 엘리먼트들(Q1, Q2), 및 환류 다이오드들이 실장되는 케이스는 전력 반도체 엘리먼트들(Q1, Q2) 및 그 환류 다이오드들을 밀봉하기 위하여, 몰딩 수지(molding resin)로 충전된다. 유사하게, 제2 아암의 전력 반도체 엘리먼트들(Q3, Q4) 및 그 환류 다이오드들은 케이스 내에 실장되고 모듈화되고, 스너버 회로들(SC3, SC4)은 케이스 외부에 노출된 방식으로 제공된 외부 접속 단자에 접속되고, 케이스 외부에서 배치된다.
제1 아암의 전력 반도체 엘리먼트들(Q1, Q2)을 포함하는 전력 반도체 모듈, 및 제2 아암의 전력 반도체 엘리먼트들(Q3, Q4)을 포함하는 전력 반도체 모듈은 동일한 구성들을 가지고, 제1 아암의 전력 반도체 엘리먼트들(Q1, Q2)을 포함하는 전력 반도체 모듈, 및 전력 반도체 엘리먼트들(Q1, Q2)의 스너버 회로들(SC1, SC2)은 도 2를 참조하여 다음에서 설명될 것이다.
도 2는 전력 반도체 모듈들 및 스너버 회로들의 구성 예를 도시한다.
전력 반도체 모듈(10)은 외부 접속 단자들로서, 포지티브 DC 입력 단자(11), 네거티브 DC 입력 단자(12), 및 출력 단자(13)를 포함한다. 포지티브 DC 입력 단자(11), 네거티브 DC 입력 단자(12), 및 출력 단자(13)는 전력 반도체 엘리먼트들(Q1, Q2) 및 그 환류 다이오드들을 실장하는 케이스(14)의 외부에 노출된 방식으로 제공된다. 케이스(14)는 실질적으로 직사각형 평행육면체 형상으로 형성되고, 히트 싱크(heat sink) 등(도시되지 않음) 상에서 설치된 설치 표면을 가진다. 포지티브 DC 입력 단자(11), 네거티브 DC 입력 단자(12), 및 출력 단자(13)는 케이스(14)의 설치 표면에 반대인 측부 상의 상부 표면(14a) 상에서 배열되고, 도 2에서 도시된 예에서는, 상부 표면(14a)의 긴 측부에 병렬로 그리고 상부 표면(14a)의 짧은 측부의 중심을 실질적으로 통과하는 직선 라인 상에서 적절한 간격들로 서로의 측부에 배열된다.
포지티브 DC 입력 단자(11)는 전력 반도체 엘리먼트들(Q1, Q2)을 포함하는 제1 아암의 전력 반도체 엘리먼트(Q1) 측부 상의 단부에 전기적으로 접속되고; 네거티브 DC 입력 단자(12)는 제1 아암의 전력 반도체 엘리먼트(Q2) 상의 단부에 전기적으로 접속되고; 출력 단자(13)는 제1 아암의 출력 단자 단부인, 전력 반도체 엘리먼트들(Q1, Q2)의 직렬 접속 포인트(P1)(도 1 참조)에 전기적으로 접속된다. 포지티브 DC 입력 단자(11)는 버스 바아(bus bar)와 같은 와이어링 부재(wiring member)를 이용하여 평활화 유닛(5)의 포지티브 측부에 접속되고, 네거티브 DC 입력 단자(12)는 와이어링 부재를 이용하여 평활화 유닛(5)의 네거티브 측부에 접속된다. 출력 단자(13)는 와이어링 부재를 이용하여 트랜스포머(8)(도 1 참조)에 접속되고, 트랜스포머(8)를 통해 가열 코일(7)(도 1 참조)의 하나의 단부에 접속된다.
전력 반도체 엘리먼트들(Q1, Q2)의 스너버 회로들(SC1, SC2)의 각각은 위에서 설명된 바와 같은 저항기(R), 커패시터(C), 및 다이오드(D)를 포함하고, 스너버 회로들(SC1, SC2)을 포함하는 2 개의 회로들을 위한 전자 컴포넌트들(R, C, 및 D)이 그 상에서 장착되는 회로 보드(20)로 구성된다. 회로 보드(20)는 베어 보드(21), 전도체 층(22), 및 접속 단자들(23, 24, 25)을 포함한다.
베어 보드(21)의 예들은 베이클라이트(bakelite), 페놀 수지로 종이를 경화시킴으로써 만들어진 종이 페놀(paper phenol), 및 에폭시 수지로 유리 섬유를 경화시킴으로써 만들어진 유리 에폭시(glass epoxy)와 같은 다양한 재료들을 포함하고, 재료는 선호된 구리보다 더 높은 단위 두께 당 휨 강성(flexural rigidity)을 가진다. 위에서 예증된 재료들 중에서, 유리 에폭시가 바람직하다. 베어 보드(21)는 케이스(14)의 상부 표면(14a)에 대하여 실질적으로 수직으로 직립된다.
전도체 층(22)은 전형적으로, 구리 박으로 형성되고, 도 2에서 도시된 예에서는, 베어 보드(21)의 전방 표면 및 후방 표면 중의 하나의 표면(21a) 상에서 제공된다. 전도체 층(22)은 포지티브 DC 입력 단자(11)와 출력 단자(13) 사이에서 브릿징된 제1 회로 패턴(26), 및 네거티브 DC 입력 단자(12)와 출력 단자(13) 사이에서 연장되는 제2 회로 패턴(27)을 형성한다. 전력 반도체 엘리먼트(Q1)의 스너버 회로(SC1)를 구성하는 전자 컴포넌트들(R, C, 및 D)은 제1 회로 패턴(26)의 적절한 부분들에 각각 부착된다. 유사하게, 전력 반도체 엘리먼트(Q2)의 스너버 회로(SC2)를 구성하는 전자 컴포넌트들(R, C, 및 D)은 제2 회로 패턴(27)의 적절한 부분들에 각각 부착된다. 스너버 회로들(SC1, SC2)의 인덕턴스를 감소시키는 관점으로부터, 전도체 층(22)의 두께는 바람직하게는 0.2 mm 이상이다. 전자 컴포넌트들(R, C, 및 D)의 납땜 작업성(soldering workability)을 고려하면, 전도체 층(22)의 두께는 바람직하게는 2.0 mm 이하이다.
포지티브 DC 입력 단자(11)에 전기적으로 접속된 랜드(land)(28)는 제1 회로 패턴(26) 상에서 제공되고, 네거티브 DC 입력 단자(12)에 전기적으로 접속된 랜드(29)는 제2 회로 패턴(27) 상에서 제공되고, 출력 단자(13)에 전기적으로 접속된 랜드(30)는 제1 회로 패턴(26) 및 제2 회로 패턴(27)의 양자 상에서 제공된다. 이 랜드들(28, 29, 30)은 케이스(14)의 상부 표면(14a)에 근접하게, 그리고 배치된 베어 보드(21)의 하부 에지 부분에서 배열된다.
접속 단자들(23, 24, 25)은 구리와 같은 금속으로 이루어지고, L-형상으로 형성된다. 예를 들어, 접속 단자(23)의 하나의 단부는 랜드(28)로 납땜되고, 접속 단자(23)는 제1 회로 패턴(26)에 전기적으로 접속되는 상태에서 베어 보드(21)에 고정된다. 유사하게, 접속 단자(24)는 랜드(29)를 통해 제2 회로 패턴(27)에 전기적으로 접속되는 상태에서 베어 보드(21)에 고정되고, 접속 단자(25)는 랜드(30)를 통해 제1 회로 패턴(26) 및 제2 회로 패턴(27)에 전기적으로 접속되는 상태에서 베어 보드(21)에 고정된다.
접속 단자(23)의 다른 단부는 포지티브 DC 입력 단자(11)에 나사결합되고, 접속 단자(24)의 다른 단부는 네거티브 DC 입력 단자(12)에 나사결합되고, 접속 단자(25)의 다른 단부는 출력 단자(13)에 나사결합된다. 베어 보드(21)는 케이스(14)의 상부 표면(14a)에 대하여 직립된 상태에서 이 3 개의 접속 단자들(23, 24, 25)에 의해 지지된다. 제1 회로 패턴(26)은 접속 단자(23)를 통해 포지티브 DC 입력 단자(11)에 전기적으로 접속되고, 접속 단자(25)를 통해 출력 단자(13)에 전기적으로 접속된다. 제2 회로 패턴(27)은 접속 단자(24)를 통해 네거티브 DC 입력 단자(12)에 전기적으로 접속되고, 접속 단자(25)를 통해 출력 단자(13)에 전기적으로 접속된다.
위에서 설명된 전력 반도체 모듈(10)에 따르면, 전력 반도체 엘리먼트들(Q1, Q2)의 스위칭에 따라 전력 반도체 엘리먼트들(Q1, Q2)의 양자의 단부들 사이에서 생성된 서지 전압들은 각각 전력 반도체 엘리먼트들(Q1, Q2)에서 개별적으로 제공된 스너버 회로들(SC1, SC2)에 의해 흡수된다. 그 결과, 서지 전압들로 인한 전력 반도체 엘리먼트들(Q1, Q2)의 파괴는 방지될 수 있다.
스너버 회로들(SC1, SC2)을 구성하는 회로 보드(20)는 전력 반도체 모듈(11)의 케이스(14)의 상부 표면(14a)에 대하여 직립되고, 회로 보드(20)를 상부 표면(14a)의 수직 방향으로 연장시킴으로써, 전력 반도체 모듈(10)을 설치하기 위하여 요구된 면적을 변화시키지 않으면서, 스너버 회로들(SC1, SC2)을 포함하는 2 개의 회로들을 위한 전자 컴포넌트들(R, C, 및 D)을 장착하기 위하여 요구된 보드 면적을 확보하는 것이 가능하다. 그 결과, 유도 가열 전력 공급 디바이스(1)의 크기 감소가 달성될 수 있다. 또한, 보드 면적은 용이하게 확보될 수 있으므로, 전자 컴포넌트들(R, C, 및 D)의 컴포넌트 크기들에 대한 한정은 완화되고, 서지 전압은 적절한 상수들을 가지는 전자 컴포넌트들(R, C, 및 D)을 이용함으로써 효과적으로 흡수될 수 있다.
스너버 회로들(SC1, SC2)의 전자 컴포넌트들(R, C, 및 D)은 바람직하게는, 도 2에서 도시된 바와 같이 노출된 상태에서 회로 보드(20) 상에서 장착된다. 그 결과, 전자 컴포넌트들(R, C, 및 D)은 용이하게 변경될 수 있다. 예를 들어, 인버터 유닛(6)의 설계 변경, 즉, 전력 반도체 엘리먼트들(Q1, Q2)의 스위칭 주파수의 변경에 대하여, 회로 보드(20)를 일반적으로 이용함으로써, 그리고 적절한 상수들을 가지는 전자 컴포넌트들(R, C, 및 D)을 이용함으로써, 서지 전압은 효과적으로 흡수될 수 있다. 또한, 전자 컴포넌트들(R, C, 및 D)은 노출된 상태에서 회로 보드(20) 상에서 장착되므로, 전자 컴포넌트들(R, C, 및 D)은 우수한 열 소산(heat dissipation)을 가지고, 열로 인한 전자 컴포넌트들(R, C, 및 D)의 열화는 방지될 수 있음으로써, 스너버 회로들(SC1, SC2)의 내구성을 개선시킬 수 있다.
도 3 및 도 4는 스너버 회로들(SC1, SC2)의 변형예를 도시한다.
도 3 및 도 4에서 도시된 예에서, 전도체 층들은 전방 표면(21a) 및 후방 표면(21b)을 포함하는 베어 보드(21)의 양자의 표면들 상에서 제공된다. 전방 표면(21a) 상에서 제공된 전도체 층(22a)은 제1 회로 패턴(26)을 형성하고, 전자 컴포넌트들(R, C, 및 D)은 스너버 회로(SC1)를 구성하기 위하여, 각각 제1 회로 패턴(26)의 적절한 부분들에 부착된다. 후방 표면(21b) 상에서 제공된 전도체 층(22b)은 제2 회로 패턴(27)을 형성하고, 전자 컴포넌트들(R, C, 및 D)은 스너버 회로(SC2)를 구성하기 위하여, 각각 제2 회로 패턴(27)의 적절한 부분들에 부착된다. 랜드들(29, 30)은 전방 표면(21a) 상에서 제공되고, 후방 표면(21b) 측부 상의 랜드들(29, 30) 및 제2 회로 패턴(27)은 예를 들어, 배어 보드(21)를 관통하는 관통 구멍들을 통해 서로에 접속된다.
이에 따라, 전력 반도체 모듈(10)의 케이스(14)의 상부 표면(14a)에 대하여 직립된 회로 보드(20)는 그 전방 및 후방 표면들의 양자 상에서 전자 컴포넌트들(R, C, 및 D)을 장착하기 위하여 효과적으로 이용될 수 있다. 그러므로, 전방 표면(21a) 및 후방 표면(21b)을 포함하는 베어 보드(21)의 양자의 표면들 상에서 전도체 층들(22a 및 22b) 및 전자 컴포넌트들(R, C, 및 D)을 제공함으로써, 회로 보드(20)의 크기 감소 및 유도 가열 전력 공급 디바이스(1)의 추가의 크기 감소가 달성될 수 있다.
베어 보드(21)의 전방 표면(21a) 상에서 스너버 회로(SC1)의 제1 회로 패턴(26)을 형성함으로써, 그리고 후방 표면(21b) 상에서 스너버 회로(SC2)의 제2 회로 패턴(27)을 형성함으로써, 제1 회로 패턴(26)의 전도 경로 길이는 포지티브 DC 입력 단자(11)와 출력 단자(13) 사이에서 가능한 한 많이 감소되고, 제2 회로 패턴(27)의 전도성 경로 길이는 네거티브 DC 입력 단자(12)와 출력 단자(13) 사이에서 가능한 한 많이 감소됨으로써, 스너버 회로들(SC1, SC2)의 인덕턴스를 감소시킨다. 그 결과, 전력 반도체 엘리먼트들(Q1, Q2)의 양자의 단부들에서 생성된 서지 전압들이 방지될 수 있다.
도 5 내지 도 7은 본 발명의 실시예를 설명하기 위한 스너버 회로의 또 다른 예를 도시한다.
도 5 내지 도 7에서 도시된 스너버 회로들은 전력 반도체 엘리먼트들(Q1, Q2)에서 개별적으로 제공된 스너버 회로들(SC1, SC2)이다. 포지티브 DC 입력 단자(111), 네거티브 DC 입력 단자(112), 및 출력 단자(113)는 전력 반도체 엘리먼트들(Q1, Q2)을 포함하는 전력 반도체 모듈(110)의 케이스(114)의 상부 표면(114a) 상에서 배열된다. 스너버 회로들(SC1, SC2)의 각각은 위에서 설명된 바와 같은 저항기(R), 커패시터(C), 및 다이오드(D)를 포함하고, 스너버 회로들(SC1, SC2)을 포함하는 2 개의 회로들을 위한 전자 컴포넌트들(R, C, 및 D)이 그 상에서 장착되는 회로 보드(120)로 구성된다. 회로 보드(120)는 베어 보드(121), 베어 보드(121)의 전방 표면(121a) 상에서 제공된 전도체 층(122a), 베어 보드(121)의 후방 표면(121b) 상에서 제공된 전도체 층(122b), 및 접속 단자들(123, 124, 125)을 포함한다.
전도체 층(122a)은 제1 회로 패턴(126)을 형성하고, 전자 컴포넌트들(R, C, 및 D)은 스너버 회로(SC1)를 구성하기 위하여, 각각 제1 회로 패턴(126)의 적절한 부분들에 부착된다. 전도체 층(122b)은 제2 회로 패턴(127)을 형성하고, 전자 컴포넌트들(R, C, 및 D)은 스너버 회로(SC2)를 구성하기 위하여, 각각 제2 회로 패턴(127)의 적절한 부분들에 부착된다.
접속 단자들(123, 124, 125)은 L-형상으로 형성된다. 접속 단자(123)는 포지티브 DC 입력 단자(111)에 접속되고, 접속 단자(124)는 네거티브 DC 입력 단자(112)에 접속되고, 접속 단자(125)는 출력 단자(113)에 접속된다. 베어 보드(121)는 케이스(114)의 상부 표면(114a)에 대하여 직립되도록 하기 위하여, 이 3 개의 접속 단자들(123, 124, 125)에 의해 지지된다. 제1 회로 패턴(126)은 접속 단자(123)를 통해 포지티브 DC 입력 단자(111)에 전기적으로 접속되고, 접속 단자(125)를 통해 출력 단자(113)에 전기적으로 접속된다. 제2 회로 패턴(127)은 접속 단자(124)를 통해 네거티브 DC 입력 단자(112)에 전기적으로 접속되고, 접속 단자(125)를 통해 출력 단자(113)에 전기적으로 접속된다.
베어 보드(121)는 한 쌍의 절연 기판들(140, 141), 및 한 쌍의 절연 기판들(140, 141) 사이에 끼워진 전도성 기판들(143, 144, 145)을 포함한다. 전도성 기판들(143, 144, 145)은 서로로부터 절연된다. 절연 기판들(140 및 141)은 예를 들어, 베이클라이트, 종이 페놀, 유리 에폭시 등이고, 전도성 기판들(143, 144, 145)은 예를 들어, 구리 판들이다.
전도성 기판(143)은 케이스(114)의 상부 표면(114a)과 대면하도록 배치된 베어 보드(121)의 하부 표면으로부터 하향하도록 돌출되는 연장 부분(146)을 가지고, 유사하게, 전도성 기판(144)은 연장 부분(147)을 가지고, 전도성 기판(145)은 연장 부분(148)을 가진다. 연장 부분들(146, 147, 148)은 L-형상으로 절곡되고, 접속 단자들(123, 124, 125)은 연장 부분들(146, 147, 148)로 구성된다. 베어 보드(121)의 전방 표면(121a) 측부 상의 제1 회로 패턴(126)은 베어 보드(121)를 관통하는 관통 구멍(H1)을 통해 전도성 기판(143)에 접속되고, 관통 구멍(H3)을 통해 전도성 기판(145)에 접속된다. 베어 보드(121)의 후방 표면(121b) 측부 상의 제2 회로 패턴(127)은 베어 보드(121)를 관통하는 관통 구멍(H2)을 통해 전도성 기판(144)에 접속되고, 관통 구멍(H3)을 통해 전도성 기판(145)에 접속된다. 이러한 방식으로, 접속 단자들(123, 124, 125)은 베어 보드(121)와 일체로 형성될 수 있다.
도 5 내지 도 7에서 도시된 스너버 회로에 따르면, 도 3 및 도 5에서 도시된 스너버 회로와 유사하게, 전력 반도체 모듈(110)의 케이스(114)의 상부 표면(114a)에 대하여 직립된 회로 보드(120)는 그 전방 및 후방 표면들의 양자 상에서 전자 컴포넌트들(R, C, 및 D)을 장착하기 위하여 효과적으로 이용될 수 있음으로써, 회로 보드(120)의 크기 감소를 달성할 수 있다. 베어 보드(121)의 전방 표면(121a) 상에서 스너버 회로(SC1)의 제1 회로 패턴(126)을 형성함으로써, 그리고 후방 표면(121b) 상에서 스너버 회로(SC2)의 제2 회로 패턴(127)을 형성함으로써, 제1 회로 패턴(126)의 전도 경로 길이는 포지티브 DC 입력 단자(111)와 출력 단자(113) 사이에서 가능한 한 많이 감소되고, 제2 회로 패턴(127)의 전도성 경로 길이는 네거티브 DC 입력 단자(112)와 출력 단자(113) 사이에서 가능한 한 많이 감소됨으로써, 스너버 회로들(SC1, SC2)의 부동 인덕턴스(floating inductance)를 감소시킨다. 또한, 접속 단자들(123, 124, 125)을 베어 보드(121)와 일체로 형성함으로써, 컴포넌트들의 수가 감소될 수 있다.
이 출원은 2018년 9월 12일자로 출원된 일본 특허 출원 제2018-170803호에 대한 우선권을 주장하고, 이 일본 출원의 전체 내용은 참조로 본원에 편입된다.
Claims (9)
- 직렬로 접속되는, 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 가지는 아암(arm)을 포함하는 전력 반도체 모듈을 위한 스너버 회로 유닛으로서,
상기 전력 반도체 모듈은 상기 아암에 전기적으로 접속되는 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자를 포함하고, 상기 포지티브 DC 입력 단자, 상기 네거티브 DC 입력 단자, 및 상기 출력 단자는 상기 전력 반도체 모듈의 설치 표면에 반대인 상부 표면 상에서 제공되고,
상기 스너버 회로는:
회로 보드; 및
상기 회로 보드 상에서 장착된 복수의 전자 컴포넌트들을 포함하고,
상기 회로 보드는:
상기 전력 반도체 모듈의 상기 상부 표면에 대하여 직립된 베어 보드(bare board);
상기 베어 보드의 전방 표면 및 후방 표면 중의 적어도 하나의 표면 상에서 제공되고, 상기 포지티브 DC 입력 단자와 상기 출력 단자 사이의 제1 회로 패턴, 및 상기 네거티브 DC 입력 단자와 상기 출력 단자 사이의 제2 회로 패턴을 형성하는 전도체 층; 및
상기 전도체 층을 상기 포지티브 DC 입력 단자, 상기 네거티브 DC 입력 단자, 및 상기 출력 단자에 접속하는 복수의 접속 단자들을 포함하고,
상기 베어 보드는:
한 쌍의 절연 기판들; 및
서로로부터 절연되고 관통 구멍을 통해 각각 상기 전도체 층에 접속된 상태로 상기 한 쌍의 절연 기판들 사이에 끼워진 복수의 전도성 기판들을 포함하고,
상기 복수의 전도성 기판들의 각각은 상기 베어 보드의 하나의 측부 표면으로부터 돌출되는 연장 부분을 포함하고, 그리고
상기 복수의 접속 단자들은 상기 복수의 전도성 기판들의 상기 연장 부분들에 의해 각각 형성되는, 스너버 회로 유닛. - 제1 항에 있어서,
상기 전도체 층 및 상기 복수의 전자 컴포넌트들은 상기 베어 보드의 상기 전방 표면 및 상기 후방 표면 상에서 제공되는, 스너버 회로 유닛. - 제2 항에 있어서,
상기 제1 회로 패턴, 및 상기 복수의 전자 컴포넌트들 중에서 상기 제1 회로 패턴에 접속된 전자 컴포넌트들은 상기 베어 보드의 상기 전방 표면 상에서 제공되고, 그리고
상기 제2 회로 패턴, 및 상기 복수의 전자 컴포넌트들 중에서 상기 제2 회로 패턴에 접속된 전자 컴포넌트들은 상기 베어 보드의 상기 후방 표면 상에서 제공되는, 스너버 회로 유닛. - 삭제
- 제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 복수의 전자 컴포넌트들은 노출된 상태에서 상기 회로 보드 상에서 장착되는, 스너버 회로 유닛. - 제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 복수의 전자 컴포넌트들은 다이오드를 포함하고, 그리고
상기 다이오드는 실리콘 다이오드 또는 실리콘 카바이드 다이오드인, 스너버 회로 유닛. - 제1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 전도체 층은 0.2 mm 이상 및 2 mm 이하의 두께를 가지는, 스너버 회로 유닛. - 직렬로 스위칭할 수 있는 2 개의 전력 반도체 엘리먼트들을 접속함으로써 형성된 아암을 포함하는 전력 반도체 모듈로서,
상기 아암에 전기적으로 접속되는 포지티브 DC 입력 단자, 네거티브 DC 입력 단자, 및 출력 단자; 및
상기 포지티브 DC 입력 단자, 상기 네거티브 DC 입력 단자, 및 상기 출력 단자에 접속된 스너버 회로 유닛을 포함하고,
상기 포지티브 DC 입력 단자, 상기 네거티브 DC 입력 단자, 및 상기 출력 단자는 상기 전력 반도체 모듈의 설치 표면에 반대인 상부 표면 상에서 제공되고,
상기 스너버 회로 유닛은:
회로 보드; 및
상기 회로 보드 상에서 장착된 복수의 전자 컴포넌트들을 포함하고, 그리고
상기 회로 보드는:
상기 전력 반도체 모듈의 상기 상부 표면에 대하여 직립된 베어 보드;
상기 베어 보드의 전방 표면 및 후방 표면 중의 적어도 하나의 표면 상에서 제공되고, 상기 포지티브 DC 입력 단자와 상기 출력 단자 사이에서 브릿징된 의 제1 회로 패턴, 및 상기 네거티브 DC 입력 단자와 상기 출력 단자 사이에서 브릿징된 제2 회로 패턴을 형성하는 전도체 층; 및
상기 전도체 층을 상기 포지티브 DC 입력 단자, 상기 네거티브 DC 입력 단자, 및 상기 출력 단자에 접속하는 복수의 접속 단자들을 포함하고,
상기 베어 보드는:
한 쌍의 절연 기판들; 및
서로로부터 절연되고 관통 구멍을 통해 각각 상기 전도체 층에 접속된 상태로 상기 한 쌍의 절연 기판들 사이에 끼워진 복수의 전도성 기판들을 포함하고,
상기 복수의 전도성 기판들의 각각은 상기 베어 보드의 하나의 측부 표면으로부터 돌출되는 연장 부분을 포함하고, 그리고
상기 복수의 접속 단자들은 상기 복수의 전도성 기판들의 상기 연장 부분들에 의해 각각 형성되는, 전력 반도체 모듈. - 유도 가열 전력 공급 디바이스로서,
DC 전력을 AC 전력으로 변환하도록 구성된 인버터 유닛을 포함하고,
상기 인버터 유닛은 제8 항에 따른 복수의 전력 반도체 모듈들을 포함하는 브릿지로 구성되는, 유도 가열 전력 공급 디바이스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2018-170803 | 2018-09-12 | ||
| JP2018170803A JP6488421B1 (ja) | 2018-09-12 | 2018-09-12 | スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置 |
| PCT/JP2019/034785 WO2020054539A1 (en) | 2018-09-12 | 2019-09-04 | Snubber circuit, power semiconductor module, and induction heating power supply device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210057046A KR20210057046A (ko) | 2021-05-20 |
| KR102652005B1 true KR102652005B1 (ko) | 2024-03-28 |
Family
ID=65802343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217007460A KR102652005B1 (ko) | 2018-09-12 | 2019-09-04 | 스너버 회로, 전력 반도체 모듈, 및 유도 가열 전력 공급 디바이스 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20210400775A1 (ko) |
| EP (1) | EP3850909B1 (ko) |
| JP (1) | JP6488421B1 (ko) |
| KR (1) | KR102652005B1 (ko) |
| CN (1) | CN112703819B (ko) |
| MX (1) | MX2021002919A (ko) |
| TW (1) | TWI677172B (ko) |
| WO (1) | WO2020054539A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7280124B2 (ja) * | 2019-06-26 | 2023-05-23 | ファナック株式会社 | ２つの直流電圧モードを有する電力変換装置及びモータ駆動装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015049736A1 (ja) * | 2013-10-02 | 2015-04-09 | 三菱電機株式会社 | Ｃｒスナバ回路 |
| JP2018057139A (ja) * | 2016-09-28 | 2018-04-05 | 高周波熱錬株式会社 | スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3221270B2 (ja) * | 1995-03-10 | 2001-10-22 | 株式会社日立製作所 | 電力変換装置及びスナバ装置 |
| JPH0964508A (ja) * | 1995-08-22 | 1997-03-07 | Nitsuko Corp | スナバモジュール及びスナバモジュールを用いた電子回路ユニット |
| JPH09215343A (ja) | 1996-01-30 | 1997-08-15 | Hitachi Ltd | インバータ装置 |
| EP1768244A1 (en) * | 2004-07-01 | 2007-03-28 | The Kansai Electric Power Co., Inc. | Snubber circuit and power semiconductor device having snubber circuit |
| JP5169353B2 (ja) * | 2008-03-18 | 2013-03-27 | 三菱電機株式会社 | パワーモジュール |
| JP5377574B2 (ja) * | 2011-05-31 | 2013-12-25 | 日産自動車株式会社 | 電力変換装置 |
| JP5437313B2 (ja) * | 2011-05-31 | 2014-03-12 | 日産自動車株式会社 | 電力変換装置 |
| JP5506749B2 (ja) * | 2011-07-25 | 2014-05-28 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
| JP5862163B2 (ja) * | 2011-09-28 | 2016-02-16 | 日産自動車株式会社 | 電力変換装置 |
| JP5887234B2 (ja) * | 2012-09-12 | 2016-03-16 | 日立アプライアンス株式会社 | 誘導加熱調理器 |
| JP5741565B2 (ja) | 2012-12-25 | 2015-07-01 | 三菱電機株式会社 | 半導体モジュール |
| CN112134741B (zh) | 2013-11-25 | 2023-09-05 | 亚马逊科技公司 | 分布式系统中的客户导向的联网限制 |
| JP6397795B2 (ja) * | 2015-05-19 | 2018-09-26 | 株式会社日立製作所 | 電力変換装置 |
| JP6647189B2 (ja) * | 2016-11-21 | 2020-02-14 | 三菱電機株式会社 | 半導体モジュール、半導体装置および電力装置 |
-
2018
- 2018-09-12 JP JP2018170803A patent/JP6488421B1/ja active Active
- 2018-10-17 TW TW107136528A patent/TWI677172B/zh active
-
2019
- 2019-09-04 MX MX2021002919A patent/MX2021002919A/es unknown
- 2019-09-04 EP EP19772882.7A patent/EP3850909B1/en active Active
- 2019-09-04 KR KR1020217007460A patent/KR102652005B1/ko active IP Right Grant
- 2019-09-04 CN CN201980059983.7A patent/CN112703819B/zh active Active
- 2019-09-04 US US17/274,989 patent/US20210400775A1/en active Pending
- 2019-09-04 WO PCT/JP2019/034785 patent/WO2020054539A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015049736A1 (ja) * | 2013-10-02 | 2015-04-09 | 三菱電機株式会社 | Ｃｒスナバ回路 |
| JP2018057139A (ja) * | 2016-09-28 | 2018-04-05 | 高周波熱錬株式会社 | スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3850909A1 (en) | 2021-07-21 |
| MX2021002919A (es) | 2021-06-15 |
| US20210400775A1 (en) | 2021-12-23 |
| CN112703819B (zh) | 2023-06-23 |
| TW202011674A (zh) | 2020-03-16 |
| JP2020043710A (ja) | 2020-03-19 |
| JP6488421B1 (ja) | 2019-03-20 |
| WO2020054539A1 (en) | 2020-03-19 |
| TWI677172B (zh) | 2019-11-11 |
| KR20210057046A (ko) | 2021-05-20 |
| CN112703819A (zh) | 2021-04-23 |
| EP3850909B1 (en) | 2023-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7053461B2 (ja) | 半導体パワーモジュール | |
| TWI658686B (zh) | 功率半導體模組、緩衝電路及感應加熱電源裝置 | |
| US20150023081A1 (en) | Power semiconductor module and power conversion device | |
| US11605613B2 (en) | Semiconductor device | |
| US9961772B2 (en) | Integrated power electronics assembly module | |
| JPWO2016017260A1 (ja) | 半導体モジュール | |
| US10916531B2 (en) | Semiconductor module | |
| US10049962B2 (en) | Arrangement of multiple power semiconductor chips and method of manufacturing the same | |
| US20230187431A1 (en) | Semiconductor module | |
| KR102652005B1 (ko) | 스너버 회로, 전력 반도체 모듈, 및 유도 가열 전력 공급 디바이스 | |
| JP6360865B2 (ja) | スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置 | |
| US11942452B2 (en) | Semiconductor module arrangement | |
| CN113748509B (zh) | 半导体装置 | |
| CN110506384B (zh) | 低电感半桥功率模块 | |
| US20240178110A1 (en) | Semiconductor module | |
| CN116471741A (zh) | 堆叠模块布置装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |