KR102629592B1 - 정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법 - Google Patents

정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법 Download PDF

Info

Publication number
KR102629592B1
KR102629592B1 KR1020207005072A KR20207005072A KR102629592B1 KR 102629592 B1 KR102629592 B1 KR 102629592B1 KR 1020207005072 A KR1020207005072 A KR 1020207005072A KR 20207005072 A KR20207005072 A KR 20207005072A KR 102629592 B1 KR102629592 B1 KR 102629592B1
Authority
KR
South Korea
Prior art keywords
glass
cavity
integrated circuit
cladding layer
cavities
Prior art date
Application number
KR1020207005072A
Other languages
English (en)
Other versions
KR20200035276A (ko
Inventor
히더 데브라 보엑
폴 베네트 돈
진 수 김
아이제 리
휴 엠. 맥마혼
준 로 윤
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20200035276A publication Critical patent/KR20200035276A/ko
Application granted granted Critical
Publication of KR102629592B1 publication Critical patent/KR102629592B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0005—Other surface treatment of glass not in the form of fibres or filaments by irradiation
    • C03C23/002—Other surface treatment of glass not in the form of fibres or filaments by irradiation by ultraviolet light
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/007—Other surface treatment of glass not in the form of fibres or filaments by thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C03C3/093—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium containing zinc or zirconium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097—Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/04—Treatment by energy or chemical effects using liquids, gas or steam
    • B32B2310/0409—Treatment by energy or chemical effects using liquids, gas or steam using liquids
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/08—Glass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/34—Masking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Optical Integrated Circuits (AREA)
  • Surface Treatment Of Glass (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 복수의 공동을 가진 유리 기판을 포함하는 재구성된 웨이퍼- 및/또는 패널-레벨 패키지에 대한 것이다. 각각의 공동은 단일 IC 칩을 보유하도록 구성된다. 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 팬-아웃 웨이퍼 또는 패널 레벨 패키징 공정에 사용될 수 있다. 유리 기판은 공동을 형성하도록 광 가공될 수 있도록 충분히 감광성이 있는 하나의 레이어를 포함한 상이한 감광성을 가진 적어도 2개의 레이어를 포함할 수 있다.

Description

정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법
본 출원은 2017년 7월 24일에 제출된 미국 가출원 번호 62/536,103 및 2017년 11월 6일에 미국 가출원 번호 제출된 62/582,297의 우선권을 주장하며, 그 전체가 참조로 본원에 포함된다.
본 발명은 정밀 구조화된 유리 물품 및 그 제조 방법에 대한 것이다. 또한, 본 발명은 정밀 구조화된 유리 물품을 포함하는 집적회로("IC") 패키지(예컨대, 웨이퍼(wafer)- 및/또는 패널-레벨 패키지(panel-level packages)), 광학 장치, 및 미세유체 장치에 대한 것이다.
구조화된 유리 물품은 예를 들어, 집적회로 패키지, 광학 캡슐화, 및 미세유체 장치를 포함하는 다양한 적용에 유용할 수 있는 공동 또는 채널을 포함할 수 있다. 이러한 구조화된 유리 물품은 예를 들어, 광 구조화(photostructuring), 몰딩(molding), 및 습식 에칭(wet etching)을 포함하는 다양한 공정에 의해 제조될 수 있다. 그러나, 이러한 공정은 정밀하게 제어되지 않은 치수(예컨대, 폭, 길이, 및/또는 깊이)를 포함하는 구조화된 유리 물품의 공동 또는 채널을 야기할 수 있다. 부가적으로, 또는 대안으로, 이러한 공정은 광학 품질(예컨대, 거칠거나 또는 불규칙한 표면)이 아닌 바닥 및/또는 측벽을 가진 구조화된 유리 물품의 공동 또는 채널을 야기할 수 있다.
본원 발명은 정밀 구조화된 유리 물품 및 그 제작 방법에 대한 것이다. 이러한 구조화된 유리 물품은 집적회로 패키지, 광학 장치, 및 미세유체 장치에 사용될 수 있다.
본원 발명은 유리 코어 레이어(glass core layer)로 융합된 유리 클래딩 레이어(glass cladding layer)를 포함하는 유리 기판 및 상기 유리 기판에 형성된 하나 이상의 공동(cavity)을 포함하는 구조화된 유리 물품에 대한 것이다. 유리 클래딩 레이어는 유리 코어 레이어보다 에칭제(etchant)에서 더 높은 에칭 속도(etch rate)를 갖는다.
본원 발명은 구조화된 유리 물품을 성형하는 방법에 대한 것으로서, 상기 방법은 유리 코어 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판의 표면으로 마스크(mask)를 적용하여 상기 마스크가 유리 클래딩 레이어 상에 배치되는 단계를 포함한다. 상기 마스크는 유리 기판이 마스크에 의해 덮여지지 않은 하나 이상의 개방 영역을 포함한다. 유리 클래딩 레이어는 유리 코어 레이어보다 에칭제에서 더 높은 에칭 속도를 갖는다. 마스킹된(masked) 유리 기판은 에칭제에 노출되어, 유리 클래딩 레이어의 일부를 선택적으로 에칭하고 유리 기판에 하나 이상의 공동을 형성한다. 상기 마스크는 상기 노출 이후 유리 기판으로부터 제거될 수 있다.
재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 다수의 실시예가 기술된다. 상기 패키지는 각각의 공동에 위치된 IC 칩(chip)을 가진 복수의 공동을 가진 유리 기판을 포함한다. 공동은 IC를 보유하고 처리 도중 IC가 이동되는 것을 방지하기 위해 정밀하게 치수가 정해진다. 또한, 유리 기판은 종래의 캐리어 기판 및 수지 몰딩 화합물(resin molding compound) 대신 사용되어 이들의 재료에 의해 야기된 CTE 불일치를 제거하거나 또는 적어도 충분히 줄일 수 있다.
재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 종래의 WLP 크기를 포함하는 임의의 크기일 수 있다. 유리 기판에 의해 제공된 치수 안정화는 특히 예컨대 패널-레벨 패키징(PLP, panel-level packaging)에 관련된 것과 같이 대형 기판을 사용하여 패키지를 만들기 적합하다. 어느 쪽이든, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지가 WLP, PLP, 및 웨이퍼- 및/또는 패널-레벨 패키징의 임의의 다른 크기를 포함한다는 것을 이해해야 한다.
유리 기판은 다양한 상이한 구조를 가질 수 있다. 일부 실시예에서, 유리 기판은 함께 융합된 둘 이상의 유리 레이어를 포함한다. 예를 들어, 유리 기판은 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함할 수 있다. 다른 예시에서, 유리 기판은 2개의 유리 클래딩 레이어 사이에 위치한 유리 베이스 레이어를 포함할 수 있다.
유리 기판의 상이한 레이어는 상이한 감광성(photosensitivity)을 가질 수 있다. 예를 들어, 유리 클래딩 레이어 또는 레이어들의 감광성은 유리 베이스 레이어의 것보다 더 클 수 있다. 이는 공동을 형성하기 위해 유리 클래딩 레이어를 광 가공(photomachine)할 수 있게 한다. 일부 실시예에서, 유리 베이스 레이어는 0의 감광성을 갖는다.
유리 클래딩 레이어와 유리 베이스 레이어 사이의 상이한 감광성은 IC 칩에 정밀하게 맞는 유리 기판의 공동을 형성할 수 있게 한다. 유리 베이스 레이어의 감광성이 0이거나 또는 무의미할만큼 작은 이러한 실시예에서, 오직 유리 클래딩 레이어는 광 가공에 의해 제거되고 유리 베이스 레이어는 공동의 밑바닥을 형성한다. 유리 클래딩 레이어는 IC 칩과 동일한 두께를 가지므로 칩이 공동에 있을 때, 유리 기판의 상부 표면과 동일 평면에 있을 수 있다.
임의의 적합한 공정이 유리 기판의 공동을 형성하는데 사용될 수 있다. 전술한 바와 같이, 하나의 적합한 공정은 광 가공이다. 이는 자외선 광과 같은 방사선에 유리 클래딩 레이어를 노출하는 단계를 포함하여, 공동을 형성하기 위해 에칭을 통해 제거될 수 있는 결정화된 영역을 형성하게 하는 것을 포함할 수 있다. 포토마스크(photomask)는 유리 기판의 표면 상에 공동을 패턴화하는데 사용될 수 있다.
복수의 공동은 임의의 적절한 크기를 가질 수 있다. 일반적으로, 공동은 모두 동일한 크기일 수 있고 재구성된 기판 당 만들어질 수 있는 패키지의 수를 최대화하는 유리 기판의 표면 상의 균일한 반복 패턴을 형성한다. 공동은 임의의 적절한 깊이를 가질 수 있다. 전술한 바와 같이, 공동은 IC 칩과 동일한 깊이일 수 있다. 일부 실시예에서, 공동의 깊이는 약 50 ㎛ 내지 약 400 ㎛ 또는 약 75 ㎛ 내지 약 300 ㎛으로 변한다. 일부 실시예에서, 유리 클래딩 레이어의 두께는 공동의 깊이에 상응한다. 일부 실시예에서, 공동의 치수(폭(x), 길이(y), 깊이(z))는 특정 값 및/또는 IC 칩의 크기에서 20 ㎛ 이내에서 변한다.
재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 또한 이러한 패키지에 통상적인 임의의 다른 레이어, 코팅 등을 포함할 수 있다. 이들의 예시는 RDL, BGA, 하나 이상의 보호 코팅 또는 상자화(encasements) 등을 포함한다.
재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 임의의 다양한 방법을 사용하여 만들어질 수 있다. 적합한 방법의 하나의 예시는 복수의 공동을 포함하는 복수 레이어의 유리 기판을 형성하는 단계와 공동에 IC 칩을 위치시키는 단계를 포함한다. 공동은 화학적 에칭에 의해 제거되는 결정화된 영역을 형성하기 위해 마스크를 통해 방사선에 복수 레이어 유리 기판을 노출하는 단계를 통해 형성될 수 있다. 재분배 레이어("RDL", redistribution layer), 볼 그리드 배열("BGA", ball grid array), 보호 레이어, 등은 이후 최종 패키지를 형성하기 위해 재구성된 기판에 배치될 수 있다.
개시된 주제의 다양한 특징, 특성 및 이점을 설명하기 위해 하나 이상의 대표적인 실시예가 제공된다. 하나의 실시예의 특징, 특성, 장점 등은 단독으로 또는 서로의 다양한 조합 및 하위 조합으로 사용될 수 있음을 이해해야 한다.
본 설명은 아래의 상세한 설명에서 추가로 설명되는 선택된 개념을 단순화된 형태로 소개하기 위해 제공된다. 요약 및 배경은 개시된 주제의 주요 개념 또는 본질적인 측면을 식별하도록 의도되지 않으며, 청구 범위를 제한하거나 제약하기 위해 사용되어서는 안된다. 예를 들어, 청구의 범위는 인용된 주제가 본 설명에서 언급된 임의의 또는 모든 측면을 포함하는지 및/또는 배경에서 언급된 임의의 문제를 해결하는지에 기초하여 제한되어서는 안된다.
전술한 일반적인 설명 및 하기의 상세한 설명은 단지 예시적인 것이며 청구된 주제의 본질 및 특성을 이해하기 위한 개요 또는 프레임워크를 제공하기 위한 것으로 이해되어야 한다. 첨부 도면은 추가의 이해를 제공하기 위해 포함되며 본 명세서에 포함되어 본 명세서의 일부를 구성한다. 도면은 하나 이상의 실시예를 도시하고, 상세한 설명과 함께 다양한 실시예의 원리 및 작동을 설명하는 역할을 한다.
다양한 실시예가 첨부된 도면들과 함께 개시된다.
도 1은 정밀 구조화된 유리 물품을 제조하는데 사용될 수 있는 유리 기판의 일부 실시예의 개략적 단면이다.
도 2는 클래딩 레이어의 결정화된 영역을 형성하기 위해 마스크를 통해 방사선에 선택적으로 노출되는 도 1의 유리 기판의 개략적 단면이다.
도 3은 결정화된 영역을 더욱 발달시키기 위해 선택적 열 처리에 노출되는 도 2의 유리 기판의 개략적 단면이다.
도 4는 결정화된 영역을 형성하기 위해 방사선 및 열 처리에 노출된 이후 도 3의 유리 기판의 사시도이다.
도 5-6은 각각 공동을 형성하도록 결정화된 영역이 제거된 이후의 도 4의 유리 기판 또는 거기에 공동을 형성하고 마스크를 제거한 후 도 7의 유리 기판의 개략 단면 및 사시도이다.
도 7은 클래딩 레이어에 공동을 형성하기 위해 마스크를 통해 에칭제로 선택적으로 노출된 도 1의 유리 기판의 개략적 단면이다.
도 8-9는 각각 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 일부 실시예의 개략 단면 및 사시도이다.
도 10은 유리 기판 및 IC 칩 상에 위치된 재분배 레이어를 가진 도 8-9의 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 개략 단면이다.
도 11은 재분배 레이어 상에 위치된 볼 그리드 배열을 가진 도 10의 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 개략 단면이다.
도 12는 도 11의 재구성된 웨이퍼- 및/또는 패널-레벨 패키지가 단일화 또는 단수화된 이후 개별 IC 패키지의 개략 단면이다.
도 13은 유리 기판이 대향하는 유리 클래딩 레이어에 형성된 공동을 포함하는 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 일부 실시예의 개략 단면이다.
도 14는 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 일부 실시예의 개략 단면이다.
도 15는 평탄화 레이어가 유리 기판 및 IC 칩 상에 위치된 도 14의 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 개략 단면이다.
도 16은 재분배 레이어가 평탄화 레이어 및 IC 칩 상에 위치되고 볼 그리드 배열이 재분배 레이어 상에 위치된 도 15의 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 개략 단면이다.
도 17은 x-축 상의 예시의 유리 기판의 클래드 유리의 에칭 속도와 y-축 상의 예시의 유리 기판의 코어 유리의 에칭 속도에 대한 클래드 유리의 에칭 속도의 비율을 나타내는 플롯이다.
도 18은 상대적으로 얇은 유리 클래딩 레이어를 가진 예시의 유리 기판에 대한 x-축 상의 에칭 속도 및 y-축 상의 제거 깊이를 보여주는 플롯이다.
도 19는 상대적으로 두꺼운 유리 클래딩 레이어를 가진 예시의 유리 기판에 대한 x-축 상의 에칭 시간과 y-축 상의 제거 깊이를 보여주는 플롯이다.
도 20은 유리 기판에 형성된 공동의 일부 실시예의 개략 단면이다.
도 21은 단일 레이어 기판 상에 종래의 습식 에칭 공정을 이용하여 형성된 공동의 사진이다.
도 22는 유리 코어 및 유리 클래딩 레이어를 가진 유리 기판 상에 에칭 공정의 일부 실시예를 이용하여 형성된 공동의 일련의 사진이다.
이제 첨부 도면에 도시된 예시적인 실시예를 상세하게 참조할 것이다. 가능한, 도면 전체에 걸쳐 동일하거나 유사한 부분을 지칭하기 위해 동일한 참조 번호가 사용될 것이다. 도면의 구성 요소는 반드시 스케일대로 될 필요는 없으며, 대신 예시적인 실시예의 원리를 설명하기 위해 강조된다.
범위의 종점을 포함하는 수치는 본원에서 용어 "약", "대략" 등으로 근사한 것으로 표현될 수 있다. 그러한 경우에, 다른 실시예는 특정 수치를 포함한다. 수치가 근사치로 표현되는지 여부에 관계없이, 2개의 실시예가 본 개시에 포함되는데, 하나는 근사로 표현되고 다른 하나는 근사로 표현되지 않는다. 각각의 범위의 종말점은 다른 종말점과 관련하여 그리고 다른 종말점과 독립적으로 중요하다는 것이 추가로 이해될 것이다.
다양한 실시예에서, 구조화된 유리 물품은 유리 기판 및 유리 기판에 형성된 하나 이상의 공동을 포함한다. 일부 실시예에서, 유리 기판은 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함한다. 이러한 실시예들 중 일부에서, 하나 이상의 공동은 유리 클래딩 레이어에 형성된다. 예를 들어, 일부 실시예에서, 유리 클래딩 레이어는 유리 코어 레이어보다 에칭제에서 더 높은 용해 속도 또는 에칭 속도를 갖는다. 유리 클래딩 레이어와 유리 코어 레이어 사이의 이러한 차등 용해 속도 또는 에칭 속도는 본원에 기술된 습식 에칭 공정을 사용하여 유리 기판에 하나 이상의 공동을 형성할 수 있다. 일부 실시예에서, 유리 코어 레이어는 하나 이상의 공동의 밑바닥을 형성한다. 부가적으로 또는 대안으로, 유리 클래딩 레이어는 하나 이상의 공동의 측벽을 형성한다. 일부 실시예에서, 하나 이상의 공동의 밑바닥은 광학 품질(optical quality)을 갖는다. 부가적으로 또는 대안으로, 하나 이상의 공동의 바닥은 실질적으로 평평하다. 부가적으로 또는 대안으로, 하나 이상의 공동의 측벽은 실질적으로 직선형이다.
다양한 실시예에서, 구조화된 유리 물품을 형성하는 방법은 유리 기판의 표면에 마스크를 적용하는 단계를 포함한다. 일부 실시예에서, 유리 기판은 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함한다. 이러한 실시예들 중 일부에서, 마스크를 적용하는 단계는 유리 클래딩 레이어의 표면에 마스크를 적용하는 단계를 포함한다. 마스크는 에칭제에 저항성 있는 재료로 형성될 수 있다. 일부 실시예에서, 유리 기판은 에칭제에 노출된다. 예를 들어, 유리 기판을 에칭제에 노출시키는 단계는 마스킹된 유리 클래딩 레이어를 에칭제와 접촉시켜 유리 클래딩 레이어의 일부를 선택적으로 에칭함으로써 유리 기판에 하나 이상의 공동을 형성하는 단계를 포함한다. 하나 이상의 공동은 마스크의 개방 영역의 패턴에 상응하는 패턴을 가질 수 있다. 일부 실시예에서, 유리 클래딩 레이어는 유리 코어 레이어보다 에칭제에서 더 높은 용해 속도 또는 에칭 속도를 갖는다. 유리 클래딩 레이어와 유리 코어 레이어 사이의 이러한 차등 용해 속도 또는 에칭 속도는 코어 레이어를 실질적으로 에칭하지 않고 유리 기판에 하나 이상의 공동을 형성할 수 있다. 따라서, 코어 레이어는 에칭 정지부로서 작용할 수 있으며, 이는 하나 이상의 공동이 본원에 기술된 바와 같이 정밀한 치수, 광학 품질의 바닥, 실질적으로 평평한 바닥 및/또는 실질적으로 직선인 측벽을 가질 수 있게 한다.
일부 실시예에서, 집적회로 패키지는 본원에 기재된 구조화된 유리 물품을 포함한다. 예를 들어, 집적회로 패키지는 성형 물품의 하나 이상의 공동 각각에 위치된 집적회로 칩을 포함한다. 이러한 집적회로 패키지는 본원에 기술된 바와 같은 공동의 정밀한 치수 및/또는 실질적으로 직선인 측벽으로부터 이점을 얻을 수 있다. 예를 들어, 이러한 치수 및/또는 측벽은 패키지의 공동 내에 집적회로의 정밀한 배치를 가능하게 하여, 공동 내의 폴리머 충전제(예컨대, 수지 성형 화합물)가 생략될 수 있게 한다.
집적회로(IC) 패키징은 반도체 장치 제조의 백-엔드 공정(back-end process)이며, 반도체 물질의 블록은 칩 밀도로부터 인쇄 회로 기판 밀도로의 전기적 연결을 제공하고 물리적 손상 및 반도체 물질에 대한 부식을 방지하는 지지 케이스(supporting case)에 패키징된다. "패키지" 라고 하는 이 케이스는 장치를 회로 보드에 연결하는 전기 접점을 지원한다. 이 공정은 종종 패키징이라고 하지만, 반도체 장치 조립체, 캡슐화 또는 밀봉이라고도 한다.
웨이퍼-레벨 패키징 또는 웨이퍼-레벨 칩-스케일 패키징(WLP, wafer-level chip-scale packaging)은 웨이퍼를 개별 회로로 슬라이싱(slicing)하고(다이스(dice)) 이후 이를 패키징하는 더욱 종래의 방법과 달리, 또한 웨이퍼의 일부로 패키징하면서 IC(예컨대, 칩 또는 다이(die))를 패키징하는 기술이다. WLP는 실리콘 제조에서 고객 선적에 이르기까지 장치가 수행하는 제조 공정을 간소화하기 위해 웨이퍼-레벨에서 웨이퍼 제조, 패키징, 테스트, 및 번인(burn-in)을 통합할 수 있다. WLP는 장치 상호 접속 및 장치 보호 공정을 포함하도록 웨이퍼 제조 공정을 확장하는 것을 포함할 수 있다. 대부분의 다른 종류의 패키징은 웨이퍼 다이싱(dicing)을 먼저 수행한 다음, 개별 다이를 플라스틱 패키지에 넣고 솔더 범프(solder bump)를 부착한다. WLP는 계속 웨이퍼에 있으며 그후 웨이퍼를 다이싱하면서 패키징의 상부 및 하부 외부 레이어 및 솔더 범프를 IC에 부착하는 것을 포함한다.
WLP의 한 유형은 팬-인(FI, fan-in)이며, 이는 다이의 풋프린트(footprint) 내에 모든 접촉 단자(contact terminals)를 갖는다. 이러한 구성은 다음-레벨 기판의 디자인과 일치하도록 접촉 단자의 레이아웃(layout)을 조정할 때 상당한 제한을 제기할 수 있다. 팬-아웃(FO, fan-out)은 다이-레벨 패키징과 FI WLP 사이의 절충을 나타내는 또 다른 유형의 WLP이다. FO WLP는 반도체 웨이퍼를 다이싱한 다음 단일화된 IC를 재구성 또는 인공 몰드 웨이퍼에 내장시키는 것을 포함한다. 다이는 재구성된 웨이퍼상에서 표준 WLP 공정을 사용하여 원하는 FO 재분배 레이어(RDL)가 제조될 수 있기 충분히 큰 거리만큼 서로 분리된다. FO WLP는 파인 리드 피치(fine lead pitch)를 가진 작은 다이를 인쇄 회로 기판의 더 큰 리드 피치에 연결하는 방법을 제공한다.
FO WLP는 저렴한 비용, 패키지 크기 감소 및 파인 리드 피치와 같은 많은 장점을 가지고 있지만, 종래의 FO WLP는 다수의 과제를 제기한다. 예를 들어, 가장 중요한 두 가지 과제는 다이 시프트(die shift)와 뒤틀림(warpage)이다. 다이 시프트는 재구성된 웨이퍼 상에 다이를 내장시키는데 사용된 공정에 의해 야기될 수 있다. 종래의 FO WLP 공정은 접착제로 캐리어 기판을 코팅하고, 접착제 상에 실리콘 칩을 배치하고, 칩 사이의 공간을 채우기 위해 수지 몰딩 화합물을 도포하고, 캐리어 기판을 제거하고, 재구성된 기판을 뒤집고, 그리고 수지 몰딩 화합물에 내장된 노출된 칩 상에 RDL 및/또는 볼 그리드 배열을 형성하는 단계를 포함한다. 다이 시프트(Die shift)는 다이 사이의 몰딩 화합물의 유동 및/또는 교차 결합(cross-linking) 동안 발생할 수 있는 수지 부피 수축에 의해 야기될 수 있다. 다이의 위치에서의 임의의 시프트는 후속 가공 단계에 대한 과제를 병진적으로 및/또는 순환적으로 제기하고 잘못된 패키지를 야기할 수 있다.
뒤틀림은 재구성된 웨이퍼 내의 다양한 재료가 온도 변화에 응답하여 팽창 및/또는 수축하는 상이한 속도로 인해 발생할 수 있다. 캐리어 기판, 실리콘 다이, 수지 몰딩 화합물, 및/또는 재구성된 웨이퍼 상의 RDL의 열팽창계수(CTE)는 상당히 다양할 수 있다. 예를 들어, 실리콘의 CTE는 8 ppm/℃를 초과하는 몰딩 화합물의 CTE와 비교하여 2-3 ppm/℃이다. 상이한 CTE는 온도 변화에 대응하여 재구성 된 웨이퍼가 뒤틀리게 할 수 있다. 재구성된 기판의 크기가 증가함에 따라 다이 시프트 및 뒤틀림과 관련된 문제가 증폭될 수 있다. 본원에 기재된 구조화된 유리 물품을 패키지로서 사용함으로써 종래의 WLP의 과제가 완화될 수 있다.
일부 실시예에서, 집적회로 패키지는 복수의 공동을 갖는 구조화된 유리 기판을 포함하는 재구성된 웨이퍼- 및/또는 패널-레벨 패키지로서 구성되며, 이들 각각은 집적회로(IC) 칩(예컨대, 단일 IC 칩)을 수용 및 보유하도록 크기가 정해져 있다. 유리 기판은 종래의 FO WLP 처리로 야기된 다이 시프트 및 뒤틀림을 감소시킬 수 있다. 예를 들어, IC 칩이 공동에 의해 물리적으로 제자리에 유지되기 때문에 다이 시프트가 제거되거나 적어도 감소된다. 부가적으로, 또는 대안적으로, 뒤틀림은 유리 기판의 CTE가 폴리머 물질에 비해 실리콘 IC 칩의 CTE에 훨씬 근접 할 수 있기 때문에 제거되거나 감소된다.
재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 가장 작은 패키지 풋프린트 중 하나를 제공하여, 인쇄 회로 기판에 대한 향상된 기능, 개선된 열 성능 및 파인 리드 피치 상호 연결을 제공한다. 제조 공정 단계는 개별 칩 상에서 순차적으로가 아니라 기판 레벨에서 동시에 수행되어 다이와 동일한 크기 또는 약간 큰 패키지를 달성할 수 있다. 결과 패키지는 추가 패키징없이 다이 표면에 직접적으로 유전체, 박막 금속, 및 솔더 범프를 가질 수 있다. 재구성된 웨이퍼- 및/또는 패널-레벨 패키지의 기본 구조는 유리 기판에서 공동에 둘러싸인 베어 실리콘(bare silicon)으로 폴리머 코팅 및 범프를 가진 활성 표면을 가질 수 있다.
일부 실시예에서, 광학 장치는 본원에 기술된 구조화된 유리 물품을 포함한다. 예를 들면, 광학 장치는 성형된 물품의 하나 이상의 공동 각각 내에 캡슐화된 광학적 활성 객체를 포함하는 광학 패키지로서 구성된다. 이러한 광학 패키지는 본원에 기술된 공동의 광학적으로 깨끗하고 및/또는 실질적으로 평평한 바닥으로부터 이점을 얻을 수 있다. 예를 들어, 이러한 바닥은 광학 활성 객체의 정밀한 광학 분석 및/또는 조작을 가능하게 할 수 있다.
일부 실시예에서, 미세유체 장치는 본원에 기술된 구조화된 유리 물품을 포함한다. 예를 들어, 미세유체 장치는 유동 셀, 마이크로반응기, 또는 다른 미세유체 장치로서 구성된다. 유체는 분석, 반응, 또는 다른 유체 기능을 위해 성형된 물품의 하나 이상의 공동을 통과하여 유동할 수 있다. 이러한 미세유체 장치는 본원에 기술된 공동의 정밀한 치수, 실질적으로 평평한 밑바닥, 및/또는 실질적으로 직선형 측벽으로부터 이점을 얻을 수 있다. 예를 들어, 이러한 치수, 및바닥, 및/또는 측벽은 공동 내에서의 유체의 정밀한 유동을 가능하게 할 수 있다.
도 1은 유리 기판(100)의 일부 실시예의 개략적 단면이다. 유리 기판(100)은 제1 또는 상부 유리 클래딩 레이어(105) 및 제2 또는 하부 유리 클래딩 레이어(107)에 연결된 유리 베이스 또는 코어 레이어(110)를 포함한다. 유리 기판(100)은 복수의 유리 레이어를 포함하고 유리 라미네이트(laminate)로 간주될 수 있다. 일부 실시예에서, 레이어(105, 107, 110)들은 이들 사이에 위치된 임의의 접착제, 폴리머 레이어, 코팅 레이어 등 없이 함께 융합된다. 다른 실시예에서, 레이어(105, 107, 110)들은 접착제 등을 사용하여 함께 결합(예컨대, 접착)된다.
유리 기판(100)은 임의의 적절한 조성물을 가질 수 있으며 임의의 적절한 공정을 사용하여 제조될 수 있다. 적절한 유리 조성물의 예시는 알카라인-토류 알루미노보로실리케이트 유리(alkaline-earth aluminoborosilicate glasses), 아연 붕규산계 유리, 및 소다-석회 유리, 이와 함께, 예컨대 산화 마그네슘, 이트리아(yttria), 베릴리아(beryllia), 알루미나(alumina), 또는 지르코니아(zirconia)가 풍부한 유리 세라믹을 포함할 수 있다. 일반적으로, 유리 기판(100) 및 유리 기판(100)의 임의의 레이어(105, 107, 110)는 '451 특허 또는 '266 출원에 개시된 임의의 조성물을 가질 수 있으며 또는 '451 특허 또는 '266 출원에 개시된 임의의 공정을 사용하여 제조될 수 있으며, 이들 각각은 본 명세서의 마지막에 참조된다.
유리 기판(100)은 유리 클래딩 레이어(105, 107) 및 유리 베이스 레이어(110) 중 적어도 하나가 상이한 물리적 치수 및/또는 물리적 특성을 갖도록 구성되며, 상기 치수 및/또는 특성은 유리 베이스 레이어(110)에 대해 적어도 하나의 유리 클래딩 레이어(105, 107)의 선택적 제거를 허용하여, IC 칩을 수용하고, 광학적 활성 객체를 수용하며, 및/또는 본원에 기술된 미세유체 채널로서 기능하는 크기 및 형상을 가질 수 있는 정밀하게 치수가 정해진 공동(425)을 형성한다.
폭넓게 변할 수 있는 유리 기판(100)의 하나의 관점은 레이어(105, 107, 110)들의 두께이다. 예를 들어, 레이어(105, 107, 110)들은 모두 동일한 두께 또는 상이한 두께를 가질 수 있으며 또는 레이어들 중 2개는 동일한 두께를 갖지만 나머지 하나는 이들과 상이한 두께를 가질 수 있다. 일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 (예컨대, 도 9-9에 도시된 바와 같이) 패키지된 IC 칩의 두께와 동일하거나 또는 실제로 실질적으로 동일한 두께를 갖는 것이 바람직하다. 다른 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 (예컨대, 도 14-16에 도시된 바와 같이) 패키지된 IC 칩의 두께보다 작은 두께를 갖는 것이 바람직하다. 일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 미세유체 유동에 대해 정밀하게 크기가 정해진 두께를 갖는 것이 바람직하다.
일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 약 10 미크론 내지 약 400 미크론 두께, 약 10 미크론 내지 약 50 미크론 두께, 약 70 미크론 내지 약 400 미크론 두께, 또는 약 100 미크론 내지 약 300 미크론 두께이다. 예를 들어, 클래딩 레이어(105, 107) 중 하나 또는 모두는 적어도 약 10 미크론, 적어도 약 20 미크론, 적어도 약 50 미크론, 적어도 약 70 미크론, 또는 적어도 약 100 미크론의 두께이다. 부가적으로, 또느 대안으로, 클래딩 레이어(105, 107) 중 하나 또는 모두는 400 미크론 이하, 300 미크론 이하, 200 미크론 이하, 100 미크론 이하, 50 미크론 이하, 또는 30 미크론 이하의 두께이다. 이러한 두께는 일반적으로 본원에 개시된 FO WLP 공정에서 격는 IC 칩의 두께에 상응할 수 있으며 또는 본원에 개시된 IC 칩의 두께보다 작을 수 있다. 그러나, 유리 클래딩 레이어(105, 107)는 특히 개시된 것보다 작거나 큰 두께를 가진 IC 칩이 사용될 때, 다른 두께를 가질 수 있음을 이해해야 한다.
폭넓게 변할 수 있는 유리 기판(100)의 다른 관점은 레이어(105, 107, 110)들의 유리 조성물이다. 예를 들어, 레이어(105, 107, 110)들은 동일한 유리 조성물 또는 상이한 유리 조성물을 가질 수 있으며 또는 상기 레이어들 중 둘은 동일한 유리 조성물을 가질 수 있지만 나머지 하나는 상이한 유리 조성물을 가질 수 있다. 일반적으로 유리 클레딩 레이어(105, 107) 중 하나 또는 모두가 유리 베이스 레이어(110)의 유리 조성물과 상이한 유리 조성물을 가지는 것이 바람직하다. 이는 공동(425)의 형성에 적합하게 만드는 특정 특성을 유리 클래딩 레이어(105, 107)에 제공한다.
일부 실시예에서, 레이어(105, 107, 110)들의 유리 조성물은 레이어(105, 107, 110)의 감광성이 변하도록 변할 수 있다. 예를 들면, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 유리 베이스 레이어(110)와 상이한 감광성을 갖는 것이 바람직할 수 있다. 레이어(105, 107, 110)들 사이의 상이한 감광성은 유리 기판(100)의 표면의 공동(425)을 형성할 수 있게 만들 수 있다. 예를 들어, 유리 클래딩 레이어(105, 107)는 공동(425)을 성형하도록 광 가공될 수 있기 충분한 감광성을 가질 수 있다. 다시 말해서, 유리 베이스 레이어(110)는 광 가공될 수 없을 만큼 비-감광성을 가질 수 있다.
일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 유리 베이스 레이어(110)의 감광성보다 큰 감광성을 갖는 것이 바람직하다. 이는 특히 공동(425)이 형성되는 유리 클래딩 레이어(105, 107)에 대한 경우이다. 유리 베이스 레이어(110)는 임의의 충분한 크기로 광 가공에 영향받지 않는 0이거나 또는 충분히 0에 가까운 감광성을 가질 수 있다.
일부 실시예에서, 에칭제에서의 레이어(105, 107, 110)들의 내구성이 변하도록 레이어(105, 107, 110)들의 유리 조성물이 변할 수 있다. 예를 들어, 유리 클래딩 레이어(105, 107, 110)들 중 하나 또는 모두가 유리 베이스 레이어(110)와 상이한 에칭제에서의 용해 속도를 갖는 것이 바람직할 수 있다. 레이어(105, 107, 110)들 사이의 상이한 내구성은 유리 기판(100)의 표면의 공동(425)을 형성할 수 있게 만든다. 예를 들어, 유리 클래딩 레이어(105, 107)는 공동(425)을 형성하도록 에칭될 수 있는 에칭제에서의 충분히 높은 용해 속도를 가질 수 있다. 다시 말해서, 유리 베이스 레이어(110)는 실질적으로 에칭되기 쉽지 않은 에칭제에서의 충분히 낮은 용해 속도를 가질 수 있다. 따라서, 유리 베이스 레이어(110)는 유리 기판(100)이 에칭제를 사용하여 에칭될 수 있는 깊이를 제한하기 위한 에칭 정지부로서 작용할 수 있다.
일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두는 유리 베이스 레이어(110)의 용해 속도보다 큰 에칭제에서의 용해 속도를 갖는 것이 바람직하다. 이는 특히 공동(425)이 형성되는 유리 클래딩 레이어(105, 107)에 대한 경우이다. 유리 베이스 레이어(110)는 임의의 상당한 규모로 에칭될 수 없는 0 또는 충분히 0에 가까운 에칭제에서의 용해 속도를 가질 수 있다.
도 1에 도시된 유리 기판(100)의 실시예에 대해 수많은 변화가 있을 수 있음을 이해해야 한다. 예를 들어, 일부 실시예에서, 유리 기판(100)은 오직 2개의 유리 레이어(105, 110)를 포함할 수 있다. 다른 실시예에서, 유리 기판(100)은 4개 이상의 유리 레이어를 포함할 수 있다. 수많은 다른 변형이 또한 고려된다.
일부 실시예에서, 공동(425)은 본원에 기술된 구조화된 물품으로 유리 기판을 변형시키도록 유리 기판(100)에 형성된다. 예를 들어, 공동(425)은 도 2-4에 도시된 공정을 사용하여 유리 기판(100)의 표면에서 광 가공될 수 있다. 도 2를 참고하면, 일부 실시예에서, 공정의 제1 단계는 공동(425)을 패턴화하기 위해 포토마스크(215)를 통해 방사선 공급원(220)에 대해 클래딩 레이어(105)를 노출시키는 것이다. 유리 클래딩 레이어(105)의 특성을 변경할 수 있다면, 임의의 적절한 방사선 공급원(220)은 감광성 기계가공 공정에 사용될 수 있다. 적절한 방사선 공급원의 하나의 예시는 자외선 광선이다.
포토마스크(215)는 임의의 적절한 재료로 만들어지고 임의의 적절한 패턴을 가질 수 있다. 일반적으로, 포토마스크(215)는 방사선(220)이 유리 기판(100)의 표면에 도달하거나 및/또는 영향을 미치는 것을 효과적으로 차단할 수 있는 재료로 만들어져야 한다. 포토마스크는 유리 클래딩 레이어(105)의 표면 또는 유리 클레딩 레이어(105)의 표면에서 이격되어 위치될 수 있다. 포토마스크(215)에 의해 생성된 패턴은 도 2-4에 도시된 것과 같이 규칙적으로 반복되는 사각형의 배열일 수 있다. 예를 들어, 포토마스크(215)에 의해 패턴화된 형상은 본원에 개시된 IC 칩의 형상에 밀접하게 상응할 수 있다. 다른 형상이 또한 사용될 수 있으며 일반적으로 IC 칩의 형상에 밀접하게 상응할 수 있으며 및/또는 유리 기판(100) 상의 위치에 IC 칩을 단단히 보유할 수 있다.
일부 실시예에서, 유리 클래딩 레이어(105)는 방사선(220)이 그 결정화 특성을 변화시키기 충분한 감광성을 갖는다. 예를 들면, 유리 클래딩 레이어(105)는 방사선(220)에만 노출될 때 결정화의 변화를 겪는 유리 조성물을 포함하거나 유리 조성물로부터 형성된다. 부가적으로, 또는 대안으로, 유리 클래딩 레이어(105)는 핵 생성 중심의 형성과 같은 방사선(220)에 노출될 때 감지되기 어려울 수 있는 소규모의 물리적 변화(예컨대, 나노(nanoscale)의 변화)를 겪는 유리 조성물을 포함하거나 또는 이로부터 형성된다. 이러한 유리 조성물은 결정화의 변화를 완료하기 위해 부가적인, 선택적, 열 처리가 가해질 수 있다.
도 3은 선택적 열 처리를 겪는 유리 기판(100)의 일부 실시예를 보여준다. 유리 기판(100)은 열 공급원(330)에 노출될 수 있다. 임의의 적합한 열원이 열 처리를 제공하는데 사용될 수 있음을 이해해야 한다.
일부 실시예에서, 방사선 및 선택적 열 처리는 도 3-4에 도시된 바와 같이, 유리 클래딩 레이어(105)의 결정화된 영역(325)을 형성한다. 예를 들어, 제2 결정질 상은 예컨대, 산 등을 이용하는 습식 에칭과 같은 선택적 에칭과 같은 물리적 및/또는 화학적 절차에 의해 선택적으로 제거될 수 있는 결정화된 영역(325)에서 형성된다. 일부 실시예에서, 제2 결정질 상의 선택적 제거는, 플루오르화 수소산(hydrofluoric acid)과 같은 에칭제 매체에 노출될 때, 결정화된 영역(325)과 방사선(예컨대, 결정화되지 않은 영역)에 노출되지 않는 유리 클리딩 레이어(105)의 일부 사이에서의 용해성의 차이에 의해 가능하다. 용해도 차이는 제2 결정질 상이 노출되지 않은 유리보다 더 빨리 에칭되는 에칭 속도 차이를 생성할 수 있다.
일부 실시예에서, 결정화된 영역(325)은 유리 클래딩 레이어(105)의 노출되지 않은 부분(예컨대, 결정화되지 않은 영역)보다 적어도 1.5배, 적어도 2배, 적어도 5배, 적어도 10배, 적어도 20배, 또는 적어도 100 배 빨리 에칭된다. 에칭 속도 및/또는 용해도 차이의 특성은 모든 감광성 유리 조성물에 존재할 수 있거나 또는 그렇지 않을 수 있다. 따라서, 모든 광 가공 가능한 유리 조성물은 0이 아닌 감광성을 가진 감광성 유리 조성물이지만, 감광성 유리 조성물은 반드시 광 가공될 필요는 없다.
도 5-6은 결정화된 영역(325)이 제거된 유리 기판(100)을 보여준다. 유리 기판(100)은 이제 IC 칩(525)을 수용할 준비가 된다. 일부 실시예에서, 방사선(220)에 노출되지 않은 유리 클래딩 레이어(105)의 일부(예컨대, 노출되지 않은 부분 또는 비결정화된 부분)는 결정화된 영역(325)을 제거하는데 사용된 공정에 실질적으로 영향을 받지 않는다. 다른 실시예에서, 유리 클래딩 레이어(105)의 노출되지 않은 구역의 두께는 제거 공정에 의해 감소된다. 어느 쪽이든, 유리 클래딩 레이어(105)는 전술한 임의의 두께를 가질 수 있다. 예를 들어, 노출되지 않은 구역의 두께가 감소된 실시예에서, 시작 두께는 최종 두께가 원하는 두께(예컨대, IC 칩(525)의 두께에 상응하는)에 상응하도록 에칭 공정에 의해 제거되는 양을 오프셋시키도록 증가될 수 있다.
일부 실시예에서, 공동(425)은 도 7에 도시된 공정을 사용하여 유리 기판(100)의 표면에 형성될 수 있다. 일부 실시예에서, 공정은 유리 기판(100)의 표면 상에 마스크(315)를 형성하는 단계를 포함한다. 예를 들어, 마스크(315)는 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)의 표면에 형성된다. 마스크(315)는 프린팅에 의해(예컨대, 잉크젯 프린팅, 그라비어 프린팅(gravure printing), 스크린 프린팅, 또는 다른 프린팅 공정) 또는 다른 증착 공정에 의해 형성될 수 있다. 일부 실시예에서, 마스크(315)는 에칭제(예컨대, 유리 기판(100)의 공동(425)을 에칭하는데 사용될 에칭제)에 저항성이 있다. 예를 들어, 마스크(315)는 아크릴 에스테르(acrylic ester), 다기능 아크릴산염 n-비닐카프로락탐(acrylate n-vinylcaprolactam), 또는 다른 적합한 마스크 재료를 포함할 수 있다. 일부 실시예에서, 마스크(315)는 마스크와 유리 기판(100) 사이에 접착을 향상시키기 위해 프라이머를 포함하는 잉크 재료로부터 형성된다. 이러한 향상된 접착은 마스크(315)와 유리 기판(100) 사이의 에칭제의 침투를 감소시킬 수 있으며, 이는 본원에 설명된 정밀한 공동을 가능하게 할 수 있다.
일부 실시예에서, 마스크(315)는 유리 기판(100)이 덮여지지 않는 상태로 유진된 하나 이상의 개방 영역을 포함한다. 상기 마스크(315)의 개방 영역은 유리 기판(100)에 형성될 공동(425)의 원하는 패턴에 상응하는 패턴을 가질 수 있다. 예를 들어, 마스크(315)의 패턴은 (예컨대, 본원에 개시된 IC 칩을 수용하기 위해) 규칙적으로 반복되는 사각형 형태의 배열일 수 있다. 이러한 실시예에서, 마스크(315)에 의해 패턴화된 형태는 IC 칩의 형태에 밀접하게 상응할 수 있다. 다른 형태 또한 사용될 수 있으며, 형상은 IC 칩의 형태에 밀접하게 상응할 수 있으며 또는 유리 기판(100) 상의 위치에 IC 칩을 단단히 보유할 수 있다. 따라서, 마스크(315)는 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)의 선택적 에칭을 가능하게 하고 본원에 기술된 유리 기판(100)의 공동(425)을 형성하기 위해 에칭 마스크로서 구성될 수 있다.
일부 실시예에서, 마스크(315)가 배치된 유리 기판(100)은 에칭제(320)에 노출된다. 예를 들어, 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)는 도 7에 도시된 것처럼 에칭제(320)와 접촉되어, 마스크(315)에 의해 덮혀지지 않은 각각의 유리 클래딩 레이어의 노출된 부분을 선택적으로 에칭하고 유리 기판의 공동(425)을 형성하며, 이로써 성형된 물품으로 기판을 변형시킨다. 따라서, 공동(425)을 형성한 다음, 유리 기판(100)은 성형된 물품으로서 나타낼 수 있다.
일부 실시예에서, 마스크(315)가 배치된 유리 기판(100)은 에칭 온도에서 그리고 에칭 시간동안 에칭제(320)에 노출된다. 예를 들어, 에칭 온도는 약 20 ℃, 약 22 ℃, 약 25 ℃, 약 30 ℃, 약 35 ℃, 약 40 ℃, 약 45 ℃ 또는 약 50 ℃, 또는 명시된 값들의 임의의 조합에 의해 정의된 임의의 범위이다. 낮은 에칭 온도는 에칭 도중 마스크(315)의 온전함을 유지하는데 도움을 줄 수 있으며, 이는 본원에 개시된 증가된 에칭 시간 및/또는 개선된 공동 형태를 가능하게 할 수 있다. 부가적으로, 또는 대안으로, 에칭 시간은 약 10 분, 약 15 분, 약 20 분, 약 25 분, 약 30 분, 약 35 분, 약 40 분, 약 45 분, 약 50 분, 약 55 분, 약 60 분, 약 65 분, 약 70 분, 약 75 분, 약 80 분, 약 85 분 또는 약 90 분, 또는 명시된 값의 조합에 의해 정의된 범위일 수 있다. 상대적으로 긴 에칭 시간은 본원에 개시된 공동(425)의 실질적으로 직선형 측벽을 가능하게 할 수 있다.
일부 실시예에서, 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)는 유리 코어 레이어(110)보다 적어도 1.5 배, 적어도 2 배, 적어도 5 배, 적어도 10 배, 적어도 20 배, 또는 적어도 100 배 더 빠르게 에칭된다. 부가적으로, 또는 대안으로서, 유리 코어 레이어(110)의 에칭 속도에 대한 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)의 에칭 속도의 비율은 약 5, 약 10, 약 15, 약 20, 약 25, 약 30, 약 35, 약 40, 약 45, 약 50, 약 55, 약 60, 약 65, 약 70, 약 75, 약 80, 약 85, 약 90, 약 95, 약 100, 또는 명시된 값의 임의의 조합에 의해 정의된 임의의 범위이다.
일부 실시예에서, 공동(425)을 형성하는 단계는 공동의 밑바닥에 유리 코어 레이어(110)의 일부를 노출시키기 위해 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)를 통해 실질적으로 전체적으로 에칭시키는 단계를 포함한다. 따라서, 공동(425)의 측벽은 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)에 의해 형성되며, 공동의 바닥은 유리 코어 레이어(110)에 의해 형성된다. 일부 실시예에서, 유리 코어 레이어(110)는 공동(425)을 형성하는 단계 동안 실질적으로 에칭되지 않는다. 따라서, 유리 코어 레이어(110)는 공동(425)의 깊이를 결정하는 에칭 정지부를 제공한다.
일부 실시예에서, 하나 이상의 공동의 바닥은 광학 품질을 갖는다. 예를 들어, 공동(425)의 바닥의 표면 거칠기는 최대 약 50nm, 최대 약 40 nm, 최대 약 30 nm, 최대 약 20 nm, 최대 약 10 nm, 최대 약 9 nm, 최대 약 8 nm, 최대 약 7 nm, 최대 약 6 nm, 또는 최대 약 5 nm이다. 이러한 낮은 표면 거칠기는 유리 코어 레이어(110)에 의해 제공된 에칭 정지부에 의해 가능할 수 있으며 및/또는 공동으로부터의 에칭 부산물을 제거하기 위해 에칭 도중 에칭제를 교반함으로써 가능할 수 있다. 부가적으로, 또는 대안으로서, 이러한 낮은 표면 거칠기는 실질적인 뒤틀림 없이 (예컨대, 공동 내에 배치된 객체 또는 재료의 광학 활성화 및/또는 분석을 위해) 바닥을 통해 광이 지나가게 할 수 있다.
일부 실시예에서, 하나 이상의 공동의 바닥은 실질적으로 평평하다. 예를 들어, 공동의 둘레를 따르는 제1 위치에서의 공동의 제1 깊이와 제1 위치에 대향하는(예컨대, 전연 반대인) 공동의 둘레를 따른 제2 위치에서의 공동의 제2 깊이 사이의 차이는 최대 약 5 ㎛, 최대 약 4 ㎛, 최대 약 3 ㎛, 최대 약 2 ㎛, 최대 약 1 ㎛, 최대 약 0.9 ㎛, 최대 약 0.8 ㎛, 최대 약 0.7 ㎛ 약 0.6 ㎛, 최대 약 0.5 ㎛, 최대 약 0.4 ㎛, 최대 약 0.3 ㎛, 최대 약 0.2 ㎛ 또는 최대 약 0.1 ㎛이다. 이러한 낮은 깊이 차이는 유리 코어 레이어(110)에 의해 제공된 에칭 정지부에 의해 가능해질 수 있다. 예를 들어, 공동의 깊이는 실질적으로 에칭 온도 및/또는 에칭 시간의 변화의 결과로서 변하지 않고 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)의 두께에 의해 주로 결정될 수 있다.
일부 실시예에서, 하나 이상의 공동의 측벽은 실질적으로 직선형이다. 예를 들어, 공동의 측벽과 바닥 사이에 형성된 각도는 최대 약 30°, 최대 약 25°, 최대 약 20°, 최대 약 19°, 최대 약 18°, 최대 약 17°, 최대 약 16°, 최대 약 15°,이다. 부가적으로, 또는 대안으로서, 공동의 정상부에서의 공동의 폭과(예컨대, 유리 기판의 표면 근처) 공동의 밑바닥에서의 공동의 폭(예컨대, 공동의 바닥 근처) 사이의 차이는 최대 약 1 mm, 최대 약 0.9 mm, 최대 약 0.8 mm, 최대 약 0.7 mm, 최대 약 0.6 mm 또는 최대 약 0.5 mm이다. 이러한 실시예의 일부에서, 공동의 깊이는 적어도 약 50 ㎛, 적어도 약 60 ㎛, 적어도 약 70 ㎛, 적어도 약 80 ㎛, 적어도 약 90 ㎛이다. 측벽의 이러한 낮은 각도는 증가된 에칭 시간에 의해 가능할 수 있고, 이는 유리 코어 레이어(110)에 의해 제공된 에칭 정지부에 의해 가능해질 수 있다. 예를 들어, 상기 에칭 시간은 공동의 깊이를 실질적으로 증가시키지 않고 공동의 밑바닥 근처의 측벽과 바닥 사이의 교차 지점에서의 재료를 제거하기 위해 연장될 수 있다. 이러한 재료를 제거하는 것은 종래의 습식 에칭 공정에 비해 더 직선형 측벽을 야기할 수 있다.
일부 실시예에서, 공동을 형성하는 단계 이후, 마스크(315)는 유리 기판(100)에서 제거된다. 예를 들어, 마스크(315)를 제거하는 단계는 마스크를 용제와 접촉시켜, 유리 기판의 표면에서 마스크를 제거하는 단계를 포함한다. 일부 실시예에서, 용제는 물이다. 예를 들어, 마스크(315)를 제거하는 단계는 마스크(315)가 배치된 유리 기판(100)을 물에 침지시켜, 유리 기판의 표면에서 마스크를 제거하는 단계를 포함한다. 도 5-6은 각각 공동(425)이 형성된 유리 기판(100)과 유리 기판에서 제거된 마스크(315)의 단면도 및 사시도이다.
공동(425)의 장점은 일반적으로 종래의 처리 기술을 이용하여 가능하지 않은 정밀함으로 형성될 수 있다는 것이다. 공동(425)의 깊이는 베이스 레이어(110)가 에칭 공정에 의해 영향을 받지 않는 실시예에서 특히 정밀하다. 이러한 실시예에서, 유리 클래딩 레이어(105)는 에칭제가 유리 베이스 레이어(110)에 도달할 때까지 및/또는 유리 베이스 레이어(110)가 공동(425)의 밑바닥에서 노출될 때까지 에칭될 수 있다. 따라서, 공동(425)의 측면은 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)에 의해 형성되며, 상기 바닥 또는 밑바닥은 유리 베이스 레이어(110)에 의해 형성된다. 이는 정밀한 깊이의 공동(425)을 제공한다.
도 5-6에 도시된 공동(425)은 IC 칩(525)에 상응하는 직사각형 형태를 갖는다. 그러나, 공동(425)은 임의의 적합한 형상을 가질 수 있음을 이해해야 한다. 예를 들어, 공동(425)은 정사각형 형태, 원형 형태, 또는 임의의 다른 다각형 또는 비-다각형 형태를 가질 수 있다.
일부 실시예에서, 형성된 물품은 집적회로 패키지로서 사용될 수 있다. 예를 들어, 아래에 있는 웨이퍼로부터 다이싱될(diced) 수 있는 IC 칩(525)은 도 8-9에 도시된 바와 같이, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)를 형성하기 위해 공동(425) 내에 배치된다. 공동(425)은 임의의 적합한 IC 칩(525)을 수용하도록 구성될 수 있다. 일부 실시예에서, IC 칩(525)은 실리콘 기반 IC 칩이다.
일부 실시예에서, 공동(425)은 각각의 상응하는 공동(425)의 IC 칩(525)의 정확한 맞춤을 허용하기 위해 IC 칩(525)과 실질적으로 각각 같은 크기(폭(x), 길이(y), 및/또는 깊이(z))이다. 전술한 바와 같이, IC 칩(525)이 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)의 상부 표면과 함께 세척되는 것이 바람직할 수 있다. 그렇지 않으면, IC 칩(525)의 상부가 유리 클래딩 레이어(105) 및/또는 유리 클래딩 레이어(107)과 함께 완전히 세척되지 않을 수 있는 상황이 생길 수 있다. 이는 결과적인 재구성된 기판이 최종 패키지를 생성하기 위해 추가로 처리될 수 있는 경우 허용될 수 있다.
IC 칩(525)은 일반적으로 1-2 미크론(㎛) 크기로 변할 수 있다. 일부 실시예에서, 각각의 공동(425)의 폭(x), 길이(y), 및/또는 깊이(z)는 다음에 대해서 20 ㎛ 이하, 10 ㎛ 이하, 5 ㎛ 이하, 또는 4 ㎛ 이하까지 변한다: (a) 공동(425)의 치수의 목표 크기, (b) IC 칩(525)의 상응하는 치수의 실제 크기, 및/또는 (c) IC 칩(525)의 상응하는 치수의 목표 크기. 예를 들어, 각각의 공동(425)의 폭(x), 길이(y), 및/또는 깊이(z)는 다음 크기보다 20 ㎛ 이하, 10 ㎛ 이하, 5 ㎛ 이하, 4 ㎛ 이하 더 클 수 있다: (a) 공동(425)의 치수의 목표 크기, (b) IC 칩(525)의 상응하는 치수의 실제 크기, 및/또는 (c) IC 칩(525)의 상응하는 치수의 목표 크기. 유리 기판(100)의 라미네이트 구조는 종래의 기판에 비해 공동(425)의 깊이의 특히 정밀한 제어를 제공할 수 있다.
도 10은 RDL(640)이 그 표면에 위치된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 일부 실시예의 단면도이다. 일부 실시예에서, RDL(640)은 클래딩 레이어(105) 및 칩(525)을 포함하는 유리 기판(100)의 표면을 덮는다. RDL(640)은 단일 물리적 레이어 또는 RDL(640)을 형성하기 위해 결합된 다수의 개별 레이어들을 포함할 수 있다. 도 10에 도시된 실시예에서, RDL(640)은 IC 칩(525)으로부터 RDL(640)의 상부 표면으로 지나가는 리드(630, 635, lead)를 포함한다. 상기 리드(630)는 IC 칩(525)의 치수 이내에 있을 수 있으며, 리드(635)는 IC 칩(525)의 치수 밖으로 연장될 수 있다.
도 11은 BGA가 RDL(640) 상에 위치된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 일부 실시예의 단면도이다. 일부 실시예에서, BGA는 리드(630, 635) 각각에 형성된 솔더 범프(730, 735)를 포함한다. 일부 실시예에서, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)는 도 12에 도시된 것과 같은 개별 패키징된 유닛(300)을 단일화되거나 또는 단수화된다. 예를 들어, 각각의 패키징된 유닛(300)은 IC 칩(525) 중 하나를 포함한다. 분리는 다이싱(예컨대, 기계 및/또는 레이저 다이싱) 또는 임의의 적합한 분리 기술에 의해 수행될 수 있다.
도 13은 유리 클래딩 레이어(105, 107) 모두에 공동을 가진 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(400)의 일부 실시예의 단면도이다. 유리 클래딩 레이어(107)의 공동은 유리 클래딩 레이어(105)의 공동을 형성하는데 사용된 것과 동일하거나 유사한 공정을 이용하여 형성될 수 있다. 일부 실시예에서, 베이스 레이어(110)는 유리 클래딩 레이어(105, 107) 중 하나를 방사선에 대해 노출하는 것이 다른 유리 클래딩 레이어(105, 107)에 실질적으로 영향을 미치지 않도록 방사선(예컨대, UV 광)에 비-투과성일 수 있다. 공동(425)은 동시에 또는 개별적으로 유리 클래딩 레이어(105) 및 유리 클래딩 레이어(107)에 형성될 수 있다. 예를 들어, 마스크(315)는 유리 클래딩 레이어(105, 107) 모두에 형성될 수 있으며 공동은 유리 기판(100)을 에칭제에 침지시킴으로써 동시에 유리 클래딩 레이어들 모두에 형성될 수 있다.
공동은 다양한 구조를 가질 수 있다. 일부 실시예에서, 공동은 모두 동일한 크기이며 유리 기판(100)의 표면에 동일한 패턴을 형성한다. 다른 실시예에서, 하나의 유리 클래딩 레이어(105, 107)의 공동은 다른 유리 클래딩 레이어(105, 107)의 공동과 상이한 크기 또는 형태를 갖는다. 다른 실시예에서, 유리 클래딩 레이어(105, 107)의 공동의 패턴은 상이할 수 있다.
도 13에 도시된 바와 같이, IC(625)는 양면 패키지된 집적회로를 형성하기 위해 유리 클래딩 레이어(107)의 공동에 배치될 수 있다. 다른 실시예 또한 가능하다는 것을 이해해야 한다. 예를 들어, 하나의 유리 클래딩 레이어(105, 107)의 공동은 비워두고 반면 다른 유리 클래딩 레이어(105, 107)의 공동은 IC로 채워질 수 있다.
도 14는 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 일부 실시에의 단면도이다. 도 14에 도시된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)는 유리 클래딩 레이어(105, 107) 중 하나 또는 모두가 패키지된 IC 칩(525)의 두께보다 작은 두께를 가진 것만 제외하고, 도 8에 도시된 것과 유사하다. 예를 들어, 공동(425) 내에 배치된 IC 칩(525)의 일부는 도 14에서와 같이 유리 클래딩 레이어(105)의 표면 너머로 돌출된다. 공동(425)은 본원에 개시된 임의의 공정(예컨대, 광 가공 및/또는 에칭)을 이용하여 형성될 수 있다.
일부 실시예에서, 유리 클래딩 레이어(105) 중 하나 또는 모두의 두께 및/또는 공동(425)의 깊이는 IC 칩의 두께의 약 5 %, IC 칩의 두께의 약 10 %, IC 칩의 두께의 약 20 %, IC 칩의 두께의 약 30 %, IC 칩의 두께의 약 40 %, IC 칩의 두께의 약 50 %, IC 칩의 두께의 약 60 %, IC 칩의 두께의 약 70 %, IC 칩의 두께의 약 80 %, IC 칩의 두께의 약 90 %이며, 또는 명시된 값의 임의의 조합에 의해 정의된 임의의 범위에 있다. 예를 들어, IC 칩(525)이 약 100 ㎛ 내지 약 200 ㎛의 두께를 가진 일부 실시예에서, 유리 클래딩 레이어(105, 107) 중 하나 또는 모두의 두께 및/또는 공동(425)의 깊이는 약 20 ㎛일 수 있다. 이러한 상대적으로 얕은 공동은 본원에 기술된 (예컨대, 다이 시프팅 또는 뒤틀림을 피하는) 공정 동안 IC 칩을 제자리에 유지하고 및/또는 (예컨대, IC 칩을 제거하거나 및/또는 재배치시키기 위해)다이-리프팅(die-lifting)을 가능하게 할 수 있다.
도 15는 유리 기판(100) 및/또는 IC 칩(525)에 위치한 평탄화 레이어(540)를 포함하는, 도 14에 도시된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 단면도이다. 예를 들어, 평탄화 레이어(540)는 인접한 IC 칩(525)들 사이의 틈 공간을 채우기 위해 유리 기판 상에 위치될 수 있다. 부가적으로, 또는 대안으로서, 평탄화 레이어(540)는 IC 칩(525)의 상부 표면과 실질적으로 동일 평면에 있으므로 평탄화 레이어 및/또는 IC 칩은 본원에 기술된 재분배 레이어 및/또는 볼 그리드 배열의 배치를 위해 협력하여 실질적으로 평평한 표면을 형성한다. 일부 실시예에서, 평탄화 레이어(540)는 고분자 재료(예컨대, 수지 또는 에폭시 몰딩 화합물)를 포함하거나 이로부터 형성된다. 예를 들어, 평탄화 레이어는 종래의 FO WLP 공정의 패키지 재료로서 사용된 수지 또는 에폭시 몰딩 화합물을 포함하거나 이로부터 형성된다.
도 16은 재분배 레이어(640)가 평탄화 레이어(540) 상에 위치되고 및/또는 IC 칩 및 볼 그리도 배열(730, 735)이 재분배 레이어에 위치된, 도 15에 도시된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 개략적인 단면도이다. (리드(630, 635)를 포함하는) 재분배 레이어(640) 및/또는 (솔더 범프(730, 735)를 포함하는) 볼 그리드 배열은 도 10-12를 참고하여 본원에 설명된 것과 같이 구성될 수 있다.
도 17은 RDL(640)이 배치된, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 일부 실시예의 단면도이다. 도 10은 RDL(640)이 배치된 재구성된 웨이퍼- 및/또는 패널-레벨 패키지(200)의 일부 실시예의 단면도이다.
다양한 실시예에서, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 복수의 IC 및 유리 기판의 복수의 공동 중 각각의 하나에 위치된 IC를 포함하는 유리 기판을 포함하는 것으로 설명된다. 이러한 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 거기에 IC가 위치되거나 그렇지 않은 추가 공동을 가질 수 있다. 예를 들어, 일부 실시예에서, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 복수의 공동 중 각 하나에 위치된 IC를 가진 복수의 공동 및 거기에 위치된 IC가 없는 하나 이상의 부가적인 공동을 포함한다. 다른 실시예에서 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 복수의 공동 각각의 하나에 위치된 IC를 가진 복수의 공동을 포함하고 추가적인 공동이 없다.
일부 실시예에서, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판, 복수의 공동을 포함하는 유리 기판, 및 유리 기판의 복수의 공동 각각의 하나에 위치된 집적회로 칩를 포함한다. 유리 클래딩 레이어는 유리 베이스 레이어보다 더욱 용해가 쉬울 수 있다. 유리 클래딩 레이어의 감광성은 유리 베이스 레이어의 감광성보다 더 클 수 있다. 유리 베이스 레이어의 감광성은 실질적으로 0일 수 있다. 유리 클래딩 레이어는 광 가공될 수 있다. 유리 베이스 레이어는 유리 기판의 복수의 공동의 밑바닥을 형성할 수 있다. 유리 클래딩 레이어는 유리 기판의 복수의 공동의 측면을 형성할 수 있다. 복수의 공동 각각은 적어도 약 50 ㎛ 깊이일 수 있다. 복수의 공동 각각은 400 ㎛ 깊이 이하일 수 있다. 복수의 공동 각각은 약 50 ㎛ 내지 약 400 ㎛ 깊이일 수 있다. 공동의 폭, 길이, 및/또는 깊이는 공동에 위치된 집적회로 칩의 각각의 폭, 길이, 및/또는 깊이의 20 ㎛ 이내일 수 있다. 공동의 폭, 길이, 및/또는 깊이는 공동에 위치된 집적회로 칩의 각각의 폭, 길이, 및/또는 깊이의 5 ㎛ 이내일 수 있다. 유리 클래딩 레이어는 약 50 ㎛ 내지 400 ㎛ 두께일 수 있다. 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 재분배 레이어 및/또는 볼 그리드 배열을 포함할 수 있다. 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 웨이퍼 레벨 패키지 및/또는 패널 레벨 패키지를 포함할 수 있다.
일부 실시예에서, 재구성된 웨이퍼 및/또는 패널-레벨 패키지는 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판, 복수의 공동을 포함하는 유리 기판, 및 상기 유리 기판의 복수의 공동 각각에 위치된 집적회로 칩을 포함하고, 여기서, 유리 클래딩 레이어는 복수의 공동 각각의 측면을 형성하고 유리 베이스 레이어는 복수의 공동 각각의 밑바닥을 형성하고, 여기서, 유리 클래딩 레이어는 광 가공될 수 있고 유리 베이스 레이어는 실질적으로 0의 감광성을 갖는다. 복수의 공동 각각은 약 20 ㎛ 내지 약 400 ㎛ 깊이일 수 있다. 유리 클래딩 레이어는 약 20 ㎛ 내지 약 400 ㎛ 두께를 가질 수 있다. 재구성된 웨이퍼- 및/또는 패널-레벨 패키지는 재분배 레이어 및/또는 볼 그리드 배열을 포함한다.
일부 실시예에서, 재구성된 웨이퍼- 및/또는 패널-레벨 패키지를 제조하는 방법은 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하고, 복수의 공동을 포함하는 유리 기판을 형성하는 단계, 여기서, 유리 클래딩 레이어의 감광성은 유리 베이스 레이어의 감광성보다 큼, 및 상기 유리 기판의 복수의 공동 각각에 집적회로 칩을 위치시키는 단계를 포함한다. 상기 방법은 유리 기판 내에 복수의 공동을 형성하는 단계를 포함할 수 있다. 유리 기판 내에 복수의 공동을 형성하는 단계는 결정화된 영역을 형성하기 위해 자외선 방사선에 유리 클래딩 레이어를 노출시키는 단계 및 유리 클래딩 레이어로부터 결정화된 영역을 제거하는 단계를 포함할 수 있다. 유리 기판의 복수의 공동을 형성하는 단계는 노출된 영역과 노출되지 않은 영역을 형성하기 위해 자외선 방사선에 유리 클래딩 레이어를 노출시키는 단계를 포함할 수 있으며, 여기서, 상기 노출된 영역은 노출되지 않은 영역보다 더 높은 용해 속도를 갖는다. 상기 방법은 유리 기판 내에 복수의 공동을 형성하기 위해 유리 기판을 광 가공하는 단계를 포함할 수 있다. 방법은 각각의 집적회로 칩 상에 재분배 레이어를 형성하는 단계를 포함할 수 있다. 상기 방법은 상기 재분배 레이어 상에 볼 그리드 배열을 형성하는 단계를 포함할 수 있다.
일부 실시예에서, 패키지된 집적회로는 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판을 포함하고, 유리 기판은 공동 및 유리 기판 내의 공동에 위치된 집적회로 칩을 포함한다. 유리 클래딩 레이어는 유리 베이스 레이어보다 용해가 더 쉬울 수 있다. 유리 클래딩 레이어의 감광성은 유리 베이스 레이어의 감광성보다 클 수 있다. 유리 베이스 레이어의 감광성은 실질적으로 0일 수 있다. 유리 클래딩 레이어는 광 가공될 수 있다. 유리 베이스 레이어는 유리 기판의 공동의 밑바닥을 형성할 수 있다. 유리 클래딩 레이어는 유리 기판의 공동의 측면을 형성할 수 있다. 패키지된 집적회로는 집적회로 및 유리 기판 위에 위치된 재분배 레이어를 포함할 수 있다. 패키지된 집적회로는 재분배 레이어 위에 위치된 볼 그리드 배열을 포함할 수 있다. 공동의 폭, 길이, 및/또는 깊이는 공동에 위치한 집적회로 칩의 각각의 폭, 길이, 및/또는 깊이의 20 ㎛ 이내일 수 있다. 공동의 폭, 길이, 및/또는 깊이는 공동에 위치한 집적회로 칩의 각각의 폭, 길이, 및/또는 깊이의 5 ㎛ 이내일 수 있다.
일부 실시예에서, 구조화된 유리 물품은 유리 기판에 형성된 유리 코어 레이어로 융합된 유리 클래딩 레이어 및 하나 이상의 공동을 포함하는 유리 기판을 포함하며, 여기서 유리 클래딩 레이어는 유리 코어 레이어보다 에칭제에서 더 높은 에칭 속도를 갖는다. 상기 하나 이상의 공동은유리 클레딩 레이어에 형성될 수 있다. 유리 코어 레이어는 하나 이상의 공동의 바닥을 형성할 수 있다. 하나 이상의 공동의 바닥은 광학 품질일 수 있다. 하나 이상의 공동의 바닥은 최대 약 20 nm의 표면 거칠기를 포함할 수 있다. 공동의 둘레를 따를 제1 위치에서의 하나 이상의 공동의 제1 깊이와 공동의 둘레를 따른 제2 위치에서의 하나 이상의 공동 중 하나의 제2 깊이 사이의 차이는 최대 약 5 ㎛일 수 있다. 유리 클래딩 레이어는 하나 이상의 공동의 측벽을 형성할 수 있다. 하나 이상의 공동의 측벽은 실질적으로 직선형일 수 있다. 하나 이상의 공동의 측벽과 바닥 사이에 형성된 각도는 최대 약 30도일 수 있다. 공동의 상부에서의 하나 이상의 공동 중 하나의 제1 폭과 공동의 밑바닥에서의 하나 이상의 공동 중 하나의 제2 폭 사이의 차이는 최대 약 1 mm일 수 있다. 하나 이상의 공동 중 하나의 깊이는 적어도 약 50 ㎛일 수 있다. 일부 실시예에서, 집적회로 패키지는 구조화된 유리 물품과 하나 이상의 공동 내에 배치된 집적회로 칩을 포함한다. 일부 실시예에서, 광학 장치는 구조화된 유리 물품을 포함한다. 일부 실시예에서, 미세유체 장치는 구조화된 유리 물품을 포함한다.
일부 실시예에서, 구조화된 유리 물품을 형성하는 방법은 마스크가 유리 클래딩 레이어 상에 배치되도록 유리 코어 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판의 표면에 마스크를 적용하는 단계, 여기서, 상기 마스크는 유리 기판이 마스크에 의해 덮여지지 않게 두는 하나 이상의 개방 영역을 포함하고, 상기 유리 클래딩 레이어는 상기 유리 코어 레이어보다 에칭제에서 더 높은 에칭 속도를 가짐, 및 마스킹된 유리 기판을 에칭제에 노출시켜, 유리 클래딩 레이어의 일부를 선택적으로 에칭시키고 유리 기판 내에 하나 이상의 공동을 형성하는 단계를 포함한다. 상기 방법은 노출 단계 이후 유리 기판으로부터 마스크를 제거하는 단계를 포함할 수 있다. 하나 이상의 공동은 마스크의 개방 영역의 패턴에 상응하는 패턴을 가질 수 있다. 에칭제는 중량의 최대 2 %의 농도를 가진 HF를 포함할 수 있다. 마스크를 적용하는 단계는 프린팅 공정을 이용하여 마스크를 적용하는 단계를 포함할 수 있다. 마스크는 아크릴 에스테르, 다기능 아크릴산염 n-비닐카프로락탐, 또는 이들의 조합을 포함할 수 있다.
용어 및 해석적 규범
"연결된"이라는 용어는 두 부재의 서로에 대한 직접적 또는 간접적 연결을 의미한다. 이러한 연결은 본질적으로 고정되거나 본질적으로 움직일 수 있다. 이러한 연결은 두 부재들로 얻어질 수 있으며 또는 두 부재들과 임의의 추가적인 중간 부재가 서로 단일 통합된 바디로서 통합적으로 형성되거나 또는 두 부재들 또는 두 부재들과 임의의 추가 중간 부재가 서로 부착되는 것으로 성취될 수 있다. 이러한 연결은 본질적으로 영구적이거나 대안으로서 본질적으로 제거가능하거나 해제가능할 수 있다.
"유리" 및 "유리 조성물"이라는 용어는 일반적으로 이해되는 바와 같이 유리 재료 및 유리-세라믹 재료를 모두 포함한다. 마찬가지로, "유리 구조"라는 용어는 유리를 포함하는 구조를 포함한다. "재구성된 웨이퍼- 및/또는 패널-레벨 패키지(reconstituted wafer- and/or panel-level package)"라는 용어는 웨이퍼 레벨 패키지 및 패널 레벨 패키지를 포함하는 임의의 크기의 재구성된 기판 패키지를 포함한다.
"감광성 유리 조성물"이라는 용어는 UV 방사선과 같은 방사선에 노출될 때 결정화 특성의 변화를 겪는 유리 재료를 지칭한다. "감광성"이라는 용어는 유리 조성물이 방사선에 노출될 때 결정화 특성의 변화에 민감한 정도를 지칭한다. 모든 유리 조성물이 감광성인 것은 아니며, 따라서 임의의 감광성을 나타내지 않는 유리는 0의 감광성을 갖는다. 마찬가지로, 어느 정도의 감광성을 나타내는 유리 조성물은 0이 아닌 감광성을 갖는다.
2개의 감광성 유리 조성물의 상대적인 감광성은 객관적으로 결정될 수있다. 예를 들어, 동일한 두께를 갖는 각각의 조성물의 시트는 열 처리 이후 각 시트의 전체 두께를 통해 2차 결정 상이 형성될 수 있는 최소 방사선 노출 시간을 결정하기 위해, 다양한 시간 동안 UV 방사선과 같은 방사선에 노출된 후, 열 처리할 수 있다. 본원에 기재된 실시예에 적용 가능한 바와 같이, 제2 감광성 유리 조성물보다 짧은 최소 방사선 노출 시간을 갖는 제1 감광성 유리 조성물은 제2 감광성 유리 조성물보다 감광성이 더 큰 것으로 간주되어야 한다. 반대로, 제2 감광성 유리 조성물보다 더 긴 최소 방사선 노출 시간을 갖는 제1 감광성 유리 조성물은 제2 감광성 유리 조성물보다 감광성이 작은 것으로 간주되어야 한다.
용어 "광 가공 가능한 유리 조성물(photomachinable glass composition)"은 감광성 유리 조성물을 방사선 (예를 들어, UV 방사선)에 노출시키고, 선택적으로, 열 처리한 후 2차 결정 상을 형성하는 감광성 유리 조성물을 지칭한다. 방사선 노출 및 선택적인 열 처리 후에 형성된 2차 결정 상은 선택적 에칭과 같은 물리적 또는 화학적 절차에 의해 선택적으로 제거될 수 있다.
"표면 거칠기"라는 용어는, ISO 25178, 기하학적 제품 사양(GPS)(표면 질감 : 달리 표시되지 않는한, 표면의, 25 ㎛에서 필터링된)에 기술된 것으로 결정된 Ra 표면 거칠기를 의미한다. 본원에 보고된 표면 거칠기 값은 Keyence 공초점 현미경(confocal microscope)을 사용하여 얻어졌다.
"~로부터 형성된"이라는 용어는 하나 이상이 포함하거나, 본질적으로 구성되거나, 또는 이로 구성됨을 의미할 수 있다. 예를 들어, 특정 재료로 형성된 구성 요소는 특정 재료를 포함하거나, 본질적으로 특정 재료로 구성되거나, 또는 특정 재료로 구성될 수 있다.
"좌측", "우측", "전방", "후방" 등과 같은 공간적 또는 방향적 용어는 도면에 도시된 주제와 관련이 있다. 그러나, 기술된 주제는 다양한 대안적인 방향을 가정할 수 있으며, 따라서 이러한 용어는 제한적인 것으로 간주되지 않아야 한다는 것을 이해해야 한다.
"한", "하나의", 등과 같은 단어는 단수 또는 복수를 의미할 수 있다. 또한 앞의 "둘 중 어느 하나"(또는, "또는"이 명백히, (예컨대, X 또는 Y 등 중 오직 하나와 같은) 배타적임을 의미하는 다른 유사한 단어)가 없이 사용될 때의 "또는"의 단어는 포괄적인 것으로 이해되어야 한다(예컨대, "x 또는 y"는 x 또는 y 중 하나 또는 모두를 의미함).
"및/또는"이라는 용어는 또한 포괄적인 것으로 이해되어야 한다(예컨대, "x 및/또는 y"는 x 또는 y 중 하나 또는 모두를 의미함). "및/또는" 또는 "또는"이 3개 이상의 아이템의 그룹에 대해 결합으로서 사용되는 경우, 그룹은 하나의 아이템만, 모든 아이템을 함께, 또는 임의의 결합 또는 복수의 아이템을 포함하는 것으로 이해되어야 한다. 더욱이, 갖다, 갖는, 포함하다, 및 포함하는과 같은 명세서 및 청구항에 사용된 용어는 포함하다 및 포함하는의 용어와 동의어로 이해되어야 한다.
달리 나타내지 않는 한, 명세서(청구항 이외)에서 사용된 치수, 물리적 특성 등을 표현하는 것과 같은 모든 숫자 또는 표현은 모든 경우에 "대략"이라는 용어에 의해 수정되는 것으로 이해된다. 적어도, 그리고 청구 범위에 대한 등가의 교리의 적용을 제한하려는 시도가 아니라, "대략"이라는 용어에 의해 수정된 명세서 또는 청구 범위에 인용된 각각의 수치 파라미터는 인용된 유효 자릿수의 수에 비추어 그리고 일반적인 반올림 기술을 적용함으로써 해석되어야한다.
모든 개시된 범위는 각각의 범위에 의해 포함된 임의의 및 모든 하위 범위 또는 임의의 및 모든 개별 값을 인용하는 청구 범위를 포함하고 지원하는 것으로 이해되어야 한다. 예를 들어, 명시된 1에서 10 사이의 범위는 최소값 1과 최대 값 10 사이에 포함된 모든 하위 범위 또는 개별 값을 암시하는 청구를 포함하고 지원하는 것으로 간주되어야 한다; 즉, 1 이상의 최소값으로 시작하여 10 이하의 최대값으로 끝나는 모든 하위 범위(예컨대, 5.5 ~ 10, 2.34 ~ 3.56 등) 또는 1 내지 10의 임의의 값(예컨대, 3, 5.8, 9.9994 등).
개시된 모든 수치는 어느 방향으로든 0 내지 100 %로 가변적인 것으로 이해되며, 따라서 그러한 수치 또는 그러한 수치에 의해 형성될 수 있는 임의의 모든 범위 또는 하위 범위를 나타내는 청구범위에 대한 지지를 제공한다. 예를 들어, 8의 명시된 수치는 0 내지 16 (각 방향에서 100 %)으로 변하는 것으로 이해되어야하며, 범위 자체(예컨대, 0 내지 16), 범위 내의 임의의 하위 범위(예컨대, 2 내지 12.5) 또는 해당 범위 내의 모든 개별 값(예컨대, 15.2)을 나열하는 청구범위에 대한 지지를 제공하는 것으로 이해되어야 한다.
도면들은 스케일대로 도시된 하나 이상의 실시예 및/또는 스케일대로 도시되지 않은 하나 이상의 실시예를 예시하는 것으로 이해해야 한다. 이는 도면들이 예를 들어 다음을 나타내는 것으로 이해될 수 있다: (a) 모두 스케일대로 도시됨, (b) 스케일대로 도시되지 않음, 또는 (c) 하나 이상의 특징이 스케일로 도시되고 하나 이상의 특징은 스케일로 도시되지 않음. 따라서, 도면은 예시된 특징들 중 임의의 것의 크기, 비율 및/또는 다른 치수를 단독으로 또는 서로에 대해 언급하도록 지원하는 역할을 할 수 있다. 더욱이, 모든 이러한 크기, 비율, 및/또는 다른 치수들은 각 방향으로 0-100 % 변하는 것으로 이해되어야 하며, 따라서, 그러한 값 또는 임의의 그리고 모든 범위 또는 이러한 값에 의해 형성될 수 있는 모든 범위를 나타내는 청구범위에 대해 지지를 제공하는 것이다.
청구범위에 인용된 용어들은 널리 사용되는 일반 사전 및/또는 관련 기술 사전의 관련 수록어, 관련 기술 분야의 통상의 기술자에 의해 일반적으로 이해되는 의미 등을 참조하여 결정된 통상적이고 관습적인 의미를 제공해야 하며, 이들 소스 중 임의의 하나 또는 조합에 의해 부여된 가장 넓은 의미는 다음의 예외에 대해서만 청구 용어에 제공되어야한다(예컨대, 2개 이상의 관련 사전 수록어는 수록어 조합의 가장 넓은 의미를 제공하기 위해 조합되어야 한다): (a) 용어가 일반적이고 관습적인 의미보다 더 넓은 방식으로 사용되는 경우, 용어에는 일반적이고 관습적인 의미와 추가의 넓은 의미가 부여되어야 한다, 또는 (b) 용어가 "이 문서에서 사용 된"이라는 용어 또는 유사한 언어(예컨대, "이 용어는 다음을 의미 함", "이 용어는 로서 정의됨", "본 발명의 목적 상이 용어는 다음을 의미한다"등)를 인용함으로써 용어가 다른 의미를 갖도록 명시 적으로 정의 된 경우. 특정 예에 대한 언급, "즉,"의 사용, "발명"이라는 단어의 사용 등은 예외 (b)를 발생시키거나 인용된 청구 용어의 범위를 제한하려는 것이 아니다. 예외 (b)가 적용되는 상황을 제외하고, 이 문서에 포함된 어떠한 것도 청구 범위의 포기 또는 거부로 간주되어서는 안된다.
청구 범위에 인용된 주제는 이 명세서에 설명되거나 예시된 임의의 실시예, 특징, 또는 특징의 조합과 함께 동일시 되지 않으며 동일시 되는 것으로 해석되지 않아야 한다. 특징 또는 특징들의 조합의 단일 실시예 만이 본 명세서에서 예시되고 설명되더라도 마찬가지이다.
참조로 통합
아래에 나열된 각 문서의 전체 내용이 본 명세서에 참조로 통합된다. 동일한 용어가 이 문서와 하나 이상의 통합 문서 모두에서 사용되는 경우, 용어가 본 명세서에서 다른 의미를 갖도록 명시적으로 정의되지 않은 한, 이러한 소스 중 임의의 하나 또는 조합에 의해 부여된 가장 넓은 의미를 갖는 것으로 해석되어야 한다. 다음 문서와 본 명세서 사이에 불일치가 있는 경우 본 명세서가 우선한다. 통합된 주제는 명시적으로 인용되거나 도시된 주제의 범위를 제한하거나 좁히기 위해 사용되어서는 안된다.
- 2013년 3월 13일에 제출되고, 2016년 5월 17일 발행된, 발명의 명칭 "Machining of Fusion-Drawn Glass Laminate Structures Containing a Photomachinable Layer,"의 미국 특허 번호 9,340,451 (출원 번호 13/798,479)(the '451 patent).
- 2015년 3월 12일에 제출된, 발명의 명칭 "Glass Article and Method for Forming the Same,"의 미국 특허 출원 공개 번호 2017/0073266 (출원 번호 15/125,453) (the '266 application).
예시
다양한 실시예들은 다음의 예시에 의해 더욱 명확해질 것이다.
구조화된 물품의 코어 유리 레이어로서 사용하기 적합할 수 있는 복수의 코어 유리 조성물은 아래의 표 1에 나열된 뱃치 조성물(batch compositions)에 따라 준비되었다. 산화물 구성 성분의 뱃치는 유리 플래이트로 혼합되고, 용융되고, 및 형성된다. 유리 용융물의 특성 및 결과적인 구조화된 물품이 측정되었고 그 결과는 표 2에 기록된다. 표 2에 기록된 에칭 속도는 30분 동안 초음파 욕조에서 60도에서 50 vol%의 HCl 수용액에 의해 접촉한 이후 샘플의 원래의 중량에 대한 중량 손실의 관점에서 표현된다.
: 예시의 코어 유리 조성물
샘플 SiO2
(mol %)		 Al2O3
(mol %)		 B2O3
(mol %)		 Na2O
(mol %)		 K2O
(mol %)		 MgO
(mol %)		 CaO
(mol %)		 SnO2
(mol %)
1-1 66 10.26 0.58 14.23 2.37 5.75 0.59 0.21
1-2 69.18 8.47 0 13.92 1.16 6.54 0.53 0.19
1-3 68.84 10.63 0 14.86 0.02 5.43 0.04 0.17
1-4 67.45 12.69 3.67 13.67 0.02 2.36 0.03 0.09
: 예시의 코어 유리 조성물의 특성
샘플 에칭 속도 (%) CTE (x10-7
/℃)		 액상 온도 (℃) 액상 점도
(kP)		 스트레인점 (℃) 어닐링점
(℃)		 연화점
(℃)		 밀도
(g/cm3)
1-1 0.01 91.1 900 4250 551 600 843 2.452
1-2 0.01 83.6 950 1498 560 609 844 2.444
1-3 0 80.1 1070 nm 602 652 900 2.432
1-4 0 74.6 1002 2210 589 644 922 2.403
구조화된 물품의 유리 클래딩 레이어로서 사용하기 적합할 수 있는, 복수의 클래드 유리 조성물은 아래 표 3에 나열된 뱃치 조성물에 따라 준비된다. 산화물 구성 성분의 뱃치는 유리 플레이트로 혼합되고, 용융되고, 및 형성된다. 유리 용융물의 특성 및 결과적인 구조화된 물품이 측정되었고 그 결과는 표 4에 기록된다. 표 4에 기록된 에칭 속도는 30분 동안 초음파 욕조에서 60도(℃)에서 50 vol%의 HCl 수용액에 의해 접촉한 이후 샘플의 원래의 중량에 대한 중량 손실의 관점에서 표현된다.
: 예시의 클래드 유리 조성물
샘플 SiO2
(mol%)		 Al2O3
(mol%)		 B2O3
(mol%)		 CaO
(mol%)		 Li2O
(mol%)		 Na2O
(mol%)		 K2O
(mol%)		 SnO2
(mol%)		 ZrO2
(mol%)		 P2O5
(mol%)
2-1 57 18.8 5 0 0 18.7 0.5 0.1 0.02 0
2-2 55 18.8 7 0 0 18.7 0.5 0.1 0.02 0
2-3 53 18.8 9 0 0 18.7 0.5 0.1 0.02 0
2-4 51 18.8 11 0 0 18.7 0.5 0.1 0.02 0
2-5 49 18.8 13 0 0 18.7 0.5 0.1 0.02 0
2-6 57 18.8 5 0 2 16.7 0.5 0.1 0.02 0
2-7 57 18.8 5 0 4 14.7 0.5 0.1 0.02 0
2-8 57 18.8 5 0 8 10.7 0.5 0.1 0.02 0
2-9 57 18 7 0 0 18 0 0.1 0 0
2-10 57 17 9 0 0 17 0 0.1 0 0
2-11 57 16 11 0 0 16 0 0.1 0 0
2-12 57 15 13 0 0 15 0 0.1 0 0
2-13 57.13 13.96 15.16 0.02 0 13.63 0 0.09 0 0
2-14 57 13 17 0 0 13 0 0.1 0 0
2-15 57.9 15 10 2 0 15 0 0.1 0 0
2-16 57.9 15 10 2 0 12 3 0.1 0 0
2-17 57.9 15 10 2 0 9 6 0.1 0 0
2-18 57.9 15 10 2 0 6 9 0.1 0 0
2-19 57.9 15 10 2 0 3 12 0.1 0 0
2-20 55 15 13 2 0 6 9 0.1 0 0
2-21 55 15 13 2 0 9 6 0.1 0 0
2-22 55 15 13 2 0 12 3 0.1 0 0
2-23 55 15 13 2 0 15 0 0.1 0 0
2-24 53 15 15 2 0 6 9 0.1 0 0
2-25 53 15 15 2 0 9 6 0.1 0 0
2-26 53 15 15 2 0 12 3 0.1 0 0
2-27 53 15 15 2 0 15 0 0.1 0 0
2-28 51 15 17 2 0 6 9 0.1 0 0
2-29 51 15 17 2 0 9 6 0.1 0 0
2-30 51 15 17 2 0 12 3 0.1 0 0
2-31 51 15 17 2 0 15 0 0.1 0 0
2-32 56 16 11 2 0 16 0 0.07 0 0
2-33 56 16 11 4 0 16 0 0.07 0 0
2-34 56 18 7 1 0 18 0 0.07 0 0
2-35 56 18 7 2 0 18 0 0.07 0 0
2-36 56 18 7 4 0 18 0 0.07 0 0
2-37 55 17 11 0 0 17 0 0.07 0 0
2-38 54 17.5 11 0 0 17.5 0 0.07 0 0
2-39 53 18 11 0 0 18 0 0.07 0 0
2-40 55 16 13 0 0 16 0 0.07 0 0
2-41 54 16 14 0 0 16 0 0.07 0 0
2-42 53 16 15 0 0 16 0 0.07 0 0
2-43 57 17.5 7 0 0 18.5 0 0.1 0 0
2-44 57 17 7 0 0 19 0 0.1 0 0
2-45 57 16.5 7 0 0 19.5 0 0.1 0 0
2-46 57 16 7 0 0 20 0 0.1 0 0
2-47 57 15.5 7 0 0 20.5 0 0.1 0 0
2-48 57 15 7 0 0 21 0 0.1 0 0
2-49 49 15 19 2 0 15 0 0.1 0 0
2-50 47 15 21 2 0 15 0 0.1 0 0
2-51 45 15 23 2 0 15 0 0.1 0 0
2-52 57 16 11 10 0 16 0 0.1 0 0
2-53 57 14.5 14 0 0 14.5 0 0 0 0
2-54 57 15 13 2 0 15 0 0 0 0
2-55 57 14.5 14 2 0 14.5 0 0 0 0
2-56 57 14 15 2 0 14 0 0 0 0
2-57 57 17.5 7 1 0 18.5 0 0.1 0 0
2-58 57 17.5 7 2 0 18.5 0 0.1 0 0
2-59 57 17.5 7 0 0 19.5 0 0.1 0 0
2-60 57 17.5 7 0 0 18.5 0 0.1 0 3
2-61 57 17.5 7 0 0 18.5 0 0.1 0 6
2-62 53 14.5 17 1 0 14.5 0 0.1 0 0
2-63 51 14.75 18 1.5 0 14.75 0 0.1 0 0
2-64 57 18.8 5 0 0 18.7 0.5 0.1 0.02 0
2-65 57 18 7 10 0 18 0 0.1 0 0
2-66 57 17 9 10 0 17 0 0.1 0 0
2-67 57 17.5 7 4 0 18.5 0 0.1 0 0
2-68 60 15.38 0 0 0 16.49 0 0.1 0 5.15
: 예시의 클래드 유리 조성물의 특성
샘플 에칭속도
(%)		 CTE
(x10-7/℃)		 액상 온도 (℃) 액상 점도
(kP)		 스트레인점 (℃) 어닐링점
(℃)		 연화점
(℃)		 밀도
(g/cm3)
2-1 22.85 92.7 1085 573 612 668 925 2.428
2-2 16.89 92.6 1035 584 581 633 881 2.410
2-3 12.55 92.6 985 824 557 608 847 2.420
2-4 23.73 92.4 950 898 539 588 813 2.401
2-5 28.92 92.8 900 >2000 522 570 789 2.388
2-6 1.96 92.5 1030 776 580 634 883 2.428
2-7 0.94 89.8 970 1326 557 607 849 2.427
2-8 13.67 84.7 1000 233 541 590 814 2.410
2-9 9.28 85.0 910 >2000 569 624 864 2.407
2-10 6.76 88.0 790 >2000 594 648 899 2.385
2-11 6.29 79.1 775 >2000 524 576 821 2.369
2-12 3.33 82.3 770 >2000 544 596 842 2.350
2-13 2.13 73.0 742 >2000 493 541 779 2.330
2-14 2.53 74.9 760 >2000 508 557 790 2.310
2-15 1.55 76.4 950 1106 543 591 819 2.394
2-16 1.94 82.1 770 >2000 535 583 814 2.394
2-17 2.99 85.1 750 >2000 526 577 819 2.392
2-18 5.25 87.0 940 >2000 528 578 836 2.388
2-19 10.31 87.7 1155 68 536 589 849 2.384
2-20 5.09 87.5 770 >2000 516 565 809 2.370
2-21 7.15 85.8 795 >2000 513 561 789 2.377
2-22 4.59 84.6 760 >2000 514 559 772 2.382
2-23 5.31 79.5 750 >2000 526 571 776 2.385
2-24 9.19 87.1 750 >2000 503 552 777 2.357
2-25 5.73 86.3 775 >2000 498 544 760 2.366
2-26 3.97 84.1 770 >2000 502 547 749 2.374
2-27 6.09 79.2 795 >2000 511 554 744 2.377
2-28 9.89 85.4 715 >2000 491 538 760 2.348
2-29 10.74 86.5 735 >2000 487 533 735 2.355
2-30 14.37 84.9 750 >2000 491 534 731 2.364
2-31 9.73 79.4 790 >2000 501 544 726 2.368
2-32 5.28 81.3 765 >2000 521 566 769 2.405
2-33 6.34 80.9 910 294 524 566 753 2.435
2-34 12.74 88.4 1000 524 555 604 837 2.425
2-35 15.12 87.8 1000 281 545 591 813 2.439
2-36 14 87.4 1030 59 544 589 797 2.465
2-37 15.76 87.1 760 >2000 523 570 800 2.385
2-38 17.13 88.2 750 >2000 521 571 800 2.388
2-39 17.13 90.2 840 >2000 521 570 794 2.394
2-40 7.86 83.6 800 >2000 503 551 785 2.365
2-41 7.84 83.1 770 >2000 495 544 770 2.361
2-42 12.58 82.8 800 >2000 492 540 762 2.356
2-43 12.28 90.8 1000 773 553 601 841 2.428
2-44 12.89 91.4 990 366 545 592 821 2.432
2-45 22.9 92.7 970 292 534 577 771 2.442
2-46 22.1 92.1 970 149 528 572 766 2.450
2-47 24.44 94.5 960 90 524 564 743 2.459
2-48 28.93 94.5 950 89 519 559 735 2.461
2-49 22.85 80.0 765 >2000 493 533 712 2.367
2-50 16.21 79.3 750 >2000 484 525 702 2.355
2-51 16.89 80.0 775 1171 476 517 688 2.346
2-52 8.56 82.7 935 66 534 574 736 2.495
2-53 2.44 79.3 735 >2000 508 556 798 2.343
2-54 2.68 78.5 795 >2000 519 561 764 2.391
2-55 2.9 77.1 840 >2000 515 557 744 2.382
2-56 2.14 75.9 765 >2000 510 553 741 2.375
2-57 15.1 90.3 1010 150 534 579 798 2.442
2-58 9.66 89.6 1020 85 530 573 784 2.452
2-59 16.69 93.1 1020 150 532 576 791 2.439
2-60 3.02 89 800 >2000 530 581 823 2.404
2-61 0.51 87.8 810 >2000 514 564 800 2.395
2-62 2.84 76.7 740 >2000 502 546 763 2.348
2-63 4.19 78 775 >2000 500 542 737 2.355
2-64 15.63 94.5 970 414 609 664 928 2.427
2-65 14.96 87.5 1070 10 544 584 762 2.513
2-66 13.29 83.6 990 28 534 573 739 2.508
2-67 13.1 88.9 1020 42 531 574 764 2.473
2-68 0.05 84.4 990 >2000 630 704 957 2.422
표 2 및 4에 표시된 것처럼, 예시의 클래드 유리 조성물은 선택된 에칭제(즉, 50 % HCl)의 예시의 코어 유리 조성물보다 덜 내구성이 있다(즉, 더 높은 에칭 속도를 갖는다).
구조화된 물품은 본원에 기술된 것으로 형성되고 예시의 코어 유리 조성물로 형성된 유리 코어 레이어(예컨대, 샘플 1-1 내지 1-4) 및 예시의 클래드 유리 조성물로부터 형성된 유리 클래딩 레이어(예컨대, 샘플 2-1 내지 2-68)를 포함한다.
예시 1
Corning Incorporated (코닝, 뉴욕)에서 Gorilla® 유리 (코어 1)로 이용 가능한 유리 조성물 및 LotusTM NXT 유리 (코어 2)로서 이용 가능한 유리 조성물은 예시의 코어 유리로 선택되었다. 샘플 2-13의 유리 조성물(클래드)은 예시의 클래드 유리로서 선택되었다. 코어 유리와 클래드 유리 사이의 에칭 속도 비율 또는 에칭 대비(etching contrast)는 코어 유리와 클래드 유리의 유리 조성물과 더불어 에칭 조건에 따른다. 표 5에 표시된 것처럼 에칭 조건(예컨대, 에칭제 및 에칭 온도)을 변화시킴으로써 다양한 에칭 속도 비율이 달성되었다. 유리가 40도의 2 wt%의 HF에서 에칭되었을 때, 9와 79의 에칭 대비는 클래드/코어 1 및 클래드/코어 2 각각에 대해 얻어졌다.
: 상이한 에칭 조건에 대한 코어와 클래드 사이의 에칭 대비
에칭제
(wt% HF)		 온도
(℃)		 클래드
에칭 속도
(㎛/min)		 코어 1
에칭 속도
(㎛/min)		 코어 2
에칭 속도
(㎛/min)		 클래드/코어 1
에칭 속도 비율
(㎛/min)		 클래드/코어 2
에칭 속도 비율
(㎛/min)
0.2 22 1.174 - - - -
0.5 22 2.27 - - - -
1 22 3.52 0.338 0.076 10.41 46.32
2 22 5.58 0.694 0.152 8.04 36.71
0.2 30 2.15 0.07 - 30.7 -
0.5 30 4.46 0.244 - 18.3 -
1 30 6.22 0.472 0.134 13.2 46.42
2 30 10.44 1.24 0.304 8.42 34.34
0.2 40 7.76 0.126 - 61.6 -
0.5 40 7.95 0.25 0.094 31.8 84.6
1 40 8.896 0.78 0.156 11.4 57.02
2 40 16.64 1.85 0.212 8.99 78.5
도 17은 x-축의 클래디 유리의 에칭 속도와 y-축의 코어 유리의 에칭 속도에 대한 클래드 유리의 에칭 속도의 비율을 나타내는 플롯이다. 도 17에 도시된 플롯은 동일한 유리 조성물(클래드 및 코어 1)을 이용하고 5 내지 30의 에칭 대비의 범위를 얻기 위해 에칭 화학적 성질을 조정함으로써 달성된다. 도 17은 덜 공격적인 에칭 조건(예컨대, 낮은 클래드 에칭 속도에 상응하는)은 높은 에칭 대비를 선호한다는 것을 나타낸다.
예시 2
도 1에 도시된 일반적인 구조를 가진 유리 기판이 형성되었다. 유리 코어 레이어는 Gorilla® 유리 (코어 1)로서 이용가능한 유리 조성물로부터 형성되고, 유리 클래딩 레이어는 샘플 2-13(클래드)의 유리 조성물로부터 형성되었다.
코어/클래드 접점에서의 유리 코어 레이어에 의해 제공된 에칭 정지부 기능을 설명하기 위해, 상이한 클래드 두께를 가진 유리 기판은 다양한 시간동안 1　wt% HF 에 노출되고, 제거 깊이가 측적되었다. 도 18은 x-축의 에칭 속도 및 약 100 ㎛의 클래드 두께를 가진 유리 기판(얇은 클래드)에 대한 y-축의 제거 깊이를 보여주는 플롯이다. 도 19는 x-축 상의 에칭 시간과 약 200 ㎛의 클래드 두께를 가진 유리 기판(두꺼운 클래드)에 대한 y-축의 제거 깊이를 보여주는 플롯이다. 도 18-19는, 공동의 깊이는, 얇은 클래드를 가진 유리에 대한, 클래드의 두께인 100 ㎛에서의 에칭 시간 증가에 따라 성장이 멈추고, 반면 공동의 깊이는 두꺼운 클래드를 가진 유리에 대한 에칭 시간이 증가함에 따라 성장이 계속되는 것을 나타낸다. 따라서, 본원에 기술된 바와 같이, 온화한 에칭 화학 성질과 코어 및 클래딩 레이어를 가진 유리 기판의 조합은 코어/클래드 접점에서의 에칭에 대한 단단한 정지부를 제공할 수 있고, 이는 더욱 정밀하고 균일한 공동 및 다른 유리 구조를 가능하게 할 수 있다.
예시 3
도 1에 도시된 일반적인 구조를 가진 유리 기판이 형성되어 있다. 유리 코어 레이어는 Gorilla® 유리 (코어 1)로서 이용가능한 유리 조성물로부터 형성되고, 유리 클래딩 레이어는 샘플 2-13(클래드)의 유리 조성물로부터 형성되었다. 유리 클래딩 레이어는 약 100 ㎛의 두께를 갖는다.
공동의 높은 정밀도는 z-깊이 차이(예컨대, 공동의 둘레를 따른 제1 위치에서의 공동의 제1 깊이와 제1 위치에 대향하는 공동의 둘레를 따른 제2 위치에서의 공동의 제2 깊이 사이의 차이), 폭 차이(예컨대, 형성된 물품의 표면 근처의 공동의 상부에서의 제1 폭과 공동의 바닥 근처의 공동의 바닥에서의 제2 폭 사이의 차이), 및 하나의 부분(예컨대, 하나의 형성된 물품) 내에서 그리고 부분들 사이의 공동의 거칠기(예컨대, 측벽 및/또는 바닥)에서의 상대적으로 적은 변화에 의해 나타낼 수 있다. 본원에 기술된 습식 에칭 공정을 이용하여 공동의 정밀도를 평가하기 위해, 2 wt% HF가 상이한 에칭 시간동안 22도 및 35도의 에칭 온도에서 마스킹된 유리 기판을 에칭하는데 사용되었다. 결과는 표 6에 요약되어 있다. 도 20은 표 6에 참조된 치수를 보여주는, 유리 기판에 형성된 공동의 개략 단면도이다.
: 습식 에칭에 의해 형성된 공동의 치수

에칭제
에칭
온도(oC)
에칭
시간(min)		 Zleft
(㎛)		 Zright
(㎛)		 ΔZ (㎛) (Zleft-Zright) Wtop (mm) Wbottom (mm) ΔW (mm)
(Wtop-Wbottom)		 Ra (nm)



2 wt% HF
22		 50 97 97 0.1 10.4 9.7 0.7 1.8
60 100 100 0.0 10.4 9.7 0.7 3.0
70 100 100 0.2 10.4 9.7 0.7 6.8

35		 20 95 93 2.0 10.2 9.6 0.6 1.0
25 98 98 0.4 10.3 9.6 0.7 1.4
30 107 105 2.0 10.3 9.6 0.7 2.4
코어/클래드 접점에서의 유리 코어 레이어에 의해 제공된 단단한 에칭 정지부의 결과로서, 에칭 시간을 증가시키는 것은 실질적으로 제거 깊이(예컨대, 공동 깊이)를 증가시키지 않는다. 평균적으로, z-깊이 또는 공동 깊이는 모든 조건에 대해 100 ㎛의 예측된 값에 가까운 99.5 ㎛로 측정되었다. 마스크는 에칭 공정 중 유리에 접착된 상태로 발견되었으며, 이는 공동의 폭이 10 mm의 예상 값에 가까운 10.3 mm 가 될 수 있게 하였다. 게다가, 공동을 가로지르는 z-깊이 차이는 2 ㎛보다 작으며, 공동의 정상부에서의 폭과 공동의 밑바닥에서의 폭 사이의 폭 차이는 0.7 ㎛이다. 또한 공동은 매끄럽고 평평한 것으로 밝혀졌다. 평균 표면 거칠기는 8 nm 이하이다. 이러한 낮은 거칠기는 수평 에칭 및 교반 용액에 의해 향상될 수 있으며, 이는 에칭 중 유리 표면을 마스킹하고 거칠게하지 않도록 유리 표면으로부터 빨리 에칭 부산물을 제거하는 것을 도울 수 있다고 여겨진다.
벽 각도는 전자 제품 제조(예컨대, IC 패키징)에 사용된 공동 또는 웰(well)에 대한 중요한 속성이 될 수 있다. 도 21은 단일-레이어 기판 상에 종래의 습식 에칭 공정을 이용하여 형성된 공동의 사진다. 도 21에서 볼 수 있듯이, 종래의 공정은 경사진 측벽 및 라운드된 코너를 가진 보울(bowl) 형태의 공동을 야기한다. 반대로, 도 22는 본원에 기술된 공정을 이용하여 형성된 공동의 일련의 사진이다. 도 22에서와 같이, 코어/클래드 접점에서의 유리 코어 레이어에 의해 제공된 에칭 정지부는 최종 공동의 깊이에 실질적으로 영향을 미치지 않고 연장된 에칭 시간을 가능하게 한다. 따라서, 연장된 에칭 시간 동안의 에칭은 주로 공동의 측벽과 바닥 사잉의 교차점 근처의 코어 구역에서 일어나며, 이는 개선된 벽 각도(예컨대, 감소된 벽 각도 및/또는 직선형 측벽)를 가능하게 할 수 있다. 도 22에서와 같이, 35 ℃의 2 wt% HF 에서 유리 기판을 에칭시킬 때, 20 분 내지 30 분의 에칭 시간이 연장되고 벽 각도는 43도(°) 내지 18도 감소되고, 실질적으로 라운딩된 코너가 제거된다.
청구된 주제의 사상 또는 범위를 벗어나지 않고 다양한 수정 및 변형이 이루어질 수 있음이 당업자에게 명백할 것이다. 따라서, 청구된 주제 및 그 등가물을 제외하고 청구된 주제는 제한되지 않는다.

Claims (20)

  1. 유리 베이스 레이어에 융합된 유리 클래딩 레이어 및 상기 유리 클래딩 레이어에 형성된 공동을 포함하는 구조화된 유리 물품, 여기서, 상기 유리 베이스 레이어는 상기 공동의 바닥을 한정하고 상기 유리 클래딩 레이어는 상기 공동의 측벽을 한정함; 및
    상기 공동 내에 배치된 집적회로 칩;을 포함하며,
    여기서, 상기 공동의 폭은 상기 집적회로 칩의 폭보다 20 ㎛ 이상 크지 않고,
    상기 공동의 길이는 상기 집적회로 칩의 길이보다 20 ㎛ 이상 크지 않으며,
    상기 공동의 바닥은 최대 50 nm의 표면 거칠기를 포함하는, 패키지된 집적회로.
  2. 청구항 1에 있어서,
    상기 공동의 깊이는 상기 집적회로 칩의 두께보다 20 ㎛ 이상 크지 않은, 패키지된 집적회로.
  3. 청구항 1에 있어서,
    상기 공동의 깊이는 상기 집적회로 칩의 두께의 5 % 내지 90 %이며;
    평탄화 레이어는 상기 집적회로 칩에 인접한 상기 구조화된 유리 물품에 배치되는, 패키지된 집적회로.
  4. 청구항 1에 있어서,
    상기 패키지된 집적회로는 상기 공동 내에 배치된 수지 몰딩 화합물이 없는, 패키지된 집적회로.
  5. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 공동의 둘레를 따른 제1 위치에서의 공동의 제1 깊이와 상기 제1 위치에 대향하는 공동의 둘레를 따른 제2 위치에서의 공동의 제2 깊이 사이의 차이는 최대 5 ㎛인, 패키지된 집적회로.
  6. 청구항 1에 있어서,
    상기 집적회로 칩에 배치된 재분배 레이어; 및
    상기 재분배 레이어에 배치된 볼 그리드 배열;을 포함하는, 패키지된 집적회로.
  7. 청구항 1에 있어서,
    상기 유리 클래딩 레이어는 상기 유리 베이스 레이어의 제1 측면에 융합된 제1 유리 클래딩 레이어 및 상기 제1 유리 클래딩 레이어에 대향하는 상기 유리 베이스 레이어의 제2 측면에 융합된 제2 유리 클래딩 레이어를 포함하고;
    상기 공동은 상기 제1 유리 클래딩 레이어에 형성된 제1 공동 및 상기 제2 유리 클래딩 레이어에 형성된 제2 공동을 포함하며;
    상기 집적회로 칩은 상기 제1 공동 내에 배치된 제1 집적회로 칩 및 상기 제2 공동 내에 배치된 제2 집적회로 칩을 포함하는, 패키지된 집적회로.
  8. 청구항 7에 있어서,
    상기 유리 베이스 레이어는 내부에 상기 제1 유리 클래딩 레이어 또는 제2 유리 클래딩 레이어 중 적어도 하나를 노출시켜 내부에 상기 공동을 형성하는 데 유용한 방사선에 비-투과성인, 패키지된 집적회로.
  9. 청구항 1의 패키지된 집적회로를 포함하는 데,
    상기 공동은 복수의 공동으로 이루어지며;
    상기 집적회로 칩은 각각이 상기 복수의 공동 중 하나 내에 각각 배치된 복수의 집적회로 칩으로 이루어지는, 웨이퍼-레벨 또는 패널-레벨 패키지(wafer- or panel-level package).
  10. 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판; 및
    상기 유리 기판의 유리 클래딩 레이어에 형성된 하나 이상의 공동;을 포함하고,
    상기 유리 베이스 레이어는 상기 하나 이상의 공동의 바닥을 한정하고;
    상기 유리 클래딩 레이어는 상기 하나 이상의 공동의 측벽을 한정하고;
    상기 하나 이상의 공동의 바닥은 최대 20 nm의 표면 거칠기를 포함하며;
    상기 하나 이상의 공동의 측벽과 바닥 사이에 형성된 각도는 최대 30 °인, 구조화된 유리 물품.
  11. 유리 베이스 레이어에 융합된 유리 클래딩 레이어를 포함하는 유리 기판에 복수의 공동을 형성하는 단계, 여기서, 상기 유리 베이스 레이어는 상기 공동의 바닥을 한정하고 상기 유리 클래딩 레이어는 상기 공동의 측벽을 한정함; 및
    상기 유리 기판에 복수의 공동 각각에 집적회로 칩을 위치시키는 단계;를 포함하며,
    여기서, 상기 공동 각각의 폭은 상기 공동에 배치된 상기 집적회로 칩의 폭보다 20 ㎛ 이상 크지 않고;
    상기 공동 각각의 길이는 상기 공동에 배치된 상기 집적회로 칩의 길이보다 20 ㎛ 이상 크지 않으며,
    상기 공동의 바닥은 최대 50 nm의 표면 거칠기를 포함하는, 재구성된 웨이퍼-레벨 패키지 및 패널-레벨 패키지 중 적어도 하나를 제조하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207005072A 2017-07-24 2018-07-24 정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법 KR102629592B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762536103P 2017-07-24 2017-07-24
US62/536,103 2017-07-24
US201762582297P 2017-11-06 2017-11-06
US62/582,297 2017-11-06
PCT/US2018/043460 WO2019023213A1 (en) 2017-07-24 2018-07-24 GLASS ARTICLES WITH ACCURATE STRUCTURING, INTEGRATED CIRCUIT BOXES, OPTICAL DEVICES, MICROFLUIDIC DEVICES AND METHODS OF MAKING SAME

Publications (2)

Publication Number Publication Date
KR20200035276A KR20200035276A (ko) 2020-04-02
KR102629592B1 true KR102629592B1 (ko) 2024-01-26

Family

ID=63143422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005072A KR102629592B1 (ko) 2017-07-24 2018-07-24 정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법

Country Status (7)

Country Link
US (2) US11367665B2 (ko)
EP (1) EP3658515A1 (ko)
JP (1) JP2020529125A (ko)
KR (1) KR102629592B1 (ko)
CN (1) CN111132943A (ko)
TW (1) TW201909245A (ko)
WO (1) WO2019023213A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3140838B1 (en) 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
CA3084818C (en) 2017-12-15 2023-01-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
EP3735743A4 (en) 2018-01-04 2021-03-03 3D Glass Solutions, Inc. CONDUCTIVE IMPEDANCE ADAPTATION STRUCTURE FOR HIGH EFFICIENCY RF CIRCUITS
WO2019195385A1 (en) * 2018-04-03 2019-10-10 Corning Incorporated Precision structured glass article having emi shielding and methods for making the same
WO2019195334A1 (en) 2018-04-03 2019-10-10 Corning Incorporated Hermetically sealed optically transparent wafer-level packages and methods for making the same
US11664285B2 (en) * 2018-04-03 2023-05-30 Corning Incorporated Electronic packages including structured glass articles and methods for making the same
DE102018110211A1 (de) * 2018-04-27 2019-10-31 Schott Ag Verfahren zum Erzeugen feiner Strukturen im Volumen eines Substrates aus sprödharten Material
WO2020033193A1 (en) 2018-08-07 2020-02-13 Corning Incorporated Hermetically sealed package
US11594457B2 (en) 2018-12-28 2023-02-28 3D Glass Solutions, Inc. Heterogenous integration for RF, microwave and MM wave systems in photoactive glass substrates
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
CA3172853A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
EP3948954B1 (en) * 2019-04-18 2023-06-14 3D Glass Solutions, Inc. High efficiency die dicing and release
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN111483971B (zh) * 2020-01-17 2023-05-23 杭州电子科技大学 一种二轴对称多孔腔状阵列结构及其制备方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
WO2021211855A1 (en) 2020-04-17 2021-10-21 3D Glass Solutions, Inc. Broadband inductor
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919607A (en) 1995-10-26 1999-07-06 Brown University Research Foundation Photo-encoded selective etching for glass based microtechnology applications
US20150049498A1 (en) * 2013-08-15 2015-02-19 Maxim Integrated Products, Inc. Glass based multichip package
US20160221865A1 (en) 2013-02-28 2016-08-04 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4130680A (en) 1977-08-08 1978-12-19 Corning Glass Works Strong, lightweight photosensitive laminate
GB2315266B (en) 1996-07-12 1999-11-17 Ibm Magnet and method for manufacturing a magnet
JP2000178036A (ja) 1998-12-16 2000-06-27 Fujitsu Ltd 感光性ガラスの結晶化方法
JP2005520202A (ja) 2002-03-14 2005-07-07 コーニング インコーポレイテッド ファイバーアレイおよびファイバーアレイ作製方法
JP4702794B2 (ja) 2003-10-06 2011-06-15 Ｈｏｙａ株式会社 感光性ガラス基板の貫通孔形成方法
EP1597636B1 (fr) * 2004-04-24 2007-01-03 Winwatch SA Procede d'integration d'au moins un module electronique dans ou sur la glace d'une montre
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN102869630A (zh) 2010-02-10 2013-01-09 生命生物科学有限公司 制造适合微细加工的光敏基底的方法
US8865078B2 (en) * 2010-06-11 2014-10-21 Industrial Technology Research Institute Apparatus for single-molecule detection
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
WO2014043267A1 (en) * 2012-09-12 2014-03-20 Life Bioscience, Inc. Methods of fabricating photoactive substrates suitable for electromagnetic transmission and filtering applications
EP3014250B1 (en) * 2013-06-28 2023-06-07 Nanolyze AB Waveguide structure
CN106458700B (zh) 2014-03-13 2020-03-27 康宁股份有限公司 玻璃制品及其形成方法
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
DE102016109144A1 (de) 2015-05-18 2016-11-24 Schott Ag Sensibilisiertes, fotosensitives Glas und seine Herstellung
US20160351462A1 (en) 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
KR20160143264A (ko) 2015-06-05 2016-12-14 주식회사 에스에프에이반도체 팬-아웃 웨이퍼 레벨 패키지 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919607A (en) 1995-10-26 1999-07-06 Brown University Research Foundation Photo-encoded selective etching for glass based microtechnology applications
US20160221865A1 (en) 2013-02-28 2016-08-04 Corning Incorporated Machining of fusion-drawn glass laminate structures containing a photomachinable layer
US20150049498A1 (en) * 2013-08-15 2015-02-19 Maxim Integrated Products, Inc. Glass based multichip package

Also Published As

Publication number Publication date
US11367665B2 (en) 2022-06-21
US11527452B2 (en) 2022-12-13
US20200235020A1 (en) 2020-07-23
TW201909245A (zh) 2019-03-01
CN111132943A (zh) 2020-05-08
US20220278005A1 (en) 2022-09-01
EP3658515A1 (en) 2020-06-03
JP2020529125A (ja) 2020-10-01
KR20200035276A (ko) 2020-04-02
WO2019023213A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
KR102629592B1 (ko) 정밀 구조화된 유리 물품, 집적회로 패키지, 광학 장치, 미세유체 장치, 및 그 제조 방법
KR102270441B1 (ko) 지지 유리 기판 및 이것을 사용한 적층체
KR102436788B1 (ko) 유리판
KR102588111B1 (ko) 지지 유리 기판의 제조 방법
KR20220116564A (ko) 지지 유리 기판 및 그 제조 방법
CN104169233A (zh) 电子设备用玻璃盖片的玻璃基板及其制造方法
US10737965B2 (en) Method of manufacturing glass sheet
JP2016169141A (ja) 支持ガラス基板及びこれを用いた積層体
JPWO2019186693A1 (ja) ガラス基板の切断方法
US10074756B2 (en) Method for producing optical component, optical component, and optical device
US11664285B2 (en) Electronic packages including structured glass articles and methods for making the same
US11764117B2 (en) Hermetically sealed optically transparent wafer-level packages and methods for making the same
US11296038B2 (en) Precision structured glass article having EMI shielding and methods for making the same
CN112670225B (zh) 晶圆支撑结构
JP2010192824A5 (ko)
US20210009467A1 (en) Methods for making high density vias in a glass article
TW202128587A (zh) 用於製造玻璃基製品之方法及設備
KR20190068641A (ko) 전자 장치들 내에서의 지연된 비아 형성
TWI838539B (zh) 晶圓支撐結構
TW202212285A (zh) 支撐玻璃基板及使用此之層積基板
KR20210137474A (ko) 다이-업 팬-아웃 패키징용 유리 캐리어 및 이를 제조하는 방법
JP2019001698A (ja) 支持ガラス基板の製造方法
JP2008216522A (ja) 電気光学装置の製造方法及び電気光学装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant